JPH1065528A - Ｐｌｌ回路 - Google Patents

Abstract

(57)【要約】 【課題】回路内の種々の特性が経時的に変化しても、そ
の変化を適正に補正することが可能な極めて信頼性の高
いＰＬＬ回路を提供すること。 【解決手段】制御電圧に応じた周波数の出力信号を発生
する電圧制御発振器１０と、電圧制御発振器の出力信号
と基準入力信号との位相を比較する位相比較器１８と、
該位相比較器からの比較出力信号に応じて上記制御電圧
を発生する制御電圧発生器とを有するＰＬＬ回路におい
て、位相比較器の比較出力信号を受ける可変利得増幅器
２２と、この可変利得増幅器の出力信号にオフセット信
号を加算する加算器２４と、可変利得増幅器の利得及び
上記オフセット信号を制御する制御手段１６とを具え、
この制御手段は、上記オフセット信号に既知の外乱信号
を重畳し、この外乱信号をＰＬＬ回路から抽出してサー
ボゲイン（オープン・ループ・ゲイン）を算出し、上記
可変利得増幅器の利得及びオフセット信号を制御して上
記サーボゲインを最適調整する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＰＬＬ回路、特
に、温度変化や経年変化等に伴う回路特性の変化に拘わ
らず高安定性かつ高信頼性を有するＰＬＬ回路に関す
る。

【０００２】

【従来の技術及び発明が解決しようとする課題】ＰＬＬ
（Phase Locked Loop）回路は、種々の機器に広く用い
られており、基準信号に同期した出力信号を安定的に発
生するのに好適な回路である。この回路では、出力信号
を発生するのに電圧制御発振器を用い、この出力信号の
位相と基準信号との位相差を位相検出器で検出し、その
誤差電圧に応じて電圧制御発振器の制御電圧を制御する
ことにより、ループ回路のサーボ制御による安定した周
波数及び位相の出力信号を発生させることができる。

【０００３】しかし、このような安定的な出力信号も電
圧制御発振器付近の温度が変化すると発振特性等の変化
の影響を受け、温度依存性を有するという問題があっ
た。そこで、例えば、特公平５−６４４８８号に開示さ
れているように、温度に応じた補正回路を有する温度補
正型ＰＬＬ回路も知られている。ところが、ＰＬＬ回路
の不安定要因は、温度だけではなく、経時的に、回路内
の種々のパラメータが微妙に変化し、長期間が経過する
と、全体として大きな特性の変化が生じることがある。
このような場合には、単純に温度補正を行うだけでは不
十分であり、経時的な特性変化による発振状態の変動を
避けることが困難であった。

【０００４】したがって、本発明の目的は、回路内の種
々の特性が経時的に変化しても、その変化を適正に補正
することが可能な極めて信頼性の高いＰＬＬ回路を提供
することである。

【０００５】

【課題を解決する為の手段】本発明のＰＬＬ回路は、制
御電圧に応じた周波数の出力信号を発生する電圧制御発
振器と、該電圧制御発振器の出力信号と基準入力信号と
の位相を比較する位相比較器と、該位相比較器からの比
較出力信号に応じて上記制御電圧を発生する制御電圧発
生器とを有するＰＬＬ回路において、位相比較器の比較
出力信号を受ける可変利得増幅器と、この可変利得増幅
器の出力信号にオフセット信号を加算する加算器と、可
変利得増幅器の利得及び上記オフセット信号を制御する
制御手段とを具え、この制御手段は、上記オフセット信
号に既知の外乱信号を重畳し、、この外乱信号をＰＬＬ
回路から抽出してサーボゲイン（オープン・ループ・ゲ
イン）を算出し、上記可変利得増幅器の利得及びオフセ
ット信号を制御して上記サーボゲインを最適調整するこ
とを特徴とする。

【０００６】これにより、経時的に回路の種々の特性が
変化しても、正確にサーボゲインを測定し、最適調整で
きるので、極めて安定性の高いＰＬＬ回路を実現でき
る。

【０００７】

【発明の実施の形態】図１は、本発明のＰＬＬ回路の好
適な実施の形態の一例を示すブロック図である。電圧制
御発振器（ＶＣＯ）１０は、入力制御電圧に対応した周
波数で発振する周知の発振器である。この電圧制御発振
器１０には、熱的に結合した温度センサ１２を設けてい
る。電圧制御発振器１０の出力信号は、１／Ｎ分周カウ
ンタ１４に供給され、Ｎ（整数）分の１の周波数に分周
される。この分周比１／Ｎは、制御回路１６からの周波
数制御データにより制御される。１／Ｎ分周カウンタ１
４の出力信号は、位相比較器１８に供給され、基準発振
器２０の基準出力信号と位相比較がされ、位相差に対応
する出力電圧が出力される。位相比較器１８の出力信号
は利得可変増幅器２２に供給される。この利得可変増幅
器２２の利得は、制御回路１６からの利得制御信号によ
り制御される。この場合、利得可変増幅器２２は、アナ
ログ制御型の可変利得増幅器でも良いし、デジタル制御
型の乗算用デジタル・アナログ変換器を採用しても良
い。よって、アナログ制御型の利得可変増幅器を採用し
た場合は、制御回路１６から供給される利得制御信号は
アナログ信号であり、乗算用デジタル・アナログ変換器
を採用した場合は、デジタル制御信号により利得が制御
される。

【０００８】可変利得増幅器２２の出力信号は、オフセ
ット用の電圧加算器２４に供給される。オフセット電圧
は、制御回路１６からのオフセット制御データをデジタ
ル・アナログ変換器２６によりアナログ・オフセット電
圧に変換したものである。制御回路１６は、メモリ２８
に接続されており、このメモリ２８には、周波数制御デ
ータ、利得制御データ、オフセット制御データが記憶さ
れている。ただし、後述するように、これらの制御デー
タは、温度データと関連した２組の３次元テーブルとし
て記憶されている。電圧加算器２４の出力電圧が電圧制
御発振器１０の制御電圧となる。

【０００９】可変利得増幅器２２の出力信号は、スイッ
チ３０の第１入力（Ａ）となり、電圧加算器２４の出力
信号は、スイッチ３０の第２入力（Ｂ）となり、温度セ
ンサ１２の検出出力は、スイッチ３０の第３入力（Ｃ）
となる。これら第１〜第３入力の何れかが選択され、ス
イッチ３０の出力としてアナログ・デジタル変換器３２
に供給され、デジタル信号に変換されて制御回路１６に
供給される。制御回路１６は、コンピュータを含む周知
の構成であり、検出温度データ、可変利得増幅器の出力
データ、及びオフセット用電圧加算器２４の出力データ
に応じてこのＰＬＬ回路を適正に制御する。

【００１０】メモリ２８には、校正された制御データに
関する２組の３次元テーブルが記憶されている。まず、
第１の３次元テーブルは、電圧制御発振器１０の温度デ
ータ、可変利得増幅器２２の利得制御データ及び周波数
設定データの相互関係を表すものである。この第１の３
次元テーブルにおいて、温度データと周波数設定データ
とが決まれば、それらに対応する可変利得増幅器２２の
利得制御データが直ちに決まる。したがって、制御回路
１６は、スイッチ３０により温度センサ１２の検出出力
を選択し、その検出温度データとその時点における周波
数設定データとから、対応する利得制御データを読み出
し、この利得制御データにより可変利得増幅器２２の利
得を制御することにより、ＰＬＬ回路のサーボゲイン
（オープン・ループ・ゲイン）を適正値に維持し、回路
全体の動作を適正に維持することができる。また、第２
の３次元テーブルは、電圧制御発振器１０の温度デー
タ、オフセット制御データ及び周波数設定データの相互
関係を表すものである。この第２の３次元テーブルにお
いては、温度データと周波数設定データとが決まれば、
それらに対応するオフセット制御データが直ちに決ま
る。したがって、制御回路１６は、温度センサ１２から
の温度データとその時点における周波数設定データとか
ら、対応する最適なオフセット制御データを読み出し、
このオフセット制御データによりＰＬＬ回路のオフセッ
ト値を最適制御することができる。

【００１１】以上のような構成により、温度センサ１２
により検出した温度データ及びその時の周波数設定デー
タとにより、最適な利得制御データ及びオフセット制御
データが夫々決まるので、電圧制御発振器１０の温度変
化及び１／Ｎ分周カウンタ１４の周波数設定値に応じて
ＰＬＬ回路のサーボゲインの値及びオフセット値を最適
値に維持し、適正な動作を常に行うように制御すること
が可能である。

【００１２】しかし、上述のメモリ２８に記憶された制
御データは、校正時のデータであり、経時的に回路の種
々のパラメータが微妙に変化し、長期間の経過により全
体として大きな特性の変化が生じることがある。したが
って、本発明のＰＬＬ回路では、経時的な特性変化が生
じても適正に回路動作を補正するために、ＰＬＬ回路の
サーボゲインを正確に求めるようにしている。このため
に、制御回路１６は、電圧加算器２４に供給するオフセ
ット信号に既知の振幅及び周波数を有する外乱信号を重
畳する。この外乱信号は、図１のＰＬＬ回路のスイッチ
３０をＢに設定し、抽出される。この外乱信号は、ＰＬ
Ｌ回路のサーボゲイン（オープン・ループ・ゲイン）に
より変動するので、抽出した外乱信号の振幅を測定すれ
ば、ＰＬＬ回路のサーボゲインを計算することができ
る。スイッチ３０により抽出された外乱信号は、アナロ
グ・デジタル変換器３２によりデジタル値に変換され、
制御回路１６に戻される。制御回路１６は、このデータ
をデジタルフィルタ演算により検波し、振幅値のデータ
を求める。この結果得られたデータと最初にＰＬＬ回路
に供給した外乱信号のデータとから、ＰＬＬ回路のサー
ボゲインを正確に算出することができる。なお、スイッ
チ３０をＢの位置に設定して該乱信号を抽出したが、ス
イッチ３０をＡの位置に設定して、可変利得増幅器２２
の出力信号から抽出してもサーボゲインを計算すること
ができる。

【００１３】図２は、ＰＬＬ回路のサーボゲインを求め
るために用いる外乱信号の一例を示す波形図である。こ
の場合、振幅及び周波数が既知の正弦波信号を採用して
いるが、かかる正弦波信号に限定されるものではないこ
とは勿論である。制御回路１６は、図２に示すような既
知の外乱信号の波形データをオフセット・データに重畳
してＤＡＣ２６に供給し、電圧加算器２４により可変利
得増幅器２２の出力に加算し、この加算器２４の出力電
圧で電圧制御発振器１０を駆動する。外乱信号は、ＰＬ
Ｌ回路のサーボゲイン（オープン・ループ・ゲイン）の
影響により振幅が変化するので、外乱信号を抽出するこ
とにより、ＰＬＬ回路のサーボゲインが計算できる。こ
の計算により求めたサーボゲインが最適値でない場合
は、制御回路１６は、可変利得増幅器２２の利得を調整
して、サーボゲインを所望値に合わせることができる。
サーボゲインの最適値からの偏差（ずれ）が所定範囲
（例えば、３０％）を超えた場合には、メモリ２８に記
憶した制御データの第１の３次元テーブルの内容を適正
に校正する。即ち、第１の３次元テーブルに記憶された
制御データである電圧制御発振器１０の温度データ、可
変利得増幅器２２の利得制御データ及び周波数設定デー
タの中の、可変利得増幅器２２の利得制御データを書き
換える。これにより、最適なサーボゲインの値を維持す
るように３次元テーブルが校正されるので、たとえ、経
時的に回路の特性が変化したとしても、常に最適なサー
ボゲインを維持することが可能になる。

【００１４】図１において、制御回路１６は、スイッチ
３０をＡの位置に設定し、可変利得増幅器２２の出力の
直流レベルをモニタする。この可変利得増幅器２２の出
力レベルが所定値、例えば０ボルトになるように、ＤＡ
Ｃ２６に制御データを供給する。このように、可変利得
増幅器２２の出力レベルが０ボルトに維持されると、オ
フセット信号のレベルがＶＣＯ１０の制御電圧となる。
制御回路１６は、このオフセット信号に対応する制御デ
ータの値と第２の３次元テーブルの対応する制御データ
の値とを比較して、偏差（ずれ）が所定範囲（例えば、
３０％）を超えていたら、第２の３次元テーブルの制御
データを校正する。つまり、第２の３次元テーブルの中
のオフセット制御データの内容を適正な値に書き換え
る。これにより、第２の３次元テーブルの制御データに
より、経時的なＰＬＬ回路の特性変化に拘わらず、適正
なオフセットの制御が可能になる。

【００１５】図３は、制御回路１６が実行するＰＬＬ回
路の制御方法の処理の流れの一例を示す流れ図である。
先ず、ステップ１００では、分周カウンタ１４の分周比
Ｎを設定する。次のステップ１０２では、温度センサ１
２からの温度検出データに基づき、第１及び第２の３次
元テーブルから該当する利得制御データ及びオフセット
制御データを読み出し、これらの制御データに基づいて
可変利得増幅器２２の利得及びデジタル・アナログ変換
器２６のオフセット・レベルを設定する。次に、ステッ
プ１０４で、既知の外乱信号をＰＬＬ回路のオフセット
信号に重畳し、ＰＬＬ回路から外乱信号を抽出すること
により、ＰＬＬ回路のサーボゲインを求める。次のステ
ップ１０６では、求めたサーボゲインが最適値より所定
以上（例えば３０％以上）ずれていたら、第１の３次元
テーブルの制御データを適正値に書き換えて校正する。
次に、ステップ１０８で、スイッチ３０をＡに設定し、
可変利得増幅器２２の出力レベルをモニタし、可変利得
増幅器２２の出力レベルが０ボルトになるようにオフセ
ット制御データを調整する。この調整データ量が第２の
３次元テーブルに記憶されたオフセット制御データに対
して所定以上（例えば３０％以上）ずれていたら、制御
回路１６は、メモリ２８内の第２の３次元テーブルの制
御データを適正に書き換えて校正する（ステップ１１
０）。なお、ステップ１０８及び１１０の制御は、常
時、繰り返し実行することにより、正確な動作を維持す
ることが望ましい。

【００１６】以上、本発明の好適実施例を説明したが、
本発明は、上述の実施例のみに限定されるものではな
く、本発明の要旨から逸脱することなく、種々の変形及
び修正を加え得ることは当業者には明らかである。

【図面の簡単な説明】

【図１】本発明の実施の形態の一例を示すブロック図で
ある。

【図２】図１の回路で使用する外乱信号の一例を示す波
形図である。

【図３】本発明の制御の手順の一例を示す流れ図であ
る。

【符号の説明】

１０ 電圧制御発振器（ＶＣＯ） １２ 温度センサ １４ １／Ｎ分周カウンタ １６ 制御回路 １８ 位相比較器 ２０ 基準発振器 ２２ 可変利得増幅器 ２４ 電圧加算器 ２６ デジタル・アナログ変換器 ２８ メモリ ３０ スイッチ ３２ アナログ・デジタル変換器

Claims (8)

【特許請求の範囲】
1. 【請求項１】 制御電圧に応じた周波数の出力信号を発
   生する電圧制御発振器と、該電圧制御発振器の出力信号
   と基準入力信号との位相を比較する位相比較器と、該位
   相比較器からの比較出力信号に応じて上記制御電圧を発
   生する制御電圧発生器とを有するＰＬＬ回路において、 上記位相比較器の比較出力信号を受ける可変利得増幅器
   と、 該可変利得増幅器の出力信号にオフセット信号を加算す
   る加算器と、 上記可変利得増幅器の利得及び上記オフセット信号を制
   御する制御手段とを具え、 該制御手段は、上記オフセット信号に既知の外乱信号を
   重畳し、該外乱信号を上記ＰＬＬ回路から抽出してサー
   ボゲインを算出し、上記可変利得増幅器の利得及びオフ
   セット信号を制御して上記サーボゲインを最適調整する
   ことを特徴とするＰＬＬ回路。
2. 【請求項２】 上記電圧制御発振器の温度を検出する温
   度検出器と、 上記電圧制御発振器の出力端と上記位相差検出器の入力
   端との間に設けられ、上記電圧制御発振器の出力信号を
   周波数設定データに対応する可変分周比で分周する可変
   分周器と、 上記電圧制御発振器の温度データ、上記オフセット制御
   データ及び上記周波数設定データの相互関係を表す３次
   元データ・テーブルを記憶したメモリとを具え、 上記制御手段は、上記温度検出器の検出温度及び上記周
   波数設定データに応じて上記メモリから読み出した上記
   オフセット制御データに基づいて、上記オフセット信号
   を制御することを特徴とする請求項１記載のＰＬＬ回
   路。
3. 【請求項３】 上記電圧制御発振器の温度を検出する温
   度検出器と、 上記電圧制御発振器の出力端と上記位相差検出器の入力
   端との間に設けられ、上記電圧制御発振器の出力信号を
   周波数設定データに対応する可変分周比で分周する可変
   分周器と、 上記電圧制御発振器の温度データ、上記可変利得増幅器
   の利得制御データ及び上記周波数設定データの相互関係
   を表す３次元データ・テーブルを記憶したメモリとを具
   え、 上記制御手段は、上記温度検出器の検出温度及び上記周
   波数設定データに応じて上記メモリから読み出した上記
   利得制御データに基づいて、上記可変利得増幅器の利得
   を制御することを特徴とする請求項１記載のＰＬＬ回
   路。
4. 【請求項４】上記制御手段は、上記可変利得増幅器の出
   力の直流レベルを監視し、該直流レベルを一定値に維持
   するように、上記オフセット制御データを調整し、該オ
   フセット制御データの値が上記メモリ内の対応するオフ
   セット制御データの値から所定以上ずれている場合に、
   上記メモリ内の上記オフセット制御データを適正値に書
   き換えて校正することを特徴とする請求項２記載のＰＬ
   Ｌ回路。
5. 【請求項５】 上記可変利得増幅器は、上記利得制御デ
   ータと上記位相比較器の出力信号とを乗算する乗算用デ
   ジタル・アナログ変換器であることを特徴とする請求項
   ３記載のＰＬＬ回路。
6. 【請求項６】 上記制御手段は、上記サーボゲインの値
   を最適値に調整するのに必要な上記可変利得増幅器の利
   得制御データの値が上記メモリに記憶された値から所定
   以上ずれている場合に、上記メモリ内の上記利得制御デ
   ータを適正値に書き換えて校正することを特徴とする請
   求項３記載のＰＬＬ回路。
7. 【請求項７】 制御電圧に応じた周波数の出力信号を発
   生する電圧制御発振器と、 該電圧制御発振器の出力信号を周波数設定データに対応
   する可変分周比で分周する可変分周器と、 該可変分周器の出力信号と基準入力信号との位相を比較
   する位相比較器と、 該位相比較器からの比較出力信号を受ける可変利得増幅
   器と、 該加算利得増幅器の出力信号とオフセット信号とを加算
   し、上記制御電圧を発生する加算器と、 上記電圧制御発振器の温度を検出する温度検出器と、 上記電圧制御発振器の温度データ、上記可変利得増幅器
   の利得制御データ及び上記周波数設定データの相互関係
   を表す３次元データを記憶したメモリと、 該メモリの内容並びに上記温度検出器の検出結果に応じ
   て、上記可変増幅器の利得、上記オフセット信号及び上
   記周波数分周比を制御する制御手段とを具えることを特
   徴とするＰＬＬ回路。
8. 【請求項８】 上記可変増幅器の出力信号、上記加算器
   の出力信号又は上記温度検出器の出力信号の何れか１つ
   の信号を選択する選択手段と、 該選択手段の出力信号をデジタル信号に変換し、上記制
   御手段に供給するアナログ・デジタル変換器と、 上記オフセット制御データを上記オフセット信号に変換
   し、上記加算器に供給するデジタル・アナログ変換器と
   を具えることを特徴とする請求項７記載のＰＬＬ回路。