CN100486115C - 自校准的恒定增益可调振荡器 - Google Patents
自校准的恒定增益可调振荡器 Download PDFInfo
- Publication number
- CN100486115C CN100486115C CNB038260999A CN03826099A CN100486115C CN 100486115 C CN100486115 C CN 100486115C CN B038260999 A CNB038260999 A CN B038260999A CN 03826099 A CN03826099 A CN 03826099A CN 100486115 C CN100486115 C CN 100486115C
- Authority
- CN
- China
- Prior art keywords
- current
- frequency
- voltage
- phase
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000003990 capacitor Substances 0.000 claims abstract description 13
- 238000013459 approach Methods 0.000 claims description 11
- 238000013461 design Methods 0.000 claims description 11
- 229910002056 binary alloy Inorganic materials 0.000 description 7
- 238000012545 processing Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供一种可调振荡器。其中电压-电流转换器接收来自锁相环的电压作为输入并且输出第一电流。电流控制振荡器接收所述第一电流并且输出响应于电压的频率。第二电流被输入到所述电流控制振荡器中以便调整所述电流控制振荡器的增益。第三电流被输入到电压-电流转换器中以便调整所述第一电流和所述电压-电流转换器的增益。使用两阶段预校准方法来设置第二和第三电流值。在预校准期间，控制电路调整继而设置第二和第三电流，以便输出频率在电压范围上跨越由锁相环所要求的锁定频率范围，所述电压范围跨越所述锁相环的环电容的电压限度。
Description
技术领域
本发明涉及可调振荡器，并且尤其涉及可调振荡器自校准以便在宽调谐范围内生成恒定增益。
背景技术
当采用频率合成器时，压控振荡器(VCO)常常用作锁相环(PLL)的频率源。然而，很难使PLL在宽调谐范围(例如从500MHz到1GHz)内稳定以便锁定外部信号。由于CMOS加工过程的工艺和温度变化，所以浪费了环电容(用于向VCO提供电压输入)上的大部分动态范围。环电容所要求的电压可以在诸如C11(0.12微米)和L90(0.09微米)加工过程中确定的工艺和温度下达到很高等级，其可能导致严重的泄漏问题。
想要的是一种诸如VCO之类的可调振荡器，其在宽频范围上具有相对恒定的增益，并且不受电源、工艺和温度变化的影响。
发明内容
本发明结合电流控制振荡器利用电压-电流转换器来形成VCO。电压-电流转换器的增益随电流控制振荡器的增益而变化以便形成具有整个恒定增益的VCO。利用这种恒定的VCO增益，更容易使PLL在宽频率调谐范围内稳定。此外，可以在任何条件下获得最大的动态范围，并改进VCO的抖动性能。而且，用于环电容的电压范围是意义明确的，这有助于在使用诸如单门q电容器之类的电容器时避免泄漏问题。其防止当使用C11或L90工艺时，环电容上的电压到达较高值。
本发明提供一种可调振荡器。其中电压-电流转换器接收来自锁相环的电压作为输入并且输出第一电流。电流控制振荡器接收所述第一电流并且输出响应于电压的频率。第二电流被输入到电流控制振荡器中以便调整所述电流控制振荡器的增益。第三电流被输入到电压-电流转换器中以便调整所述第一电流和所述电压-电流转换器的增益。使用两阶段预校准方法来设置第二和第三电流值。在预校准期间，控制电路调整继而设置第二和第三电流，以便输出频率在电压范围上跨越由锁相环所要求的锁定频率范围，所述电压范围跨越所述锁相环的环电容(loop capacitor)的电压限度(tolerance)。
一般地说，本发明提供一种可调振荡器，其包括电压-电流转换器，所述电压-电流转换器具有用于接收来自锁相环的电压的输入端和用于输出根据所述电压而转换的第一电流的输出端。电流控制振荡器具有用于接收所述第一电流的输入端和响应于所述电压而输出一输出频率的输出端。第二电流被输入到电流控制振荡器中以便调整所述电流控制振荡器的增益。第三电流被输入到电压-电流转换器中以便调整所述第一电流和所述电压-电流转换器的增益。控制电路调整所述第二和第三电流，以便所述输出频率跨越由锁相环所要求的锁定频率范围。
用于校准可调振荡器的方法包括步骤：向电压-电流转换器提供第一电压以便根据电压-电流转换器生成第一控制电流；向电流控制振荡器提供所述第一控制电流以便生成第一频率；将所述第一频率与由锁相环所要求的锁定频率范围的较低频率相比较；调整输入到所述电流控制振荡器中的第一校准电流以便把第一频率调整为接近于较低频率；向电压-电流转换器提供第二电压以便根据所述电压-电流转换器生成第二控制电流；向所述电流控制振荡器提供所述第二控制电流以便生成第二频率；把所述第二频率与由锁相环所要求的锁定频率范围的较高频率相比较；并且调整输入到所述电压-电流转换器中的校准电流以便把第二频率调整为接近于较高频率。
附图说明
现在仅为示例，将参考下列附图来描述本发明进一步的优选特征，其中：
图1表示本发明的可调振荡器的自校准设置。
图2是按照由图1的可调振荡器使用的自校准方法而生成的线性增益的示例图。
图3表示在操作期间使用本发明的方法来校准的可调振荡器。
图4是表示校准方法的流程图。
具体实施方式
图1表示本发明的可调振荡器101的自校准设置。首先执行预校准，全差动电压-电流(V/I)转换器107具有用于接收来自锁相环的电压的输入端。在可调振荡器的正常操作期间，由锁相环(PLL)中的环电容104提供电压。环电容104上的电压变化与自电流控制振荡器109和外部频率源输出的频率之间的相位或频率差成比例。依照电流控制振荡器109的频率除以分频器系数N(Fosc/N)后和外部基准频率之间的相位差，通过调谐电容器上的电压来把电流控制振荡器109的频率锁到外部频率源上。
在预校准期间，从环电容104到电压-电流转换器107的输出电压被替换为来自电压基准(Voltage Reference)源103的基准电压Vref 105。电压-电流转换器107把Vref 105转换为第一电流或控制电流108。控制电流108输入电流控制振荡器109并且作为输出频率Fosc 111输出。从而，输出频率Fosc 111响应所述Vref 105。
把Fosc 111提供给频率检测器113，所述频率检测器113接着输出用于表示频率(Freq 115)数值的信号，Freq 115被送到数字控制块117。
数字控制块117输出N位二进制控制代码D1 119和D2 121以便控制数字控制的电流基准123。优选地是，PTAT电流基准被用作电流基准123，以便补偿CCO 109的温度变化。N位二进制控制代码D1 119和D2 121可以由数字电路生成。
响应于所述N位二进制控制代码D1 119，数字控制的电流基准123提供了第一基准电流Iref1(第二电流)125。响应于所述N位二进制控制代码D2 121，数字控制的电流基准123提供了第二基准电流Iref2(第三电流)127。Iref1 125被输入到电流控制振荡器109中以便调整所述电流控制振荡器109的增益。Iref2 127被输入到电压-电流转换器107中以便通过调整电压-电流转换器107的增益来调整控制电流108。Iref2 127是电压-电流转换器107的尾电流，并设置可以由电压-电流转换器107提供的控制电流108的最大值。
预校准方法可以包括两个阶段。图2是按照两阶段自校准方法而生成的线性增益的示例图。首先，电压基准103被设置为提供基准电压105，所述基准电压105具有近似等于电容器104的较低的设计电压限度(图中的Vmin)值。对输入到电流控制振荡器109中的Iref1 125进行调整，以便在Vmin，把电流控制振荡器109的输出频率固定为由锁相环所要求的锁定频率范围的较低频率(图中的Fmin)。接下来，电压基准103被设置为提供基准电压105，所述基准电压105具有近似等于电容器104的较高的设计电压限度(图中的Vmax)值。对输入到电压-电流转换器107中的Iref2 127进行调整，以便在Vmax，把电流控制振荡器109的输出频率固定为由锁相环所要求的锁定频率范围的较高频率(图中的Fmax)。结果是可调振荡器101可以输出跨越由所述锁相环(PLL)所要求的整个锁定频率范围的频率，同时保持电容器104两端的电压在设计的限度范围内。
图4是更为详细地举例说明两阶段校准方法的流程图。在所述方法的第一阶段，在步骤401，电压基准103被设置为提供具有如图2中的值Vmin(接近于环电容104的最小设计值)的基准电压105。此外，N位二进制控制代码D1被设置为初始的缺省值D0。D0可以是任何值，但是通常被选为给定电路的中间值。此D0将生成初始的电流控制振荡器频率Freq0。为了使校准过程更快，希望把D1调整为这样的值，所述值将把初始频率Freq0调整为更接近于如上所述的目标值Fmin的频率。因此在步骤403，使用初始频率Freq0对初始值D1(即D0)执行线性近似。此线性近似方程式为：D1＝D0*Fmin/Freq0。此新的线性近似D1 119生成初始默认值Iref1 125。所述Iref1 125的值对Fosc111进行调整以便使其具有比Freq0的初始频率更接近于Fmin的值Freq1。在第一阶段期间Iref2 127被设为零，然后频率检测器113检测Fosc 111的频率并且确定频率值Freq 115，所述Freq 115被送到数字控制块117。
在步骤405、407和411，控制块117把Freq 115与由锁相环所要求的锁定频率范围的较低频率(图中的Fmin)相比较。当Freq 115低于Fmin时，在步骤409控制代码D1 119减一以便降低Iref1 125。当Freq 115高于Fmin时，在步骤413控制代码加一以便增加Iref1 125。可以重复地增加和/或减少D1 119直到确定D1 119，所述D1 119产生用于生成近似等于Fmin的Freq 115的Iref1 125。在此，D1 119的值被锁存(在该点D1被认为是Doptimized1)并且保持恒定以便生成电流Ioptimized1。一旦发现此D1 119，所述方法移到第二阶段。
在所述方法的第二阶段，在步骤415，电压基准103被设置为提供具有如图2中的值Vmax(接近于环电容104的最大设计值)的基准电压105。此外，N位二进制控制代码D2 121被设置为缺省值D0。在步骤417，使用线性近似方程式：D2＝D0*Fmax/Freq0，把D2 121从其初始值D0调整为根据初始频率Freq0所确定的值。此D2 121生成Iref2127值。在第一阶段期间通过把值D1 119锁存在Doptimized1来设置电流Iref1 125。这导致Fosc 111具有值Freq1。然后频率检测器113检测Fosc 111的频率并且确定频率值Freq 115，所述Freq 115被送到数字控制块117。
在步骤419、421和425，控制块117把Freq 115与由锁相环所要求的锁定频率范围的较高频率(图中的Fmax)相比较。当Freq 115比Fmax高时，在步骤423控制代码D2 121减一以便降低Iref2 127。当Freq 115低于Fmax时，在步骤427控制代码加一以便增加Iref2 127。可以重复地增加和/或减少D2 121直到确定D2 121，所述D2 121产生用于生成近似等于Fmax的Freq 115的Iref2 127。一旦发现此D2 121，值D2 121被锁存(在此点D2被认为是Doptimized2)，以便生成电流Ioptimized2并且保持恒定。
图3表示使用本发明的方法进行校准的图1可调振荡器101的操作配置301。锁相环的环电容104连接到电压-电流转换器107。N位二进制控制代码119、121被分别锁存到Doptimized1和Doptimized2。恒定电流Ioptimized1被送到CCO 109并且确定所述CCO 109的最小振荡频率。偏置电流Ioptimized2被送到电压-电流转换器107以便使环电容104的动态范围最大化，降低VCO的灵敏度，并且改进抖动性能和环稳定性，从而改进工艺容差。在图2中例示了所产生的、在从最小电容器电压到最大电容器电压的整个PLL频率范围内具有恒定增益的可调振荡器(VCO)的性能。
在所示意的实施例中，其它组合和修改也是可以的。例如，先不确定Ioptimized1，可以先确定Ioptimized2，然后再确定Ioptimized1。因此，尽管上面已经使用特定实施例描述了本发明，然而对本领域技术人员来说显而易见的是，在权利要求的范围内可以进行许多变化。
Claims (13)
1.一种可调振荡器，包括：
电压-电流转换器，其具有用于接收来自锁相环的电压的输入端和用于输出根据所述电压而转换的第一电流的输出端；
电流控制振荡器，其具有用于接收所述第一电流的输入端和用于输出响应于所述电压的输出频率的输出端；
第二电流，其被输入到电流控制振荡器中以便调整所述电流控制振荡器的增益；
第三电流，其被输入到电压-电流转换器中以便调整所述第一电流和所述电压-电流转换器的增益；以及
控制电路，其用于调整所述第二和第三电流，以便所述输出频率跨越由锁相环所要求的锁定频率范围，其中控制电路使用线性近似来把第二电流预置为接近于一个值，以便生成等于锁定频率范围内的最小频率的输出频率。
2.如权利要求1所述的可调振荡器，其中由所述控制电路独立地调整第二和第三电流。
3.如权利要求1所述的可调振荡器，其中所述控制电路
降低第二电流，如果输出频率低于由锁相环所要求的锁定频率范围的最小频率；
增加第二电流，如果输出频率高于由锁相环所要求的锁定频率范围的最小频率；
降低第三电流，如果输出频率高于由锁相环所要求的锁定频率范围的最大频率；以及
增加第三电流，如果输出频率低于由锁相环所要求的锁定频率范围的最大频率。
4.如权利要求1所述的可调振荡器，其中如果输出频率低于由锁相环所要求的锁定频率范围的最小频率，则所述控制电路降低第二电流，如果输出频率高于由锁相环所要求的锁定频率范围的最小频率，则增加第二电流。
5.如权利要求1所述的可调振荡器，其中如果输出频率高于由锁相环所要求的锁定频率范围的最大频率，则所述控制电路降低第三电流，如果输出频率低于由锁相环所要求的锁定频率范围的最大频率，则增加第三电流。
6.如权利要求1所述的可调振荡器，还包括在预校准阶段期间使用的至少一个电压基准源，用于：
a)向可调振荡器提供具有近似等于电容器的最小设计电压限度值的第一电压，所述控制电路基于此来调整第二电流以便输出频率接近于由锁相环所要求的锁定频率范围的最小频率，以及
b)向可调振荡器提供具有近似等于电容器的最大设计电压限度值的第二电压，所述控制电路基于此来调整第三电流以便输出频率接近于由锁相环所要求的锁定频率范围的最大频率。
7.如权利要求1所述的可调振荡器，还包括电容器，用于向电压-电流转换器提供电压，所述电压与输出频率成比例。
8.一种用于校准可调振荡器的方法，包括步骤：
向电压-电流转换器提供第一电压以便根据电压-电流转换器生成第一控制电流；
向电流控制振荡器提供所述第一控制电流以便生成第一频率；
把所述第一频率与由锁相环所要求的锁定频率范围的最小频率相比较；
调整输入到所述电流控制振荡器中的第一校准电流以便把所述第一频率调整为接近于所述最小频率；
向所述电压-电流转换器提供第二电压以便从所述电压-电流转换器生成第二控制电流；
向所述电流控制振荡器提供所述第二控制电流以便生成第二频率；
把所述第二频率与由锁相环所要求的锁定频率范围的最大频率相比较；并且
调整输入到所述电压-电流转换器中的第二校准电流以便把所述第二频率调整为接近于所述最大频率，还包括步骤：使用线性近似来把第一校准电流预置为接近于第一校准电流值，所述第一校准电流将生成等于最小频率的输出频率。
9.如权利要求8所述的方法，还包括步骤：使用线性近似来把第二校准电流设置为接近于第二校准电流的值，所述第二校准电流将生成等于最大频率的输出频率。
10.如权利要求8所述的方法，其中所述第一电压具有近似等于锁相环电容的最小设计电压限度值。
11.如权利要求8所述的方法，其中所述第二电压具有近似等于锁相环电容的最大设计电压限度值。
12.如权利要求8所述的方法，其中所述第一电压具有近似等于锁相环电容的最小设计电压限度值，并且第二电压具有近似等于锁相环电容的最大设计电压限度值。
13.如权利要求12所述的方法，还包括步骤：把电压从锁相环电容提供给电压-电流转换器，其中所述电压与电流控制振荡器的输出频率成比例。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/SG2003/000135 WO2004107582A1 (en) | 2003-05-30 | 2003-05-30 | A self-calibrated constant-gain tunable oscillator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1751441A CN1751441A (zh) | 2006-03-22 |
| CN100486115C true CN100486115C (zh) | 2009-05-06 |
Family
ID=33488277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB038260999A Expired - Fee Related CN100486115C (zh) | 2003-05-30 | 2003-05-30 | 自校准的恒定增益可调振荡器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7456694B2 (zh) |
| EP (1) | EP1629601B1 (zh) |
| CN (1) | CN100486115C (zh) |
| DE (1) | DE60322272D1 (zh) |
| WO (1) | WO2004107582A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103633939A (zh) * | 2011-08-26 | 2014-03-12 | 无锡中星微电子有限公司 | 一种振荡器 |
| US9641113B2 (en) | 2014-02-28 | 2017-05-02 | General Electric Company | System and method for controlling a power generation system based on PLL errors |
| TWI680640B (zh) * | 2015-09-30 | 2019-12-21 | 日商艾普凌科有限公司 | 振盪電路 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008053784A (ja) * | 2006-08-22 | 2008-03-06 | Toshiba Corp | 電圧制御発振器、電圧制御発振器用のバイアス装置、電圧制御発振器のバイアス調整プログラム |
| CN101212212B (zh) * | 2006-12-30 | 2011-06-22 | 凌阳科技股份有限公司 | 具有自校准功能的高精度振荡器及校准方法 |
| US7714667B2 (en) * | 2007-11-02 | 2010-05-11 | Agere Systems Inc. | Programmable linear trimming method and system for phase locked loop circuit calibration |
| JP2010183284A (ja) * | 2009-02-04 | 2010-08-19 | Toshiba Corp | 発振回路、及びメモリシステム |
| CN102386846B (zh) * | 2011-08-26 | 2013-12-18 | 无锡中星微电子有限公司 | 可编程振荡器 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI77549C (fi) * | 1986-03-19 | 1989-03-10 | Kone Oy | Foerfarande och anordning foer aostadkommande av spaenningsreferensens amplitud vid en inverter som matar en kortsluten asynkronmotor. |
| US5237365A (en) * | 1990-10-15 | 1993-08-17 | Olympus Optical Co., Ltd. | Exposure control apparatus for camera with shake countermeasure |
| US5406481A (en) * | 1993-06-30 | 1995-04-11 | Nippon Telegraph And Telephone Corporation | Rainfall, snowfall forecast apparatus and method |
| US5382922A (en) * | 1993-12-23 | 1995-01-17 | International Business Machines Corporation | Calibration systems and methods for setting PLL gain characteristics and center frequency |
| US6552618B2 (en) * | 2000-12-13 | 2003-04-22 | Agere Systems Inc. | VCO gain self-calibration for low voltage phase lock-loop applications |
| US6512419B1 (en) * | 2001-03-19 | 2003-01-28 | Cisco Sytems Wireless Networking (Australia) Pty Limited | Method and apparatus to tune and calibrate an on-chip oscillator in a wireless transceiver chip |
| JP3808338B2 (ja) * | 2001-08-30 | 2006-08-09 | 株式会社ルネサステクノロジ | 位相同期回路 |
-
2003
- 2003-05-30 WO PCT/SG2003/000135 patent/WO2004107582A1/en active Application Filing
- 2003-05-30 CN CNB038260999A patent/CN100486115C/zh not_active Expired - Fee Related
- 2003-05-30 EP EP03817089A patent/EP1629601B1/en not_active Expired - Fee Related
- 2003-05-30 US US10/558,011 patent/US7456694B2/en not_active Expired - Fee Related
- 2003-05-30 DE DE60322272T patent/DE60322272D1/de not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103633939A (zh) * | 2011-08-26 | 2014-03-12 | 无锡中星微电子有限公司 | 一种振荡器 |
| CN103633939B (zh) * | 2011-08-26 | 2017-02-22 | 无锡中感微电子股份有限公司 | 一种振荡器 |
| US9641113B2 (en) | 2014-02-28 | 2017-05-02 | General Electric Company | System and method for controlling a power generation system based on PLL errors |
| TWI680640B (zh) * | 2015-09-30 | 2019-12-21 | 日商艾普凌科有限公司 | 振盪電路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1629601A1 (en) | 2006-03-01 |
| CN1751441A (zh) | 2006-03-22 |
| WO2004107582A1 (en) | 2004-12-09 |
| US7456694B2 (en) | 2008-11-25 |
| US20060255862A1 (en) | 2006-11-16 |
| EP1629601B1 (en) | 2008-07-16 |
| DE60322272D1 (de) | 2008-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6777991B2 (en) | Method and apparatus for stable phase-locked looping | |
| US7312663B2 (en) | Phase-locked loop having a bandwidth related to its input frequency | |
| US6724265B2 (en) | Compensation for oscillator tuning gain variations in frequency synthesizers | |
| US6140882A (en) | Phase lock loop enabling smooth loop bandwidth switching | |
| US7907022B2 (en) | Phase-locked loop and method for operating the same | |
| US9793906B1 (en) | Range and process compensation for a digital phase locked loop (PLL) or frequency locked loop (FLL) circuit | |
| US7332972B2 (en) | Phase-locked loop circuit | |
| US7327195B2 (en) | PLL frequency synthesizer | |
| EP1547249B1 (en) | Voltage-controlled oscillator presetting circuit | |
| EP1151528A1 (en) | Low phase noise vco circuit and method | |
| KR100389686B1 (ko) | 공급전압적응형pll회로 | |
| CN100486115C (zh) | 自校准的恒定增益可调振荡器 | |
| US6275116B1 (en) | Method, circuit and/or architecture to improve the frequency range of a voltage controlled oscillator | |
| CN114499512A (zh) | 双环路锁相环 | |
| US6091281A (en) | High precision reference voltage generator | |
| US6031426A (en) | Phase locked loop with digital vernier control | |
| US5406631A (en) | Stereo signal demodulator circuit and stereo signal demodulator using the same | |
| KR102173075B1 (ko) | 인공지능 기반 주파수 합성 장치 및 이를 위한 자동 조정 회로 | |
| US7116178B2 (en) | Voltage-controlled oscillator with gain proportional to operating frequency | |
| KR100830899B1 (ko) | 전압 제어 발진기의 이득 측정 방법 및 이를 이용하는주파수 합성기 | |
| KR100905836B1 (ko) | 루프 안정도가 향상된 위상 동기 루프 | |
| Buhr et al. | A 10 Bit Phase-Interpolator-Based Digital-to-Phase Converter for Accurate Time Synchronization in Ethernet Applications | |
| JPH11251902A (ja) | Ｐｌｌ回路 | |
| CN116961646B (zh) | 一种低噪声具有温度补偿的锁相环 | |
| KR20030051976A (ko) | 전압제어발진기의 자동보정장치를 구비한 위상동기루프 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090506 Termination date: 20200530 |