KR100389686B1 - 공급전압적응형pll회로 - Google Patents

공급전압적응형pll회로 Download PDF

Info

Publication number
KR100389686B1
KR100389686B1 KR1019950031346A KR19950031346A KR100389686B1 KR 100389686 B1 KR100389686 B1 KR 100389686B1 KR 1019950031346 A KR1019950031346 A KR 1019950031346A KR 19950031346 A KR19950031346 A KR 19950031346A KR 100389686 B1 KR100389686 B1 KR 100389686B1
Authority
KR
South Korea
Prior art keywords
pll
supply voltage
adjusting
locked loop
phase locked
Prior art date
Application number
KR1019950031346A
Other languages
English (en)
Other versions
KR970019096A (ko
Inventor
다오-롱첸
Original Assignee
주식회사 하이닉스반도체
하이닉스 세미컨덕터 아메리카 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체, 하이닉스 세미컨덕터 아메리카 인코포레이티드 filed Critical 주식회사 하이닉스반도체
Publication of KR970019096A publication Critical patent/KR970019096A/ko
Application granted granted Critical
Publication of KR100389686B1 publication Critical patent/KR100389686B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00Stabilisation of generator output against variations of physical values, e.g. power supply
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

다수의 상이한 공급 전압에서 동작할 수 있는 위상 동기 루프 설계가 제공된다. 전원 전압에 기반하여 PLL의 주파수 범위를 조정함으로써, 동일한 PLL 설계가 상이한 공급 전압에서 동작할 수 있다.

Description

공급 전압 적응형 PLL 회로{SUPPLY VOLTAGE TOLERANT PHASE-LOCKED LOOP CIRCUIT}
본 발명은 집적 회로 장치에 관한 것으로, 특히, 위상 동기 루프(PLL) 회로에 관한 것이다.
최근까지, 대부분의 집적 회로들은 단일의 5V 전원 전압에서 동작하도록 설계되었다. 그러나, 휴대용 PC 및 에너지 절약용 "그린" PC 등의 출현에 따라, 현재의 많은 집적 회로들은 3.3V 및 5V 모두에서 동작하도록 하여야 한다. 이것은 대개 디지털 회로에 대해서는, 그 회로가 3.3V에서 요구된 클럭 주파수로 동작할 수 있는 있는 한 문제가 되지 않는다. 그러나, 아날로그 회로에 있어서, 상이한 공급 전압에서 동작하는 것은 특히 아날로그 PLL 회로에 있어서는 복잡한 문제가 될 수 있다. 예를 들면, PLL의 주파수 범위는 대개 전원 전압에 크게 의존한다. 도1은 이 기술분야에서 공지된 통상적인 PLL 회로를 도시하고 있다. 도2a 및 도2b에 도시된 바와 같이, 3.3V 동작을 위해 설계된 PLL은, 특히, 온도 및 프로세스 조건에서의변화가 고려되는 경우에, 5V 동작에 대해 너무 빠를 수 있다. 유사하게, 5V에서 동작하도록 설계된 PLL은, 3.3V로 동작하는 경우 너무 느릴 수 있다.
따라서, 본 발명의 목적은, 동일한 PLL 설계가 상이한 공급 전압에서 동작할 수 있도록, 공급 전압에 기반하여 PLL의 주파수 범위를 조정하는 방법을 제공하는 것이다.
본 발명의 다른 목적은 3.3V 및 5V에서 모두 동작할 수 있는 PLL을 제공하는 것이다.
본 발명에 따르면, 다수의 상이한 공급 전압에서 동작할 수 있는 PLL 설계가 제공된다. 전원 전압에 기반하여 PLL의 주파수 범위를 조정함으로써, 동일한 PLL 설계가 상이한 동작 전압에서 동작할 수 있다.
도1은 전형적인 PLL 회로.
도2a 및 도2b는 PLL 공급 전압이 변할 때에 발생되는 문제점을 그래프로 도시한 도면.
도3은 개선된 PLL의 블록도.
도4는 공급 전압 검출기 회로의 개략도.
도5는 개선된 PLL의 상세 블록도.
도6은 전압-전류 변환기를 이용하여 PLL의 기준 전압/전류를 변경하기 위한 개략도.
도7은 전압-전류 변환기를 이용하고 공급 전압 검출 회로를 포함하여 PLL의 기준 전압/전류를 변경하기 위한 개략도.
도8은 선형 전류원을 이용하고 공급 전압 검출 회로를 포함하여 PLL의 기준 전압/전류를 변경하기 위한 개략도.
도9는 선형 전류원을 이용하여 PLL의 기준 전압/전류를 변경하기 위한 개략도.
*도면의 주요부분에 대한 부호의 설명
12: 공급 전압 검출기 14: PLL 회로
16: 비교기 18: 위상 검출기
20: 충전 펌프 22: 저역통과 필터
24: 전압 제어 발진기/전류 제어 발진기 26: 분주기
28: 멀티플렉서 30: 차동 증폭기
34, 44: 전류-전압 변환기
도3은 공급 전압에 기반하여 PLL의 주파수 범위를 조정하는 방법을 도시하고 있다. 먼저, 전원 전압 레벨이 검출기(12)에 의해 검출된다. 검출기 출력(13)은 PLL(14)에 연결된다. 공급 전압 검출기(12)는 공급 전압(VDD)을 공급 전압에 독립적인 기준 전압(VREF)과 비교함으로써 동작한다. 기준 전압(VREF)은 외부 전압 조정기로부터 입력되거나, 밴드갭(bandgap) 기준 전압원에 의해 생성될 수 있다. 기준 전압(VREF)은 일반적으로 공급 전압(VDD)보다 낮기 때문에, 기준 전압이 직접 공급 전압과 비교될 수 없다. 대신에, 공급 전압이 스케일링되어 기준 전압과 비교된다. 공급 전압을 스케일링하는 방법은 여러가지가 있다. 하나의 방법은 도4에 도시된 바와 같이 전압 디바이더를 이용하는 것이다. PLL을 3.3V 및 5V 모두에서 동작시킬 필요가 있는 경우, 2로 나누는 전압 디바이더 R1/R2가 사용되어, 공급 전압(VDD)을 3.3V로부터 1.65V로, 5V로부터 2.5V로 스케일링한다. 양쪽에 동일한 마진을 위해, 2.075V 기준 전압(VREF)이 사용되어, 공급 전압을 검출한다.
공급 전압이 검출되면, 다음 단계는 이에 따라 PLL 주파수 범위를 조정하는 방법을 찾는 것이다. 가능한 방법은, PLL 출력 주파수를 분할하기 위해, 5V에서 동작될 때에 인에이블될 수 있는 분주기(frequency divider)를 삽입하는 것이다. 도5는 위상 검출기(18), 충전 펌프(20), 저역통과 필터(22) 및 전압 제어 발진기/전류 제어 발진기(VCO/ICO)(24)를 포함하는 PLL(14)이 도시되어 있다. 그러나, 도5에 도시된 바와 같이, 상기 PLL은 VCO/ICO(24)와 위상 검출기(18) 사이에 분주기(26)를 포함하도록 변형되었다. (도4에 도시된 회로에 의해 발생될 수 있는) 제어선(13)에 의해 나타나는 바와 같이, 5V 공급 전압이 검출되는 경우, 분주기(26)로부터의 출력이 멀티플렉서(28)에 의해 선택된다.
그러나, 이 방법에는 몇 가지 단점이 있다. 먼저, 분주기(26)는 추가의 실리콘 영역을 필요로 하며, 비교적 높은 주파수에서 추가의 전력을 소비한다. 둘째로, 비-정수(non-integer) 분주기가 요구되는 경우, 이를 구현하기 어려울 수 있다. PLL 주파수 범위를 조정하는 보다 쉬운 방법은 PLL로 입력되는 기준 전압/전류(40)를 조정하는 것이다. 대부분의 VCO 또는 ICO 기반의 PLL은 PLL의 중심 동작 주파수를 결정하는 외부 전압 또는 전류원을 갖는데, 그 일례가, "Controllable Multi-Phase Ring Oscillators with Variable Current Source and Capacitances"라는 명칭으로 미국특허 제5,302,920호에 기재되어 있는데, 이것은 여기서 참조문헌으로 포함된다. 기준 전압/전류(40)를 변경함으로써, PLL 주파수 범위는 검출된 공급 전압에 기반하여 조정될 수 있다.
도6은 전압-전류(V-I) 변환기(34)로 역할하는 2개의 트랜지스터(M1, M2)를 추가함으로써, 이것을 수행할 수 있는 방법에 대해 도시하고 있다. 전류원 출력(36)과 V-I 변환기 출력(38)의 합인, 40에서 PLL로 입력되는 기준 전류는, 제어선(13)에 의해 나타나는 바와 같이, 5V 전원 전압이 검출되면 트랜지스터(M1)를 턴-오프함으로써 감소된다. 3.3V 전원 전압이 검출되는 경우, 트랜지스터(M1)가 턴-온되어, 출력(38)을 통해 PLL 입력(40)으로 추가의 전류가 공급된다.
도7은 3.3V 및 5V 모두에서 PLL을 동작시키는 방법을 도시하고 있다. PLL이 공급 전압 레벨에서 동작할 수 있도록, 주파수 범위가 공급 전압에 따라 선형적으로 조정될 수 있는 것이 보다 바람직하다. 이것은 도4의 비교기(16)를 도8에서 30으로 지시된 차동 증폭기로 대체함으로써 이루어진다. 차동 증폭기의 출력(52)은 공급-독립적인 기준 전압(VREF)과 스케일링된 공급 전압(VDD) 사이의 차에 비례한다. 그리고 나서, 이 출력 전압(52)은, 도6에 대해 이전에 설명된 기술과 유사하게, PLL로 입력되는 기준 전압/전류를 조정하는데 사용된다. 그러나, 차동 증폭기는 (도7의 비교기로부터의 디지털 출력과는 다르게) 아날로그 출력 신호를 제공하기 때문에, 간단한 전압-전류 변환기(44)가 사용된다.
도9에 도시된 바와 같이, 간단한 전압-전류 변환기는, 차동 증폭기(30)로부터의 출력 전압(52)에 의해 바이어싱되는 단일 트랜지스터(M3)만을 필요로 한다.
따라서, 도8의 회로는, PLL이 다수의 상이한 공급 전압으로 동작할 수 있도록, 기준 전류를 공급 전압에 따라 선형적으로 조정하기 위한 기술을 제공한다.
이상에서, 본 발명의 실시예가 설명되었지만, 본 발명은 여기서 기재된 구성만으로 한정되지 않으며, 첨부된 청구항에 정의된 본 발명의 범위내에 있는 한, 모든 변경 및 변형이 가능하다는 것이 이해되어야 한다.

Claims (12)

  1. 위상 동기 루프(PLL)를 동작시키기 위한 방법에 있어서,
    공급 전압을 검출하는 단계; 및
    상기 검출된 공급 전압에 기반하여 상기 PLL의 동작 주파수를 조정하는 단계를 포함하는 방법.
  2. 위상 동기 루프(PLL)의 주파수 범위를 조정하기 위한 방법에 있어서,
    공급 전압을 검출하는 단계; 및
    상기 검출된 공급 전압에 기반하여 상기 PLL내의 하나 또는 그 이상의 분주기를 인에이블 또는 디스에이블시키는 단계
    를 포함하는 방법.
  3. 위상 동기 루프(PLL)의 주파수 범위를 조정하기 위한 방법에 있어서,
    공급 전압을 검출하는 단계; 및
    상기 검출된 공급 전압에 기반하여 PLL 기준 전압 또는 전류를 조정하는 단계
    를 포함하는 방법.
  4. 위상 동기 루프(PLL)에 있어서,
    공급 전압을 검출하기 위한 수단; 및
    상기 검출된 공급 전압에 기반하여 상기 PLL의 동작 주파수를 조정하기 위한 수단
    을 포함하는 위상 동기 루프.
  5. 위상 동기 루프(PLL)의 주파수 범위를 조정하기 위한 시스템에 있어서,
    공급 전압을 검출하기 위한 수단; 및
    상기 검출된 공급 전압에 기반하여 상기 PLL내의 하나 또는 그 이상의 분주기를 선택적으로 인에이블시키기 위한 수단
    을 포함하는 시스템.
  6. 위상 동기 루프(PLL)의 주파수 범위를 조정하기 위한 시스템에 있어서,
    공급 전압을 검출하기 위한 수단; 및
    상기 검출된 공급 전압에 기반하여 PLL 기준 전압 또는 전류를 조정하기 위한 수단
    을 포함하는 시스템.
  7. 공급 전압에 의해 전력이 공급되는 위상 동기 루프(PLL) 회로에 있어서,
    상기 공급 전압에 기반하여 상기 PLL내의 발진기의 기준 동작점을 조정하는 적어도 하나의 전류원
    을 포함하는 PLL 회로.
  8. 공급 전압에 의해 전력이 공급되는 위상 동기 루프(PLL) 회로에 있어서,
    충전 펌프에 동작가능하게 연결되는 위상 검출기;
    상기 충전 펌프에 동작가능하게 연결되는 필터;
    상기 필터에 동작하능하게 연결되는 발진기 - 상기 발진기는 기준 동작점을 가짐 - ; 및
    상기 공급 전압에 기반하여 상기 기준 동작점을 동적으로 조정하기 위한 조정 수단
    을 포함하는 PLL 회로.
  9. 제8항에 있어서,
    상기 조정 수단은 다수의 전류원을 포함하는
    PLL 회로.
  10. 제9항에 있어서,
    상기 다수의 전류원 중 적어도 하나를 선택적으로 인에이블시키기 위한 수단을 더 포함하는 PLL 회로.
  11. 위상 동기 루프(PLL)의 기준 동작점을 조정하기 위한 회로에 있어서,
    기준 전압 입력 및 스케일링된 공급 전압 입력을 갖는 차동 증폭기;
    상기 차동 증폭기의 출력에 연결되는 적어도 하나의 입력을 갖는 선형 전류원; 및
    상기 선형 전류원의 출력에 연결되는 고정 전류원
    을 포함하는 회로.
  12. 공급 전압에 의해 전력이 공급되는 위상 동기 루프(PLL) 회로에 있어서,
    충전 펌프에 동작가능하게 연결되는 위상 검출기;
    상기 충전 펌프에 동작가능하게 연결되는 필터;
    상기 필터에 동작가능하게 연결되는 발진기 - 상기 발진기는 기준 동작점을 가짐 -; 및
    상기 공급 전압에 기반하여 상기 발진기의 기준 동작점을 조정하는 적어도 하나의 전류원
    을 포함하는 PLL 회로.
KR1019950031346A 1994-09-23 1995-09-22 공급전압적응형pll회로 KR100389686B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/311,469 US5463352A (en) 1994-09-23 1994-09-23 Supply voltage tolerant phase-locked loop circuit
US08/311469 1994-09-23

Publications (2)

Publication Number Publication Date
KR970019096A KR970019096A (ko) 1997-04-30
KR100389686B1 true KR100389686B1 (ko) 2003-09-13

Family

ID=23207012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950031346A KR100389686B1 (ko) 1994-09-23 1995-09-22 공급전압적응형pll회로

Country Status (5)

Country Link
US (2) US5463352A (ko)
EP (1) EP0704976B1 (ko)
JP (1) JP3963282B2 (ko)
KR (1) KR100389686B1 (ko)
DE (1) DE69503859T2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5812004A (en) * 1996-10-23 1998-09-22 Dallas Semiconductor Corporation Current compensated clock for a microcircuit
GB2319409B (en) * 1996-11-15 1999-01-27 Nokia Telecommunications Oy Apparatus and method for stabilising the frequency of a phase locked loop
JP2000315948A (ja) 1999-04-28 2000-11-14 Nec Corp Pll周波数シンセサイザ
US6281712B1 (en) * 2000-09-05 2001-08-28 Motorola, Inc. Phase detector with frequency steering
US7012487B2 (en) * 2001-04-18 2006-03-14 Broadcom Corporation Transconductance device employing native MOS transistors
US7042277B2 (en) * 2003-10-14 2006-05-09 International Business Machines Corporation Circuit and method for reducing jitter in a PLL of high speed serial links
JP4524566B2 (ja) * 2004-01-30 2010-08-18 セイコーエプソン株式会社 非同期プロセッサ、電気光学装置、及び電子機器
US7219246B2 (en) 2004-05-26 2007-05-15 Microchip Technology Inc. Digital system having selectable clock speed based upon available supply voltage and PLL configuration register settings
KR100598011B1 (ko) * 2004-06-29 2006-07-06 삼성전자주식회사 클럭 사용 회로 및 클럭 신호 발생 방법
US7688150B2 (en) * 2006-11-29 2010-03-30 Intel Corporation PLL with controllable bias level
US7724078B2 (en) * 2007-03-22 2010-05-25 Intel Corporation Adjusting PLL/analog supply to track CPU core supply through a voltage regulator
JP2009010498A (ja) * 2007-06-26 2009-01-15 Nec Electronics Corp 半導体回路
US8581667B2 (en) 2011-11-11 2013-11-12 Qualcomm Incorporated Tuning voltage range extension circuit and method
JP6245424B2 (ja) * 2013-08-08 2017-12-13 セイコーエプソン株式会社 発振回路の制御方法、発振用回路、発振器、電子機器及び移動体
TWI586108B (zh) * 2014-11-06 2017-06-01 To prevent multi-power system in the phase-locked circuit circuit can not afford the power supply voltage Circuit
JP6418971B2 (ja) * 2015-02-05 2018-11-07 キヤノン株式会社 情報処理装置及びその制御方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258725A (en) * 1990-10-04 1993-11-02 Kabushiki Kaisha Toshiba Phase lock loop with compensation for voltage or temperature changes in a phase comparator
US5331295A (en) * 1993-02-03 1994-07-19 National Semiconductor Corporation Voltage controlled oscillator with efficient process compensation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5061907A (en) * 1991-01-17 1991-10-29 National Semiconductor Corporation High frequency CMOS VCO with gain constant and duty cycle compensation
US5175512A (en) * 1992-02-28 1992-12-29 Avasem Corporation High speed, power supply independent CMOS voltage controlled ring oscillator with level shifting circuit
JPH05335840A (ja) * 1992-05-28 1993-12-17 Fujitsu Ltd 半導体集積回路
US5302920A (en) * 1992-10-13 1994-04-12 Ncr Corporation Controllable multi-phase ring oscillators with variable current sources and capacitances

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258725A (en) * 1990-10-04 1993-11-02 Kabushiki Kaisha Toshiba Phase lock loop with compensation for voltage or temperature changes in a phase comparator
US5331295A (en) * 1993-02-03 1994-07-19 National Semiconductor Corporation Voltage controlled oscillator with efficient process compensation

Also Published As

Publication number Publication date
US5463352A (en) 1995-10-31
DE69503859T2 (de) 1999-04-29
DE69503859D1 (de) 1998-09-10
JP3963282B2 (ja) 2007-08-22
USRE36874E (en) 2000-09-19
EP0704976A1 (en) 1996-04-03
JPH08102662A (ja) 1996-04-16
EP0704976B1 (en) 1998-08-05
KR970019096A (ko) 1997-04-30

Similar Documents

Publication Publication Date Title
KR100389686B1 (ko) 공급전압적응형pll회로
US5414390A (en) Center frequency controlled phase locked loop system
JP4864769B2 (ja) Pll回路
US4814726A (en) Digital phase comparator/charge pump with zero deadband and minimum offset
US7602253B2 (en) Adaptive bandwidth phase locked loop with feedforward divider
KR960001075B1 (ko) 위상 검출기
US6466069B1 (en) Fast settling charge pump
KR20050105213A (ko) 2π 슬립 검출을 이용하여 위상 동기 루프(PLL)합성기를 거칠게 동조시키는 시스템 및 방법
CN101567687A (zh) 信号产生电路
US5081429A (en) Voltage controlled oscillator with controlled load
US6411144B1 (en) Phase-locked loop circuit
US5332930A (en) Phase locked loop circuitry with variable gain and bandwidth
US20080291770A1 (en) Pll circuit for increasing potential difference between ground voltage and reference voltage or power source voltage of oscillation circuit
US6919769B2 (en) Method and apparatus for fast lock acquisition in self-biased phase locked loops
KR20140096625A (ko) 동적 전압 주파수 변환 장치
US6747521B1 (en) Analog memory cell in a low power oscillator
CN211701974U (zh) 电路
US20020000886A1 (en) Voltage controlled oscillator
CN100486115C (zh) 自校准的恒定增益可调振荡器
JPH10501108A (ja) 位相固定ループを制御する方法および位相固定ループ
CN114356011B (zh) 低压差线性稳压器电路
US6624705B1 (en) Control circuit for phase-locked loop (PLL) with reduced cycle slip during acquisition of phase lock
US6430244B1 (en) Digital phase-locked loop apparatus with enhanced phase error compensating circuit
US7123065B1 (en) Method of improving lock acquisition times in systems with a narrow frequency range
US6911868B1 (en) Phase-locked loop frequency synthesizer using automatic loop control and method of operation

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130610

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140610

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150605

Year of fee payment: 13

EXPY Expiration of term