CN211701974U - 电路 - Google Patents
电路 Download PDFInfo
- Publication number
- CN211701974U CN211701974U CN201922186143.7U CN201922186143U CN211701974U CN 211701974 U CN211701974 U CN 211701974U CN 201922186143 U CN201922186143 U CN 201922186143U CN 211701974 U CN211701974 U CN 211701974U
- Authority
- CN
- China
- Prior art keywords
- circuit
- signal
- voltage
- output signal
- select
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 41
- 230000004044 response Effects 0.000 claims abstract description 33
- 230000007704 transition Effects 0.000 claims description 24
- 238000001514 detection method Methods 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B1/00—Details
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
- H03B5/366—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device and comprising means for varying the frequency by a variable voltage or current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本申请涉及电路。由源电压供电的振荡器电路生成振荡输出信号。振荡输出信号被电平移位并被施加到多路复用器的第一输入。多路复用器的第二输入接收振荡输出信号。多路复用器响应于选择信号而选择振荡输出信号和电平移位的振荡输出信号之一以输出作为选定的振荡输出信号。锁定环电路根据选定的振荡输出信号和参考振荡信号来控制振荡输出信号的频率。选择信号还选择振荡器电路的源电压和参考电压之一作为用于生成第一供电电压的电压调节器电路的误差放大器参考电压。根据本申请的方案,可以实现对来自频率合成器的电流控制振荡器的振荡输出信号执行的电平移位操作的动态选择。
Description
技术领域
本实用新型总体上涉及一种频率合成器,并且特别地,涉及对来自频率合成器的电流控制振荡器的振荡输出信号执行的电平移位操作的动态选择。
背景技术
对图1进行参考,其示出了常规电流控制振荡器(CCO)电路10的电路图。CCO电路10包括由奇数个串联连接的反相延迟元件14(1)至14(n)形成的环形振荡器12。一个反相延迟元件的输出连接到下一个反相延迟元件的输入,并且最后一个反相延迟元件14(n)的输出连接到第一个反相延迟元件14(1)的输入。反相延迟元件14耦合在处于源电压Vs电平的源节点18与处于接地电压电平的接地节点之间。节点18处的源电压的电平取决于反相延迟元件14中的晶体管的阈值电压和对应的电路过驱动。每个反相延迟元件14提供从输入到输出的延迟量,该延迟量取决于充电电流Icharge,该充电电流Icharge由电流源30从源电压Vdd提供至源节点18。由环形振荡器产生的振荡输出信号13(Fout)的振荡频率fo取决于延迟量,并且因此输出频率可以由充电电流Icharge控制。振荡输出信号13(Fout)的振荡幅度由节点18处的源电压Vs控制。
由电流源30输出的充电电流Icharge的大小由电压控制信号CONT设置。在一个实施例中,p沟道晶体管32形成电流源30,其中晶体管32的源极连接到源电压Vdd节点,并且晶体管32的漏极连接为将充电电流Icharge提供至源节点18。晶体管32的栅极被耦合为接收电压控制信号CONT。电流源30相应地用作电压到电流转换器电路。控制信号CONT控制晶体管32的导电性,并因此控制提供至环形振荡器的源节点18的充电电流Icharge的大小。因此,控制信号CONT的电压大小被用来设置振荡输出信号13Fout的振荡频率fo。
图2示出了诸如锁频环(FFL)或锁相环(PLL)之类的锁定环操作类型的频率合成器电路50的框图。电路50包括控制振荡器52,在该实现中,该控制振荡器52是图1中所示类型的CCO电路10。来自控制振荡器52的环形振荡器12的振荡输出信号13Fout由电平移位器电路54进行电平移位并由分频器电路56分频,以生成具有频率fo/N的振荡反馈信号15(Ffb),其中N是分频器电路56的分频器值(整数或小数)。在环形振荡器12的情况下需要电平移位,因为振荡输出信号13Fout在源节点18的电压Vs处具有振荡幅度,并且要求振荡反馈信号15Ffb改为具有在锁定环电路50的源电压Vdd电平处的幅度。相位频率检测器电路60将振荡反馈信号15Ffb的相位和频率fo/N与振荡参考信号17Fref的相位和频率fr进行比较,以生成指示所确定的相位频率差的误差信号ERR。误差信号ERR被馈送到电荷泵(CP)62,电荷泵(CP)62输出等效误差电压Verr,该等效误差电压Verr由滤波器电路64(例如,低通滤波器类型)滤波以生成电压控制信号CONT。如上面结合图1所讨论的,控制信号CONT被施加到由电流源30形成的电压到电流转换器66,以生成充电电流Icharge,该充电电流Icharge控制振荡输出信号13Fout的频率fo。频率合成器电路50的反馈回路用于控制控制信号CONT的大小,使得从来自环形振荡器12的振荡输出信号Fout导出的振荡反馈信号15Ffb的相位和频率fo/N被驱动成等于振荡参考信号17Fref的相位和频率fr。
在一些实现中,频率合成器电路50的电路系统可以被参考到两个不同的供电域。这在图3中被示出。第一供电域具有在Vdda电平处的正电压(主要被用作模拟电路模块的电源,并因此被称为锁定环电路的模拟电源),并且第二供电域具有在Vddb电平处的正电压(主要被用作数字电路模块的电源,并因此被称为锁定环电路的数字电源)。在典型的实现中,Vddb小于Vdda,但是可以理解,这只是一个示例。相位频率检测器电路60、电荷泵62、滤波器电路64和电压到电流转换器66由第一供电域的Vdda电平供电。电平移位器电路54和分频器电路56由第二供电域的Vddb电平供电。另一个电平移位电路58接收振荡反馈信号15Ffb和振荡参考信号17Fref,并且用于将那些振荡信号从第二供电域的Vddb电平移位到第一供电域的Vdda电平。电平移位器电路54用于将振荡输出信号13Fout从Vs电压电平移位到第二供电域的Vddb电平。
提供功率管理电路80以生成两个不同供电域的电压。根据例如由片外电源所提供的输入供电电压Vsupply,参考电压生成器电路82例如带隙参考电压生成器电路被用来生成参考电压Vref(其可以包括带隙电压Vbg)。第一电压调节器,例如低压差(LDO)型线性电压调节器84,根据供电电压Vsupply和参考电压Vref生成用于第一供电域的Vdda电平正电压,其中Vref是用于调节器的误差放大器的参考电压。第二电压调节器,例如高压差(HDO)型线性电压调节器86,根据供电电压Vsupply和参考电压Vref生成用于第二供电域的Vddb电平正电压,其中Vref是用于调节器的误差放大器的参考电压。用于第一供电域和第二供电域的接地电压可以是共同共享的或分开的。图4示出了用于电压调节器84和86的类型的常规线性调节器电路的基本电路图,其中误差放大器70和功率晶体管72由输入供电电压Vsupply供电,并且误差放大器的输入被耦合为接收参考电压Vref。调节后的输出电压Vdda或Vddb的电压电平由用于误差放大器的反馈回路中的电阻分压器74来设置。
由于振荡输出信号fout的相对较高的振荡频率fo和生成该信号所需的大功耗,用于将频率信号Fout移位到第二供电域的Vddb电平的电平移位器电路54必须被设计用于高速和大功率操作。因此,电平移位器电路54是频率合成器电路50内的电流的主要消耗者。由于频率合成器电路50可以是由电池供电的设备的组件,因此在本领域中需要解决并减少电流消耗。另一个挑战在于,诸如电平转换器电路54之类的数字电路,即使在缓慢的工艺角和最坏情况的温度值下的最低可能的供电电压处,也必须满足一定的最大速度要求。
实用新型内容
本实用新型旨在于提供改进的方案,来实现对来自频率合成器的电流控制振荡器的振荡输出信号执行的电平移位操作的动态选择。
在一个实施例中,一种电路,其特征在于,包括:振荡器电路,所述振荡器电路以源电压进行供电并且被配置为生成幅度为所述源电压的电平的振荡输出信号;第一电平移位器电路,所述第一电平移位器电路由第一供电电压供电并且被配置为对所述振荡输出信号进行电平移位以生成电平移位的振荡输出信号;第一多路复用器电路,所述第一多路复用器电路具有被配置为接收所述振荡输出信号的第一输入和被配置为接收所述电平移位的振荡输出信号的第二输入,其中所述第一多路复用器电路选择所述振荡输出信号和所述电平移位的振荡输出信号之一以输出作为选定的振荡输出信号;锁定环电路,所述锁定环电路被配置为根据所述选定的振荡输出信号和参考振荡信号来控制所述振荡输出信号的频率;和第一电压调节器电路,所述第一电压调节器电路被配置为使用所述源电压作为误差放大器参考电压来生成所述第一供电电压。
在一个实施例中,所述锁定环电路包括:分频器电路,所述分频器电路被配置为对所述选定的振荡输出信号进行分频以生成反馈振荡信号;相位频率比较器,所述相位频率比较器被配置为将所述反馈振荡信号与所述参考振荡信号进行比较并生成误差信号;其中根据所述误差信号来设置所述振荡输出信号的频率。
在一个实施例中,所述分频器电路由所述第一供电电压供电,并且其中所述相位频率比较器由第二供电电压供电,所述第一供电电压小于所述第二供电电压。
在一个实施例中,所述电路还包括第二电压调节器电路,所述第二电压调节器电路被配置为使用参考电压作为误差放大器参考电压来生成所述第二供电电压。
在一个实施例中,所述参考电压是带隙电压。
在一个实施例中,所述电路还包括:第二多路复用器电路,所述第二多路复用器电路具有被配置为接收所述参考电压的第一输入和被配置为接收所述振荡器电路的所述源电压的第二输入,其中所述第二多路复用器电路选择所述参考电压和所述振荡电路的所述源电压之一以输出作为所述第一电压调节器电路的所述误差放大器参考电压。
在一个实施例中,所述电路还包括控制电路,所述控制电路被配置为生成选择信号,所述选择信号被施加到所述第一多路复用器电路和所述第二多路复用器电路的选择输入,所述选择信号具有:第一逻辑状态,用于使所述第一多路复用器电路选择所述电平移位的振荡输出信号并且使所述第二多路复用器电路同时选择所述参考电压;和第二逻辑状态,用于使所述第一多路复用器电路选择所述振荡输出信号并且使所述第二多路复用器电路同时选择所述源电压。
在一个实施例中,所述控制电路包括锁定检测电路,所述锁定检测电路响应于检测到所述输出振荡信号的锁定条件而使所述选择信号从所述第一逻辑状态转变为所述第二逻辑状态。
在一个实施例中,所述锁定条件是所述反馈振荡信号和所述参考振荡信号之间的相位频率的粗锁定。
在一个实施例中,所述控制电路包括校准电路,所述校准电路响应于校准操作的完成而使所述选择信号从所述第一逻辑状态转变为所述第二逻辑状态。
在一个实施例中,所述控制电路包括初始化电路,所述初始化电路响应于初始化操作的完成而使所述选择信号从所述第一逻辑状态转变为所述第二逻辑状态。
在一个实施例中,所述初始化操作是启动操作。
在一个实施例中,所述电路还包括第二电平移位器,所述第二电平移位器被配置为将所述反馈振荡信号从所述第一供电电压电平移位到所述第二供电电压。
在一个实施例中,所述电路还包括电压到电流转换电路,所述电压到电流转换电路被配置为将从所述误差信号中导出的控制电压转换为电流,从所述电流中生成所述振荡器电路的所述源电压。
在一个实施例中,所述电压到电流转换电路由所述第二供电电压供电。
在一个实施例中,所述误差放大器参考电压是根据所述源电压缩放的。
在一个实施例中,提供一种电路,其特征在于,包括:振荡器电路,所述振荡器电路以源电压进行供电并且被配置为生成幅度为所述源电压的电平的振荡输出信号;分频器电路,所述分频器电路由第一供电电压供电并且被配置为对所述振荡输出信号进行分频以生成反馈振荡信号;相位频率比较器,所述相位频率比较器由第二供电电压供电并被配置为将所述反馈振荡信号与所述参考振荡信号进行比较并生成误差信号;电流源电路,所述电流源电路被配置为响应于所述误差信号而生成电流,其中所述振荡器电路的所述源电压是响应于所述电流而生成的,并且所述振荡输出信号的频率由所述电流控制;第一电压调节器电路,所述第一电压调节器电路被配置为使用所述振荡器电路的所述源电压作为第一误差放大器参考电压来生成所述第一供电电压;和第二电压调节器电路,所述第二电压调节器电路被配置为使用参考电压作为第二误差放大器参考电压来生成所述第二供电电压。
在一个实施例中,所述电流源电路由所述第二供电电压供电。
在一个实施例中,所述参考电压是带隙电压。
在一个实施例中,所述电路还包括:第一电平移位器电路,所述第一电平移位器电路由所述第一供电电压供电并被配置为对所述振荡输出信号进行电平移位以生成电平移位的振荡输出信号;和第一多路复用器电路,所述第一多路复用器电路具有被配置为接收所述振荡输出信号的第一输入和被配置为接收所述电平移位的振荡输出信号的第二输入,其中所述第一多路复用器电路选择所述振荡输出信号和所述电平移位的振荡输出信号之一以输出作为选定的振荡输出信号,所述分频器电路从所述选定的振荡输出信号中生成所述反馈振荡信号。
在一个实施例中,所述电路还包括控制电路,所述控制电路被配置为生成选择信号,所述选择信号被施加到所述第一多路复用器电路的选择输入,所述选择信号具有:第一逻辑状态,用于使所述第一多路复用器电路选择所述电平移位的振荡输出信号;和第二逻辑状态,用于使所述第一多路复用器电路选择所述振荡输出信号。
在一个实施例中,所述控制电路包括锁定检测电路,所述锁定检测电路响应于检测到所述振荡输出信号的锁定条件而使所述选择信号从所述第一逻辑状态转变为所述第二逻辑状态。
在一个实施例中,所述锁定条件是所述反馈振荡信号与所述参考振荡信号之间的相位频率的粗锁定。
在一个实施例中,所述控制电路包括校准电路,所述校准电路响应于校准操作的完成而使所述选择信号从所述第一逻辑状态转变为所述第二逻辑状态。
在一个实施例中,所述控制电路包括初始化电路,所述初始化电路响应于初始化操作的完成而使所述选择信号从所述第一逻辑状态转变为所述第二逻辑状态。
在一个实施例中,所述初始化操作是启动操作。
在一个实施例中,所述电路还包括第二多路复用器电路,所述第二多路复用器电路具有被配置为接收所述参考电压的第一输入和被配置为接收所述振荡器电路的所述源电压的第二输入,其中所述第二多路复用器电路选择所述参考电压和所述振荡电路的所述源电压之一以输出作为所述第一电压调节器电路的所述第一误差放大器参考电压。
在一个实施例中,所述电路还包括控制电路,所述控制电路被配置为生成选择信号,所述选择信号被施加到所述第二多路复用器电路的选择输入,所述选择信号具有:第一逻辑状态,用于使所述第二多路复用器电路选择所述参考电压;和第二逻辑状态,用于使所述第二多路复用器电路选择所述源电压。
在一个实施例中,所述控制电路包括锁定检测电路,所述锁定检测电路响应于检测到锁定条件而使所述选择信号从所述第一逻辑状态转变为所述第二逻辑状态。
在一个实施例中,所述锁定条件是所述反馈振荡信号和所述参考振荡信号之间的相位频率的粗锁定。
在一个实施例中,所述控制电路包括校准电路,所述校准电路响应于校准操作的完成而使所述选择信号从所述第一逻辑状态转变为所述第二逻辑状态。
在一个实施例中,所述控制电路包括初始化电路,所述初始化电路响应于初始化操作的完成而使所述选择信号从所述第一逻辑状态转变为所述第二逻辑状态。
在一个实施例中,所述初始化操作是启动操作。
在一个实施例中,所述第一误差放大器参考电压是根据所述源电压缩放的。
在一个实施例中,提供一种电路,其特征在于,包括:振荡器电路,所述振荡器电路以源电压进行供电并且被配置为生成幅度为所述源电压的电平的振荡输出信号;分频器电路,所述分频器电路由第一供电电压供电并且被配置为对所述振荡输出信号进行分频以生成反馈振荡信号;相位频率比较器,所述相位频率比较器由第二供电电压供电并被配置为将所述反馈振荡信号与所述参考振荡信号进行比较并生成误差信号;电流源电路,所述电流源电路被配置为响应于所述误差信号而生成电流,其中所述振荡器电路的所述源电压是响应于所述电流而生成的,并且其中所述振荡输出信号的频率由所述电流控制;第一多路复用器电路,所述第一多路复用器电路具有被配置为接收参考电压的第一输入和被配置为接收所述振荡器电路的所述源电压的第二输入,其中所述第二多路复用器电路选择所述参考电压和所述振荡器电路的所述源电压之一以输出作为选定的参考电压;第一电压调节器电路,所述第一电压调节器电路被配置为使用所述选定的参考电压作为第一误差放大器参考电压来生成所述第一供电电压;和第二电压调节器电路,所述第二电压调节器电路被配置为使用所述参考电压作为第二误差放大器参考电压来生成所述第二供电电压。
在一个实施例中,所述电流源电路由所述第二供电电压供电。
在一个实施例中,所述参考电压是带隙电压。
在一个实施例中,所述电路还包括控制电路,所述控制电路被配置为生成选择信号,所述选择信号被施加到所述第一多路复用器电路的选择输入,所述选择信号具有:第一逻辑状态,用于使所述第一多路复用器电路选择所述参考电压;和第二逻辑状态,用于使所述第一多路复用器电路选择所述源电压。
在一个实施例中,所述电路还包括:电平移位器电路,所述电平移位器电路由所述第一供电电压供电并被配置为对所述振荡输出信号进行电平移位以生成电平移位的振荡输出信号;和第二多路复用器电路,所述第二多路复用器电路具有被配置为接收所述振荡输出信号的第一输入和被配置为接收所述电平移位的振荡输出信号的第二输入,其中所述第二多路复用器电路选择所述振荡输出信号和所述电平移位的振荡输出信号之一以输出作为选定的振荡输出信号,所述分频器电路从所述选定的振荡输出信号中生成所述反馈振荡信号。
在一个实施例中,所述电路还包括控制电路,所述控制电路被配置为生成选择信号,所述选择信号被施加到所述第一多路复用器电路和所述第二多路复用器电路的选择输入,所述选择信号具有:第一逻辑状态,用于使所述第一多路复用器电路选择所述参考电压并且使所述第二多路复用器电路同时选择所述电平移位的振荡输出信号;和第二逻辑状态,用于使所述第一多路复用器电路选择所述源电压并且使所述第二多路复用器电路同时选择所述振荡输出信号。
在一个实施例中,所述控制电路包括锁定检测电路,所述锁定检测电路响应于检测到锁定条件而使所述选择信号从所述第一逻辑状态转变为所述第二逻辑状态。
在一个实施例中,所述控制电路包括校准电路,所述校准电路使所述选择信号响应于校准操作的完成而从所述第一逻辑状态转变为所述第二逻辑状态。
在一个实施例中,所述控制电路包括初始化电路,所述初始化电路响应于初始化操作的完成而使所述选择信号从所述第一逻辑状态转变为所述第二逻辑状态。
根据本申请的方案,可以实现对来自频率合成器的电流控制振荡器的振荡输出信号执行的电平移位操作的动态选择。
附图说明
为了更好地理解实施例,现在仅以示例方式对附图进行参考,其中:
图1是常规电流控制振荡器(CCO)电路的电路图;
图2是锁定环操作类型的频率合成器电路的框图;
图3图示出了使用多个供电域的频率合成器电路;
图4图示出了常规线性调节器电路的基本电路图;和
图5至图7示出了具有动态选择的电平移位操作的锁定环操作类型的频率合成器电路的实施例的框图。
具体实施方式
现在对图5进行参考,其示出了具有动态选择的电平移位操作的锁定环操作类型的频率合成器电路50'的框图。相似的附图标号指代如图2至图3中所示的相似或类似的组件。
控制振荡器52(例如包括图1中所示类型的CCO电路10)包括环形振荡器12,该环形振荡器12生成振荡输出信号13Fout。电平移位器电路54接收振荡输出信号13Fout,执行电平移位操作以将振荡输出信号Fout从Vs电平移位到第二供电域的Vddb电平,并因此产生电平移位的振荡输出信号13'。数字多路复用器90的第一输入被耦合为接收电平移位的振荡输出信号13',并且数字多路复用器90的第二输入被耦合为接收(非电平移位的)振荡输出信号13。选择信号92SEL被连接到数字多路复用器90的选择输入。选择信号92SEL的逻辑状态控制数字多路复用器90是将电平移位的振荡输出信号13'还是将(非电平移位的)振荡输出信号13传递到输出94。为输出94选定的电平移位的振荡输出信号13'或(非电平移位的)振荡输出信号13在这里被称为选定的振荡输出信号Fouts。
在数字多路复用器90的输出94处的选定的振荡输出信号Fouts由分频器电路56分频,以生成具有频率fo/N的振荡反馈信号15(Ffb),其中N是分频器电路56的分频器值(整数或分数)。电平移位电路58接收振荡反馈信号Ffb和振荡参考信号17Fref,并且用于将这两个振荡信号从第二供电域的Vddb电平电平移位到第一供电域的Vdda电平。相位频率检测器电路60将电平移位的振荡反馈信号15Ffb的相位和频率fo/N与电平移位的振荡参考信号17Fref的相位和频率fr进行比较,以生成指示所确定的相位频率差的误差信号ERR。误差信号ERR被电荷泵(CP)62转换为误差电压Verr,并且误差电压Verr被滤波器电路64(例如,低通滤波器类型)滤波以生成电压控制信号CONT。控制信号CONT被施加到由电流源30形成的电压到电流转换器66,以生成充电电流Icharge,该充电电流Icharge控制由控制振荡器52的环形振荡器12输出的振荡输出信号13Fout的频率fo。频率合成器电路50'的反馈回路用于控制控制信号CONT的大小,使得从来自环形振荡器12的振荡输出信号13Fout导出的振荡反馈信号15Ffb的相位和频率fo/N被驱动成等于振荡参考信号17Fref的相位和频率fr。
具有在Vdda电平处的正电压的第一功率域为相位频率检测器电路60、电荷泵62、滤波器电路64和电压到电流转换器66供电。具有在Vddb电平处的正电压的第二功率域为电平移位器电路54、数字多路复用器90和分频器电路56供电。电平移位电路58由第一功率域和第二供电域二者供电。在此实现中,仅作为示例,Vddb<Vdda。
提供功率管理电路80'以生成两个不同供电域的电压。根据例如由片外电源所提供的输入供电电压Vsupply,参考电压生成器电路82例如带隙参考电压生成器电路生成参考供电电压Vref(例如具有带隙电压Vbg电平)。第一电压调节器,例如低压差(LDO)型线性电压调节器84,根据供电电压Vsupply和参考电压Vref生成用于第一供电域的Vdda电平正电压,其中Vref提供用于调节器的误差放大器70的参考电压(见图4)。模拟多路复用器100的第一输入被耦合为接收参考电压Vref,并且模拟多路复用器100的第二输入被耦合为从环形振荡器12的节点18接收源电压Vs(或按比例缩小的源电压Vs)。选择信号92SEL被连接到模拟多路复用器100的选择输入。选择信号92SEL的逻辑状态控制模拟多路复用器100是将参考电压Vref还是将源电压Vs传递到输出102(用作第二电压调节器电路的参考电压)。由模拟多路复用器100传递的参考电压Vref或源电压Vs在这里被称为选定的参考电压Vrefs。第二电压调节器,例如高压差(HDO)型线性电压调节器86,根据源电压Vsupply和选定的参考电压Vrefs,生成用于第二供电域的Vddb电平正电压,其中Vrefs被用作调节器的误差放大器70的参考电压(图4)。用于第一供电域和第二供电域的接地电压可以是共同共享的或分开的。
在选择信号92SEL处于第一逻辑状态的情况下,数字多路复用器90为输出94选择电平移位的振荡输出信号13'作为选定的振荡输出信号Fouts,并且模拟多路复用器100为输出102选择由参考电压发生器电路82输出的参考电压Vref作为用于第二电压调节器86的选定的参考电压Vrefs。相反,在选择信号92SEL处于第二逻辑状态的情况下,数字多路复用器90为输出94选择(非电平移位的)振荡输出信号13作为选定的振荡输出信号Fouts,并且模拟多路复用器100为输出102选择环形振荡器12的源电压Vs作为用于第二电压调节器86的选定的参考电压Vrefs。
在频率合成器电路50'的启动期间,由于充电电流Icharge的大小相对低,振荡输出信号Fout的振荡频率fo将相对慢。在此,应当注意,电压控制信号CONT的建立需要时间(该时间取决于锁定环电路的带宽和电荷泵的电流)。振荡输出信号Fout到第二供电域的Vddb电平的电平移位对于确保正确获取频率锁定并进一步确保振荡器的源电压Vs处于足以为数字电路系统供电的幅度而言至关重要。因此,选择信号92SEL被设置为第一逻辑状态,使得数字多路复用器90为输出94选择电平移位的振荡输出信号13’作为选定的振荡输出信号Fouts。同时,在选择信号92SEL被设置为第一逻辑状态的情况下,由参考电压生成器电路82输出的参考电压Vref被模拟多路复用器100选择为选定的参考电压Vrefs。因此,由第二电压调节器86使用参考电压Vref作为误差放大器参考电压来生成第二供电域的Vddb电平(见图4)。
在源电压Vs电平增加并且振荡输出信号Fout的振荡频率fo增加所需的时间段期满之后,选择信号92SEL被切换到第二逻辑状态。现在,数字多路复用器90为输出94选择(非电平移位的)振荡输出信号13作为选定的振荡输出信号Fouts。现在,模拟多路复用器100改为选择源电压Vs作为选定的参考电压Vrefs。因此,由第二电压调节器86使用源电压Vs作为误差放大器参考电压来生成第二供电域的Vddb电平(见图4)。
重要的是,源电压Vs固有地具有关于环形振荡器12的振荡的过程、温度和频率的信息,当模拟多路复用器100选择源电压Vs作为用于第二电压调节器86的误差放大器的选定的参考电压Vrefs时,该信息被自动转移到第二供电域的Vddb电平。
选择信号92SEL可以由任何合适的控制电路来生成。在图5中所示的实现中,选择信号92SEL由锁定检测电路110来生成,该锁定检测电路110感测电平移位的振荡反馈信号15Ffb和电平移位的振荡参考信号17Fref。由锁定检测电路110将这些信号进行比较,以确定电平移位的振荡反馈信号15Ffb被锁定到电平移位的振荡参考信号17Fref的程度。当该程度超过阈值时,锁定检测电路110将选择信号92SEL从第一逻辑状态切换到第二逻辑状态。例如,在锁定环型电路中已知具有粗锁定检测器和/或细锁定检测器。这些锁定检测器之一可以进一步被用来生成选择信号92SEL。例如,当实现粗锁定时,可以发生从第一逻辑状态到第二逻辑状态的切换。
在另一种实现中,用于生成选择信号92SEL的控制电路可以是校准电路110a(参见图6)。在校准模式期间,校准电路110a将选择信号92SEL设置为第一逻辑状态。当校准完成时,校准电路110a将选择信号92SEL切换到第二逻辑状态。
在另一实现中,用于生成选择信号92SEL的控制电路可以是开环初始化电路110b(参见图7)。在频率合成器电路50’的初始化期间,电路110ba将选择信号92SEL设置为第一逻辑状态。当初始化完成时,电路110b将选择信号92SEL切换到第二逻辑状态。
图5至图7中所示的实现的优点是在不需要高速电平移位器54时将高速电平移位器54从反馈回路中移除。由于电平移位器54以最大速度操作并且还由于相位与环形振荡器是非差分的,因此电平移位器54消耗了大量电流。在一个实现中,当控制多路复用器90选择未电平移位的Fout信号时,电平移位器54被禁用。
图5至图7中所示的实现的主要好处在于,所公开的技术自动跟踪振荡的过程、温度和频率。例如,如果过程是自动快速的,电源将很低,从而节省了分压器、电平移位器等中的电流和功率消耗。类似地,取决于电压(无论是迁移率还是阈值效应占主导地位),在最低或最高温度处电压将更低。如果振荡器处于最小振荡频率,则电压将最小,并且如果振荡频率增加,电压将自动更高。这将大大减少功能故障的可能性。此外,应注意的是,由于分压器直接作用在振荡器输出信号Fout的频率上,因此它以很高的速度进行操作。在分压器中使用高速真单相时钟(TSPC)触发器来实现高频操作是一种标准做法。由于分压器的供电现在可以跟踪振荡的过程、温度和频率,因此分压器更易于设计。
尽管已经在附图和前面的描述中详细图示和描述了本实用新型,但是这样的图示和描述被认为是说明性或示例性的而非限制性的;本实用新型不限于所公开的实施例。通过研究附图、公开内容和所附权利要求,本领域技术人员在实践所要求保护的实用新型时可以理解和实现所公开的实施例的其他变型。
Claims (43)
1.一种电路,其特征在于,包括:
振荡器电路,所述振荡器电路以源电压进行供电并且被配置为生成幅度为所述源电压的电平的振荡输出信号;
第一电平移位器电路,所述第一电平移位器电路由第一供电电压供电并且被配置为对所述振荡输出信号进行电平移位以生成电平移位的振荡输出信号;
第一多路复用器电路,所述第一多路复用器电路具有被配置为接收所述振荡输出信号的第一输入和被配置为接收所述电平移位的振荡输出信号的第二输入,其中所述第一多路复用器电路选择所述振荡输出信号和所述电平移位的振荡输出信号之一以输出作为选定的振荡输出信号;
锁定环电路,所述锁定环电路被配置为根据所述选定的振荡输出信号和参考振荡信号来控制所述振荡输出信号的频率;和
第一电压调节器电路,所述第一电压调节器电路被配置为使用所述源电压作为误差放大器参考电压来生成所述第一供电电压。
2.根据权利要求1所述的电路,其特征在于,所述锁定环电路包括:
分频器电路,所述分频器电路被配置为对所述选定的振荡输出信号进行分频以生成反馈振荡信号;
相位频率比较器,所述相位频率比较器被配置为将所述反馈振荡信号与所述参考振荡信号进行比较并生成误差信号;
其中根据所述误差信号来设置所述振荡输出信号的频率。
3.根据权利要求2所述的电路,其特征在于,所述分频器电路由所述第一供电电压供电,并且其中所述相位频率比较器由第二供电电压供电,所述第一供电电压小于所述第二供电电压。
4.根据权利要求3所述的电路,其特征在于,还包括第二电压调节器电路,所述第二电压调节器电路被配置为使用参考电压作为误差放大器参考电压来生成所述第二供电电压。
5.根据权利要求4所述的电路,其特征在于,所述参考电压是带隙电压。
6.根据权利要求2所述的电路,其特征在于,还包括:第二多路复用器电路,所述第二多路复用器电路具有被配置为接收所述参考电压的第一输入和被配置为接收所述振荡器电路的所述源电压的第二输入,其中所述第二多路复用器电路选择所述参考电压和所述振荡器电路的所述源电压之一以输出作为所述第一电压调节器电路的所述误差放大器参考电压。
7.根据权利要求6所述的电路,其特征在于,还包括控制电路,所述控制电路被配置为生成选择信号,所述选择信号被施加到所述第一多路复用器电路和所述第二多路复用器电路的选择输入,所述选择信号具有:
第一逻辑状态,用于使所述第一多路复用器电路选择所述电平移位的振荡输出信号并且使所述第二多路复用器电路同时选择所述参考电压;和
第二逻辑状态,用于使所述第一多路复用器电路选择所述振荡输出信号并且使所述第二多路复用器电路同时选择所述源电压。
8.根据权利要求7所述的电路,其特征在于,所述控制电路包括锁定检测电路,所述锁定检测电路响应于检测到所述振荡输出信号的锁定条件而使所述选择信号从所述第一逻辑状态转变为所述第二逻辑状态。
9.根据权利要求8所述的电路,其特征在于,所述锁定条件是所述反馈振荡信号和所述参考振荡信号之间的相位频率的粗锁定。
10.根据权利要求7所述的电路,其特征在于,所述控制电路包括校准电路,所述校准电路响应于校准操作的完成而使所述选择信号从所述第一逻辑状态转变为所述第二逻辑状态。
11.根据权利要求7所述的电路,其特征在于,所述控制电路包括初始化电路,所述初始化电路响应于初始化操作的完成而使所述选择信号从所述第一逻辑状态转变为所述第二逻辑状态。
12.根据权利要求11所述的电路,其特征在于,所述初始化操作是启动操作。
13.根据权利要求3所述的电路,其特征在于,还包括第二电平移位器,所述第二电平移位器被配置为将所述反馈振荡信号从所述第一供电电压电平移位到所述第二供电电压。
14.根据权利要求3所述的电路,其特征在于,还包括电压到电流转换电路,所述电压到电流转换电路被配置为将从所述误差信号中导出的控制电压转换为电流,从所述电流中生成所述振荡器电路的所述源电压。
15.根据权利要求14所述的电路,其特征在于,所述电压到电流转换电路由所述第二供电电压供电。
16.根据权利要求1所述的电路,其特征在于,所述误差放大器参考电压是根据所述源电压缩放的。
17.一种电路,其特征在于,包括:
振荡器电路,所述振荡器电路以源电压进行供电并且被配置为生成幅度为所述源电压的电平的振荡输出信号;
分频器电路,所述分频器电路由第一供电电压供电并且被配置为对所述振荡输出信号进行分频以生成反馈振荡信号;
相位频率比较器,所述相位频率比较器由第二供电电压供电并被配置为将所述反馈振荡信号与参考振荡信号进行比较并生成误差信号;
电流源电路,所述电流源电路被配置为响应于所述误差信号而生成电流,其中所述振荡器电路的所述源电压是响应于所述电流而生成的,并且所述振荡输出信号的频率由所述电流控制;
第一电压调节器电路,所述第一电压调节器电路被配置为使用所述振荡器电路的所述源电压作为第一误差放大器参考电压来生成所述第一供电电压;和
第二电压调节器电路,所述第二电压调节器电路被配置为使用参考电压作为第二误差放大器参考电压来生成所述第二供电电压。
18.根据权利要求17所述的电路,其特征在于,所述电流源电路由所述第二供电电压供电。
19.根据权利要求17所述的电路,其特征在于,所述参考电压是带隙电压。
20.根据权利要求17所述的电路,其特征在于,还包括:
第一电平移位器电路,所述第一电平移位器电路由所述第一供电电压供电并被配置为对所述振荡输出信号进行电平移位以生成电平移位的振荡输出信号;和
第一多路复用器电路,所述第一多路复用器电路具有被配置为接收所述振荡输出信号的第一输入和被配置为接收所述电平移位的振荡输出信号的第二输入,其中所述第一多路复用器电路选择所述振荡输出信号和所述电平移位的振荡输出信号之一以输出作为选定的振荡输出信号,所述分频器电路从所述选定的振荡输出信号中生成所述反馈振荡信号。
21.根据权利要求20所述的电路,其特征在于,还包括控制电路,所述控制电路被配置为生成选择信号,所述选择信号被施加到所述第一多路复用器电路的选择输入,所述选择信号具有:
第一逻辑状态,用于使所述第一多路复用器电路选择所述电平移位的振荡输出信号;和
第二逻辑状态,用于使所述第一多路复用器电路选择所述振荡输出信号。
22.根据权利要求21所述的电路,其特征在于,所述控制电路包括锁定检测电路,所述锁定检测电路响应于检测到所述振荡输出信号的锁定条件而使所述选择信号从所述第一逻辑状态转变为所述第二逻辑状态。
23.根据权利要求22所述的电路,其特征在于,所述锁定条件是所述反馈振荡信号与所述参考振荡信号之间的相位频率的粗锁定。
24.根据权利要求21所述的电路,其特征在于,所述控制电路包括校准电路,所述校准电路响应于校准操作的完成而使所述选择信号从所述第一逻辑状态转变为所述第二逻辑状态。
25.根据权利要求21所述的电路,其特征在于,所述控制电路包括初始化电路,所述初始化电路响应于初始化操作的完成而使所述选择信号从所述第一逻辑状态转变为所述第二逻辑状态。
26.根据权利要求25所述的电路,其特征在于,所述初始化操作是启动操作。
27.根据权利要求17所述的电路,其特征在于,还包括第二多路复用器电路,所述第二多路复用器电路具有被配置为接收所述参考电压的第一输入和被配置为接收所述振荡器电路的所述源电压的第二输入,其中所述第二多路复用器电路选择所述参考电压和所述振荡器电路的所述源电压之一以输出作为所述第一电压调节器电路的所述第一误差放大器参考电压。
28.根据权利要求27所述的电路,其特征在于,还包括控制电路,所述控制电路被配置为生成选择信号,所述选择信号被施加到所述第二多路复用器电路的选择输入,所述选择信号具有:
第一逻辑状态,用于使所述第二多路复用器电路选择所述参考电压;和
第二逻辑状态,用于使所述第二多路复用器电路选择所述源电压。
29.根据权利要求28所述的电路,其特征在于,所述控制电路包括锁定检测电路,所述锁定检测电路响应于检测到锁定条件而使所述选择信号从所述第一逻辑状态转变为所述第二逻辑状态。
30.根据权利要求29所述的电路,其特征在于,所述锁定条件是所述反馈振荡信号和所述参考振荡信号之间的相位频率的粗锁定。
31.根据权利要求28所述的电路,其特征在于,所述控制电路包括校准电路,所述校准电路响应于校准操作的完成而使所述选择信号从所述第一逻辑状态转变为所述第二逻辑状态。
32.根据权利要求28所述的电路,其特征在于,所述控制电路包括初始化电路,所述初始化电路响应于初始化操作的完成而使所述选择信号从所述第一逻辑状态转变为所述第二逻辑状态。
33.根据权利要求32所述的电路,其特征在于,所述初始化操作是启动操作。
34.根据权利要求17所述的电路,其特征在于,所述第一误差放大器参考电压是根据所述源电压缩放的。
35.一种电路,其特征在于,包括:
振荡器电路,所述振荡器电路以源电压进行供电并且被配置为生成幅度为所述源电压的电平的振荡输出信号;
分频器电路,所述分频器电路由第一供电电压供电并且被配置为对所述振荡输出信号进行分频以生成反馈振荡信号;
相位频率比较器,所述相位频率比较器由第二供电电压供电并被配置为将所述反馈振荡信号与参考振荡信号进行比较并生成误差信号;
电流源电路,所述电流源电路被配置为响应于所述误差信号而生成电流,其中所述振荡器电路的所述源电压是响应于所述电流而生成的,并且其中所述振荡输出信号的频率由所述电流控制;
第一多路复用器电路,所述第一多路复用器电路具有被配置为接收参考电压的第一输入和被配置为接收所述振荡器电路的所述源电压的第二输入,其中所述第一多路复用器电路选择所述参考电压和所述振荡器电路的所述源电压之一以输出作为选定的参考电压;
第一电压调节器电路,所述第一电压调节器电路被配置为使用所述选定的参考电压作为第一误差放大器参考电压来生成所述第一供电电压;和
第二电压调节器电路,所述第二电压调节器电路被配置为使用所述参考电压作为第二误差放大器参考电压来生成所述第二供电电压。
36.根据权利要求35所述的电路,其特征在于,所述电流源电路由所述第二供电电压供电。
37.根据权利要求35所述的电路,其特征在于,所述参考电压是带隙电压。
38.根据权利要求35所述的电路,其特征在于,还包括控制电路,所述控制电路被配置为生成选择信号,所述选择信号被施加到所述第一多路复用器电路的选择输入,所述选择信号具有:
第一逻辑状态,用于使所述第一多路复用器电路选择所述参考电压;和
第二逻辑状态,用于使所述第一多路复用器电路选择所述源电压。
39.根据权利要求35所述的电路,其特征在于,还包括:
电平移位器电路,所述电平移位器电路由所述第一供电电压供电并被配置为对所述振荡输出信号进行电平移位以生成电平移位的振荡输出信号;和
第二多路复用器电路,所述第二多路复用器电路具有被配置为接收所述振荡输出信号的第一输入和被配置为接收所述电平移位的振荡输出信号的第二输入,其中所述第二多路复用器电路选择所述振荡输出信号和所述电平移位的振荡输出信号之一以输出作为选定的振荡输出信号,所述分频器电路从所述选定的振荡输出信号中生成所述反馈振荡信号。
40.根据权利要求39所述的电路,其特征在于,还包括控制电路,所述控制电路被配置为生成选择信号,所述选择信号被施加到所述第一多路复用器电路和所述第二多路复用器电路的选择输入,所述选择信号具有:
第一逻辑状态,用于使所述第一多路复用器电路选择所述参考电压并且使所述第二多路复用器电路同时选择所述电平移位的振荡输出信号;和
第二逻辑状态,用于使所述第一多路复用器电路选择所述源电压并且使所述第二多路复用器电路同时选择所述振荡输出信号。
41.根据权利要求40所述的电路,其特征在于,所述控制电路包括锁定检测电路,所述锁定检测电路响应于检测到锁定条件而使所述选择信号从所述第一逻辑状态转变为所述第二逻辑状态。
42.根据权利要求40所述的电路,其特征在于,所述控制电路包括校准电路,所述校准电路使所述选择信号响应于校准操作的完成而从所述第一逻辑状态转变为所述第二逻辑状态。
43.根据权利要求40所述的电路,其特征在于,所述控制电路包括初始化电路,所述初始化电路响应于初始化操作的完成而使所述选择信号从所述第一逻辑状态转变为所述第二逻辑状态。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862777446P | 2018-12-10 | 2018-12-10 | |
US62/777,446 | 2018-12-10 | ||
US16/696,247 | 2019-11-26 | ||
US16/696,247 US10771073B2 (en) | 2018-12-10 | 2019-11-26 | Frequency synthesizer with dynamically selected level shifting of the oscillating output signal |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211701974U true CN211701974U (zh) | 2020-10-16 |
Family
ID=70972047
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201922186143.7U Active CN211701974U (zh) | 2018-12-10 | 2019-12-09 | 电路 |
CN201911253299.0A Pending CN111293980A (zh) | 2018-12-10 | 2019-12-09 | 具有动态选择的振荡输出信号电平移位的频率合成器 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911253299.0A Pending CN111293980A (zh) | 2018-12-10 | 2019-12-09 | 具有动态选择的振荡输出信号电平移位的频率合成器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10771073B2 (zh) |
CN (2) | CN211701974U (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11445137B2 (en) * | 2019-07-17 | 2022-09-13 | Semiconductor Components Industries, Llc | Systems and methods for reference settling |
US11309875B2 (en) * | 2020-08-13 | 2022-04-19 | Realtek Semiconductor Corp. | Frequency doubler using recirculating delay circuit and method thereof |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5382921A (en) | 1992-11-23 | 1995-01-17 | National Semiconductor Corporation | Automatic selection of an operating frequency in a low-gain broadband phase lock loop system |
US6531974B1 (en) | 2000-04-07 | 2003-03-11 | Intel Corporation | Controlling time delay |
US7061334B1 (en) | 2004-06-03 | 2006-06-13 | Altera Corporation | Apparatus and methods for wide tuning-range ring oscillators |
US7348860B2 (en) | 2006-01-13 | 2008-03-25 | International Business Machines Corporation | Triple-input relaxation oscillator with differential controllability |
US7429895B2 (en) | 2006-02-28 | 2008-09-30 | Texas Instruments Incorporated | Systems and methods for drift compensation in a control circuit |
US7728688B2 (en) * | 2006-12-07 | 2010-06-01 | Intel Corporation | Power supply circuit for a phase-locked loop |
US8255733B1 (en) | 2009-07-30 | 2012-08-28 | Lattice Semiconductor Corporation | Clock delay and skew control systems and methods |
US8604884B2 (en) * | 2011-06-30 | 2013-12-10 | Silicon Laboratories Inc. | VCO insensitive to power supply ripple |
US8742815B2 (en) | 2012-06-20 | 2014-06-03 | Qualcomm Incorporated | Temperature-independent oscillators and delay elements |
US8860482B1 (en) * | 2013-06-14 | 2014-10-14 | Altera Corporation | Techniques for adjusting gears of an oscillator |
US9973176B2 (en) * | 2014-12-27 | 2018-05-15 | Intel Corporation | Circuits for digital and analog controlled oscillators |
US10044356B2 (en) * | 2017-01-04 | 2018-08-07 | Himax Technologies Limited | Band selected clock data recovery circuit and associated method |
US10483985B2 (en) * | 2017-01-23 | 2019-11-19 | Samsung Electronics Co., Ltd. | Oscillator using supply regulation loop and operating method thereof |
-
2019
- 2019-11-26 US US16/696,247 patent/US10771073B2/en active Active
- 2019-12-09 CN CN201922186143.7U patent/CN211701974U/zh active Active
- 2019-12-09 CN CN201911253299.0A patent/CN111293980A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US10771073B2 (en) | 2020-09-08 |
US20200186155A1 (en) | 2020-06-11 |
CN111293980A (zh) | 2020-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2399339B1 (en) | Symmetric load delay cell oscillator | |
US8350608B2 (en) | Phase locked loop circuit including automatic frequency control circuit and operating method thereof | |
US7443249B2 (en) | Phase locked loop for stably operating in a matter that is insensitive to variation in process, voltage and temperature and method of operating the same | |
US9455721B2 (en) | FLL oscillator/clock with an FLL control loop including a switched capacitor resistive divider | |
CN104113329A (zh) | 锁频环电路和半导体集成电路 | |
US8487677B1 (en) | Phase locked loop with adaptive biasing | |
US6624706B2 (en) | Automatic bias adjustment circuit for use in PLL circuit | |
CN211701974U (zh) | 电路 | |
US9548656B1 (en) | Low voltage ripple charge pump with shared capacitor oscillator | |
CN110808734A (zh) | 多个不同相位的振荡信号的产生方法及电路、本地振荡器 | |
US7920000B2 (en) | PLL circuit and method of controlling the same | |
US7199653B2 (en) | Semiconductor device with operation mode set by external resistor | |
EP2713518B1 (en) | Voltage translation circuit and a voltage-controlled oscillator including the latter | |
US9490824B1 (en) | Phase-locked loop with frequency bounding circuit | |
JP2001326560A (ja) | 半導体集積回路およびフェーズ・ロックド・ループ回路 | |
JP3561035B2 (ja) | 同期クロック生成回路 | |
US10447253B2 (en) | High performance PLL based on PVT independent stable oscillator | |
US7649408B2 (en) | Loop filters | |
CN107317580B (zh) | 一种高稳定性振荡器电路及其实现方法 | |
US8598955B2 (en) | Phase locked loop with adaptive loop filter | |
US7639087B2 (en) | Phase-locked loop | |
JP4219669B2 (ja) | 定電圧発生回路及びpll回路 | |
JP2009302224A (ja) | 半導体集積回路、温度変化検出方法 | |
CN111628767B (zh) | 初始控制电压产生电路 | |
US20240113660A1 (en) | Self-biased, closed loop, low current free running oscillator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |