KR100598011B1 - 클럭 사용 회로 및 클럭 신호 발생 방법 - Google Patents

클럭 사용 회로 및 클럭 신호 발생 방법 Download PDF

Info

Publication number
KR100598011B1
KR100598011B1 KR1020040049510A KR20040049510A KR100598011B1 KR 100598011 B1 KR100598011 B1 KR 100598011B1 KR 1020040049510 A KR1020040049510 A KR 1020040049510A KR 20040049510 A KR20040049510 A KR 20040049510A KR 100598011 B1 KR100598011 B1 KR 100598011B1
Authority
KR
South Korea
Prior art keywords
voltage
current
maximum
clock
maximum allowable
Prior art date
Application number
KR1020040049510A
Other languages
English (en)
Other versions
KR20060000598A (ko
Inventor
김선권
이병훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040049510A priority Critical patent/KR100598011B1/ko
Priority to DE102005031075A priority patent/DE102005031075B4/de
Priority to JP2005188776A priority patent/JP4373370B2/ja
Priority to US11/168,659 priority patent/US7183830B2/en
Priority to CNB2005100913881A priority patent/CN100386712C/zh
Publication of KR20060000598A publication Critical patent/KR20060000598A/ko
Application granted granted Critical
Publication of KR100598011B1 publication Critical patent/KR100598011B1/ko
Priority to US11/615,104 priority patent/US7453304B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

기준 입력 전압 및 기능부가 소모하는 전류를 감지하여 내부 전원 전압을 일정하게 유지하고, 외부에서 회로의 소모 전력의 최대치를 결정할 수 있는 클럭 사용 회로 및 클럭 발생 방법이 개시된다. 클럭을 사용하여 동작하는 소정의 기능부에서 소모되는 전류는 감지된다. 감지된 전류량이 외부에서 입력된 최대 소모 전류를 상회하는 경우, 출력되는 클럭 신호의 주파수는 감소된다. 주파수의 감소는 상기 클럭 신호를 사용하는 회로의 기능부의 소모 전력을 감소시킨다.

Description

클럭 사용 회로 및 클럭 신호 발생 방법{Circuit of using Clock Signal and Method of generating the Clock Signal}
도 1은 본 발명의 바람직한 실시예에 따른 클럭 사용 회로를 도시한 블록도이다.
도 2는 본 발명의 바람직한 실시예에 따른 클럭 사용 회로를 도시한 회로도이다.
도 3a 및 도 3b는 본 발명의 바람직한 실시예에 따른 최대 전력 결정부의 구성예를 도시한 회로도들이다.
도 4a 및 도 4b는 본 발명의 바람직한 실시예에 따른 클럭 제어부의 구성예를 도시한 회로도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 전압 변환부 200 : 최대 전력 결정부
300 : 클럭 제어부 400 : 클럭 발생기
500 : 기능부
본 발명은 소모 전력에 따라 동작 성능을 최적화할 수 있는 회로 및 그 방법에 관한 것으로 더욱 상세하게는 내부 전원 전압을 안정적으로 유지하면서, 소모 전력에 따라 클럭의 주파수를 조절할 수 있는 회로 및 그 방법에 관한 것이다.
최근 용량이 한정된 배터리를 사용하여 오랜 시간 동작할 수 있는 휴대용 디지털 제품의 수요가 급격하게 증가하고 있다. 휴대용 디지털 제품이 오랜 동작 시간을 가지기 위해서는, 소모 전류가 감소되어야 하는데, 이러한 소모 전류의 감소를 위해 여러 방법들이 개발되고 있다.
먼저 기존의 대표적인 방법이 휴지 모드(sleep mode)로 전환하여, 소모 전류를 줄이는 것이다. 또한, 시스템이 연속적인 동작을 수행하는 경우에는 스위칭 확률, 클럭 주파수 또는 전압 레벨을 조절하여 소모 전류를 줄이는 방법이 있다.
특히 클럭 주파수를 조절하는 회로는 대한 민국 특허 출원 제2002-49132호에 개시되어 있다. 상기 회로는 소모 전력을 감지하고 소모 전력이 소정의 기준값을 상회하는 경우, 동작 주파수를 감소시키는 것을 특징으로 하고 있다. 또한, 상기 회로는 기준 전압과 내부 전원 전압을 직접 비교하며, 내부 전원 전압을 클럭 발생 회로의 전원 전압으로 사용한다. 기준 전압과 내부 전원 전압을 직접 비교하여 비교 결과를 클럭 발생회로의 제어 신호로 사용하는 구성은 시스템 동작에 따라 최대 허용 전류의 가변적인 결정을 불가능하게 하는 단점을 가진다. 즉, 소모 전력의 일 방적인 고려 뿐 아니라 시스템의 특성에 따라 동작 속도를 향상시켜야 하는 경우, 상기 회로는 최대 허용 전류 하의 동작 속도의 가변적인 지원을 할 수 없는 문제를 가지는 것이다.
상기와 같은 문제점을 해결하기 위한 본 발명의 제1 목적은, 최대 소모 전류를 가변적으로 결정하고, 상기 최대 소모 전류를 만족하면서 클럭의 주파수를 조절할 수 있는 클럭 사용 회로를 제공한다.
본 발명의 제2 목적은, 최대 소모 전류를 가변적으로 결정하고, 상기 최대 소모 전류를 만족하면서 클럭의 주파수를 조절할 수 있는 클럭 신호 발생 방법을 제공한다.
상기 제1 목적을 달성하기 위한 본 발명은, 외부 전원 전압을 내부 전원 전압으로 변경하고, 소모 전류의 변동을 감지하여 감지 전압으로 환산하기 위한 전압 변환부; 상기 내부 전원 전압을 사용하여 소정의 전류를 소모하는 기능부; 상기 기능부의 최대 소모 전류를 결정하고, 상기 최대 소모 전류에 상응하는 최대 허용 전압으로 전환하기 위한 최대 전력 결정부; 상기 감지 전압과 상기 최대 허용 전압을 비교하여 적어도 하나의 주파수 제어 신호를 출력하기 위한 클럭 제어부; 및 상기 주파수 제어 신호에 따라 주파수가 변경되는 클럭 발생기를 포함하는 클럭 사용 회 로를 제공한다.
상기 제2 목적을 달성하기 위한 본 발명은, 외부 전원 전압을 내부 전원 전압으로 변경하고, 소모 전류의 변동을 감지하여 감지 전압으로 변환하는 단계; 최대 소모 전류를 결정하고, 상기 최대 소모 전류에 상응하는 최대 허용 전압으로 전환하는 단계; 상기 감지 전압과 상기 최대 허용 전압을 비교하여 적어도 하나의 주파수 제어 신호를 출력하는 단계; 및 상기 주파수 제어 신호에 따라 소정의 주파수를 가지는 클럭 신호를 출력하는 단계를 포함하는 클럭 신호 발생 방법을 제공한다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
실시예
도 1은 본 발명의 바람직한 실시예에 따른 클럭 사용 회로를 도시한 블록도이다.
상기 도 1을 참조하면, 본 발명에 따른 클럭 사용 회로는 전압 변환부(100), 최대 전력 결정부(200), 클럭 제어부(300), 클럭 발생기(400) 및 기능부(500)를 구비한다.
상기 전압 변환부(100)는 외부 전원 전압 Ext VDD를 공급받고, 이를 내부 전원 전압 Int VDD로 변환한다. 또한 전압 변환부(100)는 기준 전압 Vref를 입력받아, 기준 전압 Vref와 비교 전압을 비교하여 감지전압 Vmon을 발생한다. 상기 비교 전압은 내부 전원 전압 Int VDD를 사용하는 소정의 기능부에서 소모되는 전류의 변동량이 반영된 것이다. 기능부(500)에서의 전력 소모가 증가하면, 내부 전원 전압 Int VDD는 감소하게 되고, 비교 전압 또한, 감소하게 된다. 따라서, 기준 전압 Vref와 비교 전압의 비교값은 음의 방향으로 증가된 감지 전압 Vmon이 된다. 음의 방향으로 증가된 감지 전압 Vmon은 외부 전원 전압으로부터의 공급 전류를 증가 시키고 내부 전원 전압 Int VDD가 일정한 레벨을 유지할 수 있도록 한다.
상기 최대 전력 결정부(200)는 외부에서 입력되는 전력 결정 신호 Vctl에 따라 최대 소모 전류를 결정한다. 상기 최대 소모 전류는 전압의 형태로 변환되며, 변환된 전압은 최대 허용 전압 Vmax으로 정의된다.
상기 클럭 제어부(300)는 감지 전압 Vmon과 최대 허용 전압 Vmax를 비교하여 적어도 하나의 주파수 제어 신호 Fctl을 발생한다. 바람직하게는, 상기 클럭 제어부(300)는 감지 전압 Vmon을 입력받고 이를 감지 비교 전압 Vcomp로 변환한다.
내부 전원 전압 Int VDD가 감소된 경우, 감지 전압 Vmon은 감소하게 되며, 감소된 감지 전압 Vmon에 의해 감지 비교 전압 Vcomp는 증가하게 된다. 증가된 감지 비교 전압 Vcomp와 상기 최대 허용 전압 Vmax는 비교되고, 비교결과인 주파수 제어 신호 Fctl은 감소하게 된다. 감소된 주파수 제어 신호 Fctl에 의해 상기 클럭 발생기(400)는 주파수가 감소된 클럭 신호 PACLK를 출력한다.
상기 기능부(500)에 입력되는 클럭의 주파수가 감소되는 경우, 기능부(500)에서 소모되는 전류량이 감소된다. 따라서, 소모 전력의 감소가 발생하게 되므로, 상술한 클럭 사용 회로는 전체적으로 부궤환의 동작을 가지게 된다.
도 2는 본 발명의 바람직한 실시예에 따른 클럭 사용 회로를 도시한 회로도이다.
도 2를 참조하면, 상기 클럭 사용 회로의 전압 변환부(100)는 전류 감지부(140) 및 제1 전압 비교부(120)를 가진다.
상기 전류 감지부(140)는 제1 비교 전압 및 내부 전원 전압 Int VDD를 생성한다. 이를 위해 상기 전류 감지부(140)는 전류 공급부와 상기 전류 공급부에 연결된 전류 감지 경로를 가진다. 상기 도 2에서 상기 전류 공급부는 다수의 저항 R10, R11로 구성되며, 상기 전류 공급부는 PMOS 트랜지스터 P10으로 구성된 것으로 도시하였다.
제1 전압 비교부(120)는 비교기 CMP1로 이루어진다. 상기 비교기 CMP1의 음의 입력 단자에는 기준 전압 Vref가 입력되며, 양의 입력 단자에는 제1 비교 전압이 입력된다.
기능부(500)에서 소모 전류가 증가하면 내부 전원 전압 Int VDD는 감소하게 된다. 감소된 내부 전원 전압 Int VDD에 의해 전류 감지 경로를 이루는 저항들 R10, R11을 흐르는 전류량은 감소한다. 따라서, 제1 비교 전압 또한 감소한다. 바람직하게는 비교기 CMP1은 선형 비교기이다. 따라서 제1 비교 전압의 감소에 의해 감지 전압 Vmon이 감소하게 된다. 감지 전압 Vmon은 전류 공급부를 이루는 트랜지스터 P10의 게이트 전압이므로, 감지 전압 Vmon의 감소는 상기 트랜지스터 P10의 게이트-소스간의 전압차를 증가시킨다. 게이트-소스간의 전압차의 증가에 의해 전류 감지 경로를 흐르는 전류는 증가하게 되고, 감소된 내부 전원 전압 Int VDD는 다시 상승하여 일정한 레벨을 가지게 된다.
최대 전력 결정부(200)는 외부에서 인가되는 전력 결정 신호 Vctl에 따라 최대 소모 전류를 결정하고, 상기 최대 소모 전류에 상응하는 최대 허용 전압 Vmax로 변환한다.
이를 위해 상기 최대 전력 결정부(200)는 기능부(500)의 최대 소모 전력을 결정하기 위한 소모 전류 결정부(220)와 최대 허용 전압 Vmax를 발생하기 위한 최대 허용 전압 발생부(240)를 가진다.
상기 도 2에서 최대 전력 결정부(200)는 다수의 트랜지스터들 P20,P21,P22가 병렬로 배치된 소모 전류 결정부(220)를 가지며, 상기 트랜지스터들의 선택적 턴-온에 의한 전류를 전압으로 변환하기 위해 저항 R21로 구성된 최대 허용 전압 발생부(240)를 가진다.
바람직하게 상기 전력 결정 신호 Vctl는 상기 트랜지스터들 P20, P21 및 P22를 독립적으로 동작시킬 수 있다. 또한, 각각의 트랜지스트들은 채널 폭과 채널 길이의 비인 W/L을 각각 다르게 가질 수 있다. 바람직하게는 트랜지스터 P21의 W/L은 트랜지스터 P20의 W/L의 2배이며, 트랜지스터 P22의 W/L은 트랜지스터 P20의 W/L의 4배이다. 최대 소모 전력의 선택 범위를 더욱 넓히고자 한다면, 본 발명이 속한 기술 분야의 당업자는 W/L비를 달리하는 다수의 트랜지스터들을 추가적으로 병렬로 배치하여 소기의 목적을 달성할 수 있음을 용이하게 알 수 있다.
전력 결정 신호 Vctl에 의해 상기 트랜지스터들 P20, P21, P22는 선택적으로 턴-온 된다. 턴-온된 트랜지스터의 소스-게이트 사이의 전압차, 턴-온되는 트랜지 스터의 W/L 및 턴-온된 트랜지스터의 수에 의해 저항 R21을 흐르는 전류는 결정된다. 따라서 턴-온된 트랜지스터는 전류원의 역할을 가지며, 전류원으로부터 공급되는 전류는 최대 허용 전압 발생부(240)로 흐르게 되어 소정의 전압을 발생하게 된다.
상기 최대 허용 전압 발생부(240)는 적어도 하나의 부하를 가진다. 상기 도 2에서는 최대 허용 전압 발생부(240)는 저항 R21로 이루어진 것으로 도시된다. 따라서, 상기 저항 R21을 흐르는 전류에 의해 최대 허용 전압 Vmax는 결정된다.
또한, 상기 최대 전력 결정부(200)는 최대 허용 전압의 초기치를 결정하기 위한 초기 허용 전압 결정부(260)를 더 구비할 수 있다. 상기 초기 허용 전압 결정부(260)는 상기 도 2에서 저항 R20으로 구성된다. 상기 저항 R20은 내부 전원 전압 Int VDD와 저항 R21 사이에 연결된다. 전력 결정 신호 Vctl이 소모 전류 결정부(220)를 구성하는 다수의 전류원인 트랜지스터들을 모두 오프시키는 경우, 최대 허용 전압 Vmax는 저항들 R20 및 R21의 비로서 결정된다. 이때의 최대 허용 전압 Vmax를 최대 허용 전압의 초기치라 정의한다.
상기 클럭 제어부(300)는 감지 비교 전압 발생기(320) 및 제2 전압 비교부(340)를 구비한다. 상기 감지 비교 전압 발생기(320)는 전압 감지부(140)의 트랜지스터 P10과 함께 전류 미러의 구조를 가진다. 즉, 트랜지스터 P10의 게이트와 트랜지스터 P30의 게이트는 공통으로 연결되며, 상기 2개의 트랜지스터의 게이트-소스간 전압차는 동일하다. 따라서, 두 트랜지스터의 W/L의 비율에 따라 트랜지스터 P30의 소스-드레인의 전류는 결정된다. 트랜지스터 P30의 소스-드레인 전류는 상기 전압 감지부(140)의 전류를 소정의 비율로 미러링한 값이 된다.
따라서, 상술한 상기 감지 비교 전압 발생기(320)의 트랜지스터 P30은 전압 제어 전류원으로서의 역할을 수행한다. 또한, 부하 저항 R30은 전압 제어 전류원으로부터 공급된 전류를 전압으로 변환하는 부하로서의 역할을 수행한다. 또한, 상기 전압 제어 전류원으로부터 공급된 전류를 전압으로 변환하는 부하는 하나의 저항 또는 다수의 저항으로 이루어질 수 있다.
이와 같이 대신호 해석에서 감지 비교 전압 발생기(320)는 트랜지스터 P10의 소스-드레인 사이의 바이어스 전류의 변화에 비례하는 바이어스 전류를 가진다. 즉, 트랜지스터 P10의 바이어스 전류가 증가하면, 트랜지스터 P30의 바이어스 전류도 소정의 비율로 증가한다. 상기 2개의 트랜지스터의 전류의 비는 각 트랜지스터들이 가지는 W/L에 의해 결정된다.
감지 전압 Vmon이 감소하는 경우, 트랜지스터 P30의 소스-게이트 간의 전압차는 증가하게 되고, 트랜지스터 P30의 소스-드레인 사이의 바이어스 전류는 증가하게 된다. 증가된 바이어스 전류에 의해 제2 전압 비교부(340)를 구성하는 비교기 CMP2의 음의 입력단에 입력되는 전압은 증가한다. 또한, 비교기 CMP2는 양의 입력단에 입력되는 최대 허용 전압 Vmax와 음의 입력단에 입력되는 전압을 비교하여 주파수 제어 신호 Fctl로 출력한다. 상기 주파수 제어 신호 Fctl의 제어에 의해 클럭 신호 PACLK은 소정의 주파수를 가지게 된다.
상기 도 2에서, 클럭 발생기(400)는 홀수개의 반전기가 직렬로 연결된 링 발진기로 도시하였다. 그러나 클럭 발생기(400)는 링 발진기에 한정되지 않고 전압의 제어에 따라 주파수가 변경되는 경우에 사용되는 전압 제어 발진기(Voltage Controlled Oscillator, VCO)이다.
클럭 발생기(400)는 주파수 제어 신호 Fctl의 제어에 따라 주파수를 변경하여, 클럭 신호 PACLK를 기능부(500)에 공급한다.
상기 기능부(500)는 고유의 동작 특성을 가지는 부분이며, 내부 전원 전압 Int VDD로부터 전력을 공급받는다. 공급된 전력의 소비에 의해 기능부(500)는 소정의 기능을 수행한다.
도 3a 및 도 3b는 본 발명의 바람직한 실시예에 따른 최대 전력 결정부의 구성예를 도시한 회로도들이다.
도 3a는 본 발명의 바람직한 실시예에 따른 최대 전력 결정부(200)의 다른 구성을 도시한 회로도이다.
도 3a를 참조하면, 소모 전류 결정부(220a)는 적어도 하나의 전류원으로 이루어진다. 상기 도 3a에서는 전류원으로 PMOS 트랜지스터 P23을 도시하지만, 실시의 형태에 따라 다수의 트랜지스터들을 병렬로 배치할 수도 있다.
또한, 최대 허용 전압 발생부(240a)는 직렬로 배치된 다수의 부하 저항들 R22, R23, R24 및 트랜지스터들 N22, N23, N24로 이루어진다. 전류원 역할을 수행하는 트랜지스터 P23의 부하 임피던스는 전력 결정 신호 Vctl에 따라 가변된다. 즉 트랜지스터 N22, N23, N24의 선택적 턴-온 동작에 의해 부하 저항값은 가변된다.
상기 도 3a에서 도시된 최대 전력 결정부는 최대 허용 전압의 초기치를 결정하기 위한 초기 허용 전압 결정부(260a)를 더 구비할 수 있다. 상기 초기 허용 전 압 결정부(260a)는 상기 도 3a에서 저항 R20a 및 저항 R21a로 구성된다. 상기 저항 R20a은 내부 전원 전압 Int VDD와 최대 허용 전압 발생부(240a) 사이에 연결되고 저항 R21a는 최대 허용 전압 발생부(240a)와 접지 사이에 연결된다. 상기 초기 허용 전압 결정부(260a)는 전력 결정 신호 Vctl에 따라 소모 전류 결정부(220a)의 트랜지스터 P23 및 최대 허용 전압 발생부(240a)의 트랜지스터들 N22,N23,N24의 선택적 턴-온 또는 턴-오프 동작에 의해 최대 허용 전압 Vmax가 내부 전원 전압 Int VDD가 되거나 접지 레벨이 되는 것을 방지한다. 또한, Vctl이 플로팅 상태에 있다하더라도, 최대 허용 전압 Vmax는 소정의 레벨을 가지게 된다. 따라서, 전력 결정 신호 Vctl에 의한 트랜지스터들의 제어 동작이 발생하기 이전에 Vmax는 소정의 전압 레벨을 가질 수 있다. 이때의 최대 허용 전압 Vmax를 최대 허용 전압의 초기치라 정의한다.
도 3b는 본 발명의 바람직한 실시예에 따른 최대 전력 결정부(200)의 또 다른 구성을 도시한 회로도이다.
도 3b를 참조하면, 소모 전류 결정부(220b)는 적어도 하나의 전류원으로 이루어진다. 상기 도 3b에서는 전류원으로 NMOS 트랜지스터 N25를 도시하지만, 실시의 형태에 따라 다수의 트랜지스터들을 병렬로 배치할 수도 있다.
또한, 최대 허용 전압 발생부(240b)는 직렬로 배치된 다수의 부하 저항들 R25, R26, R27 및 트랜지스터들 P25, P26, P27로 이루어진다. 전류원 역할을 수행하는 트랜지스터 N25의 부하 임피던스는 전력 결정 신호 Vctl에 따라 가변된다. 즉 트랜지스터 P25, P26, P27의 선택적 턴-온 동작에 의해 부하 저항값은 가변된다.
상기 도 3b에서 도시된 최대 전력 결정부는 최대 허용 전압의 초기치를 결정하기 위한 초기 허용 전압 결정부(260b)를 더 구비할 수 있다. 상기 초기 허용 전압 결정부(260b)는 상기 도 3b에서 저항 R20b 및 R21b로 구성된다. 상기 저항 R20b은 최대 허용 전압 발생부(240a)와 접지 사이에 연결되고 저항 R21b는 소모 전류 결정부(220b)된다. 상기 초기 허용 전압 결정부(260a)는 전력 결정 신호 Vctl에 따라 소모 전류 결정부(220a)의 트랜지스터 P23 및 최대 허용 전압 발생부(240a)의 트랜지스터들 N22,N23,N24의 선택적 턴-온 또는 턴-오프 동작에 의해 최대 허용 전압 Vmax가 내부 전원 전압 Int VDD가 되거나 접지 레벨이 되는 것을 방지한다. 또한, Vctl이 플로팅 상태에 있다하더라도, 최대 허용 전압 Vmax는 소정의 레벨을 가지게 된다. 따라서, 전력 결정 신호 Vctl에 의한 트랜지스터들의 제어 동작이 발생하기 이전에 Vmax는 소정의 전압 레벨을 가질 수 있다. 이때의 최대 허용 전압 Vmax를 최대 허용 전압의 초기치라 정의한다.
도 4a 및 도 4b는 본 발명의 바람직한 실시예에 따른 클럭 제어부의 구성예를 도시한 회로도들이다.
도 4a는 본 발명의 바람직한 실시예에 따른 클럭 제어부(300)의 다른 구성을 도시한 회로도이다.
도 4a를 참조하면, 감지 비교 전압 발생기(320a)는 트랜지스터들 P30, N31, N32, N33 및 저항들 R31, R32, R33으로 구성된다. 바람직하게는 상기 트랜지스터 P30은 포화 영역에서 동작하며, 상기 트랜지스터들 N31, N32, N33은 부하 저항의 조절을 위해 사용된다.
즉, 외부에서 입력되는 부하 제어 신호 Vload에 의해 트랜지스터들 N31, N32, N33은 선택적으로 턴-온된다. 트랜지스터들 N31, N32, N33의 선택적 동작에 의해 트랜지스터 P30의 부하 저항은 조절된다. 따라서, 부하 저항의 조절에 의해 트랜지스터 P30의 드레인단 전압인 Vcomp는 제어된다.
도 4b는 본 발명의 바람직한 실시예에 따른 클럭 제어부(300)의 또 다른 구성을 도시한 회로도이다.
도 4b를 참조하면, 상기 클럭 제어부(300)는 감지 비교 전압 발생기(320b), 제2 전압 비교부(340b) 및 전류원 선택부(350)를 구비한다. 전류원 선택부(350)는 트랜지스터들 P34, P35, P36으로 이루어진다. 즉, 증폭기 선택 신호 Vsel에 의해, 상기 트랜지스터들 P34, P35, P36은 선택적으로 턴-온된다. 선택적으로 턴-온된 트랜지스터를 통해 감지 전압 증폭기의 트랜지스터 P31, P32 또는 P33은 외부 전원 전압 Ext VDD에 연결된다. 외부 전원 전압 Ext VDD에 전기적으로 연결된 트랜지스터만이 상기 도 2의 트래지스터 P20을 흐르는 전류를 미러링할 수 있다.
실시예에 따라서는 상기 도 4a에서 도시된 부하 저항을 선택하기 위한 트랜지스터들을 상기 도4b에서 사용할 수 있다. 즉, 부하 저항 R34 대신에 부하 제어 신호 Vload의 제어를 받는 트랜지스터들 N31, N32, N33 및 부하 저항들 R31, R32, R33을 구비할 수 있다.
상기 도 2, 도 4a 및 도 4b의 다양한 실시의 형태에 따라 감지 전압의 감도는 조절되어 비교기 CMP2에 입력된다. 비교기 CMP2는 최대 허용 전압 Vmax를 상회하는 전압이 음의 입력 단자에 입력될 경우, 주파수 제어 신호 Fctl의 크기를 감소 시킨다. 주파수 제어 신호 Fctl의 크기의 감소에 의해 클럭 PACLK의 주파수는 감소되고, 최대 소모 전력을 상회하는 기능부(500)의 소모 전력은 감소하게 된다.
따라서, 본 발명에 의할 경우, 외부 입력에 의해 결정된 소모 전류를 상회하지 않으면서 클럭 신호의 주파수 제어가 가능하며, 기능부의 성능 및 전력 소모를 고려하여 효율적으로 기능부의 소모 전류를 관리할 수 있다.
상기와 같은 본 발명에 따르면, 내부 전압을 일정하게 유지하면서, 최대 소모 전력을 외부에서 설정하고, 설정된 소모 전력을 고려하여 기능부에 클럭 신호를 인가할 수 있다. 따라서, 클럭 신호의 보다 정밀한 주파수 제어가 가능하며, 기능부의 소모 전력을 보다 효율적으로 관리할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (17)

  1. 외부 전원 전압을 내부 전원 전압으로 변경하고, 소모 전류의 변동을 감지하여 감지 전압으로 환산하기 위한 전압 변환부;
    상기 내부 전원 전압을 사용하여 소정의 전류를 소모하는 기능부;
    상기 기능부의 최대 소모 전류를 결정하고, 상기 최대 소모 전류에 상응하는 최대 허용 전압으로 전환하기 위한 최대 전력 결정부;
    상기 감지 전압과 상기 최대 허용 전압을 비교하여 적어도 하나의 주파수 제어 신호를 출력하기 위한 클럭 제어부; 및
    상기 주파수 제어 신호에 따라 주파수가 변경되는 클럭 발생기를 포함하고,
    상기 최대 전력 결정부는,
    외부에서 인가되는 전력 결정 신호에 따라 상기 기능부의 최대 소모 전류를 결정하기 위한 소모 전류 결정부; 및
    상기 최대 소모 전류 결정부의 출력 전류에 상응하는 최대 허용 전압을 출력하기 위한 최대 허용 전압 발생부를 포함하는 것을 특징으로 하는 클럭 사용 회로.
  2. 제1항에 있어서, 상기 전압 변환부는,
    제1 비교 전압 및 상기 내부 전원 전압을 생성하기 위한 전류 감지부; 및
    입력되는 기준 전압과 상기 제1 비교 전압을 비교하여 감지 전압을 출력하기 위한 제1 전압 비교부를 가지는 것을 특징으로 하는 클럭 사용 회로.
  3. 제2항에 있어서, 상기 전류 감지부는,
    상기 기능부의 소모 전력이 증가하는 경우, 상기 제1 비교 전압이 하강하도록 하기 위한 전류 감지 경로; 및
    상기 전류 감지 경로 및 상기 기능부에 소정의 전력을 공급하기 위한 전류 공급부를 가지는 것을 특징으로 하는 클럭 사용 회로.
  4. 제3항에 있어서, 상기 전력 공급부는 상기 감지 전압에 상응하여 전류량이 변경되는 것을 특징으로 하는 클럭 사용 회로.
  5. 삭제
  6. 제1항에 있어서, 상기 소모 전류 결정부는, 병렬로 배치되고 상기 전력 결정 신호에 따라 선택적으로 턴-온되는 다수의 전류원으로 이루어진 것을 특징으로 하는 클럭 사용 회로.
  7. 제6항에 있어서, 상기 최대 허용 전압 발생부는, 상기 다수의 전류원중 선택적으로 턴-온된 적어도 하나의 전류원으로부터 공급되는 전류에 의해 최대 허용 전압을 발생하는 부하를 포함하는 것을 특징으로 하는 클럭 사용 회로.
  8. 제5항에 있어서, 상기 소모 전류 결정부는, 상기 전력 결정 신호에 따라 선택적으로 턴-온되는 적어도 하나의 전류원을 가지는 것을 특징으로 하는 클럭 사용 회로.
  9. 제8항에 있어서, 상기 최대 허용 전압 발생부는, 상기 전력 결정 신호에 따라 부하가 조절되는 것을 특징으로 하는 클럭 사용 회로.
  10. 제9항에 있어서, 상기 최대 허용 전압 발생부는, 최대 허용 전압의 초기치를 결정하기 위한 초기 허용 전압 결정부를 더 포함하는 것을 특징으로 하는 클럭 사용 회로.
  11. 제1항에 있어서, 상기 클럭 제어부는,
    상기 감지 전압에 따라 감지 비교 전압을 생성하기 위한 감지 비교 전압 발생기; 및
    상기 감지 비교 전압과 상기 최대 허용 전압을 비교하여 주파수 제어 신호를 생성하기 위한 제2 전압 비교부를 포함하는 것을 특징으로 하는 클럭 사용 회로.
  12. 제11항에 있어서, 상기 감지 비교 전압 발생기는,
    상기 감지 전압에 따라 소정의 전류를 발생하기 위한 적어도 하나의 전압 제어 전류원; 및
    상기 전압 제어 전류원의 전류를 감지 비교 전압으로 변환하기 위한 적어도 하나의 부하를 가지는 것을 특징으로 하는 클럭 사용 회로.
  13. 제12항에 있어서, 상기 감지 비교 전압 발생기의 부하는 가변적으로 제어되는 것을 특징으로 하는 클럭 사용 회로.
  14. 제12항에 있어서, 상기 감지 비교 전압 발생기는, 상기 적어도 하나의 전압 제어 전류원을 선택적으로 턴-온 시키기 위한 전류원 선택부를 더 포함하는 것을 특징으로하는 클럭 사용 회로.
  15. 외부 전원 전압을 내부 전원 전압으로 변경하고, 상기 내부 전원 전압의 변동을 감지하여 감지 전압으로 변환하는 단계;
    최대 소모 전류를 결정하고, 상기 최대 소모 전류에 상응하는 최대 허용 전압으로 전환하는 단계;
    상기 감지 전압과 상기 최대 허용 전압을 비교하여 적어도 하나의 주파수 제어 신호를 출력하는 단계; 및
    상기 주파수 제어 신호에 따라 소정의 주파수를 가지는 클럭 신호를 출력하는 단계를 포함하는 클럭 신호 발생 방법.
  16. 제15항에 있어서, 상기 최대 허용 전압으로 전환하는 단계는,
    적어도 하나의 전류원을 선택적으로 턴-온시키는 단계; 및
    상기 적어도 하나의 전류원에 연결된 부하에 선택된 전류원의 전류를 공급하는 단계를 포함하는 것을 특징으로 하는 클럭 신호 발생 방법.
  17. 제16항에 있어서, 상기 주파수 제어 신호를 출력하는 단계는,
    상기 감지 전압에 상응하는 감지 비교 전압을 발생하는 단계;
    상기 감지 비교 전압과 상기 최대 허용 전압을 비교하는 단계; 및
    상기 비교 결과가 반영된 주파수 제어 신호를 출력하는 단계를 포함하는 것을 특징으로 하는 클럭 신호 발생 방법.
KR1020040049510A 2004-06-29 2004-06-29 클럭 사용 회로 및 클럭 신호 발생 방법 KR100598011B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020040049510A KR100598011B1 (ko) 2004-06-29 2004-06-29 클럭 사용 회로 및 클럭 신호 발생 방법
DE102005031075A DE102005031075B4 (de) 2004-06-29 2005-06-24 Integrierte Schaltung und Verfahren zur Erzeugung eines Taktsignals
JP2005188776A JP4373370B2 (ja) 2004-06-29 2005-06-28 クロック使用回路及びクロック信号発生方法
US11/168,659 US7183830B2 (en) 2004-06-29 2005-06-28 Integrated circuit and method for generating a clock signal
CNB2005100913881A CN100386712C (zh) 2004-06-29 2005-06-29 产生时钟信号的集成电路和方法
US11/615,104 US7453304B2 (en) 2004-06-29 2006-12-22 Integrated circuit and method for generating a clock signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040049510A KR100598011B1 (ko) 2004-06-29 2004-06-29 클럭 사용 회로 및 클럭 신호 발생 방법

Publications (2)

Publication Number Publication Date
KR20060000598A KR20060000598A (ko) 2006-01-06
KR100598011B1 true KR100598011B1 (ko) 2006-07-06

Family

ID=35505035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040049510A KR100598011B1 (ko) 2004-06-29 2004-06-29 클럭 사용 회로 및 클럭 신호 발생 방법

Country Status (5)

Country Link
US (2) US7183830B2 (ko)
JP (1) JP4373370B2 (ko)
KR (1) KR100598011B1 (ko)
CN (1) CN100386712C (ko)
DE (1) DE102005031075B4 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070150765A1 (en) * 2005-12-26 2007-06-28 Takayuki Ochiai Information processing apparatus having electronic device whose operating speed is controlled, and method of controlling the operating speed of the electronic device
US7853745B2 (en) * 2007-02-23 2010-12-14 Sony Corporation Electronic system with removable computing device and mutable functions
US20090080276A1 (en) * 2007-09-23 2009-03-26 Jin Cai Temperature Dependent Bias for Minimal Stand-by Power in CMOS Circuits
KR101502033B1 (ko) * 2008-04-11 2015-03-12 삼성전자주식회사 Ａｄｃ의 전류 제어 회로 및 방법
US7519843B1 (en) 2008-05-30 2009-04-14 International Business Machines Corporation Method and system for dynamic processor speed control to always maximize processor performance based on processing load and available power
KR101005997B1 (ko) * 2009-01-29 2011-01-05 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그 동작 방법
US8775854B2 (en) * 2009-11-13 2014-07-08 Marvell World Trade Ltd. Clock turn-on strategy for power management
KR101258877B1 (ko) * 2009-11-26 2013-04-29 한국전자통신연구원 클럭 검출기 및 이를 이용한 바이어스 전류 조절 회로
CN103746691B (zh) * 2014-01-23 2017-01-11 海信集团有限公司 一种时钟信号控制系统及方法
CN104637539B (zh) * 2015-02-15 2017-10-24 上海华虹宏力半导体制造有限公司 Rom读数据内部时钟脉冲产生电路和方法
JP6503214B2 (ja) 2015-03-30 2019-04-17 ルネサスエレクトロニクス株式会社 電子装置
CN104951045B (zh) * 2015-06-05 2017-08-25 广东欧珀移动通信有限公司 一种根据信号的频率衰减其功率的方法及装置
CN111446848B (zh) * 2020-04-28 2020-12-11 上海爻火微电子有限公司 通道开关阻抗可调节的电源电路与电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761517A (en) * 1996-08-14 1998-06-02 International Business Machines Corporation System and method for reducing power consumption in high frequency clocked circuits
JPH10240373A (ja) * 1997-02-25 1998-09-11 Matsushita Electric Ind Co Ltd パワーセーブ回路
KR20020007279A (ko) * 1998-10-30 2002-01-26 피터 엔. 데트킨 폐쇄 루프 피드백 시스템을 이용한마이크로프로세서에서의 전력 스로틀링 방법 및 장치
KR20030094376A (ko) * 2001-05-04 2003-12-11 인피네온 테크놀로지스 아게 주파수 조정 회로

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5378935A (en) * 1991-06-18 1995-01-03 Nokia Mobile Phones Ltd. Clock frequency adjustment of an electrical circuit
GB9226522D0 (en) * 1992-12-19 1993-02-10 Harvey Geoffrey P Power saving electronic logic circuit
JP3267756B2 (ja) * 1993-07-02 2002-03-25 株式会社日立製作所 半導体集積回路装置
US5463352A (en) * 1994-09-23 1995-10-31 At&T Global Information Solutions Company Supply voltage tolerant phase-locked loop circuit
US5627460A (en) * 1994-12-28 1997-05-06 Unitrode Corporation DC/DC converter having a bootstrapped high side driver
US6489833B1 (en) * 1995-03-29 2002-12-03 Hitachi, Ltd. Semiconductor integrated circuit device
JP3350345B2 (ja) 1996-04-09 2002-11-25 株式会社東芝 半導体装置
JP3732884B2 (ja) 1996-04-22 2006-01-11 株式会社ルネサステクノロジ 内部電源電圧発生回路、内部電圧発生回路および半導体装置
KR100264206B1 (ko) * 1997-12-26 2000-08-16 김영환 내부전압 발생장치
JPH11250663A (ja) * 1998-12-25 1999-09-17 Hitachi Ltd 半導体装置
JP3993354B2 (ja) * 2000-01-26 2007-10-17 株式会社東芝 電圧発生回路
JP2002099432A (ja) * 2000-09-22 2002-04-05 Sony Corp 演算処理システム及び演算処理制御方法、タスク管理システム及びタスク管理方法、並びに記憶媒体
US6466126B2 (en) 2001-01-19 2002-10-15 Motorola, Inc. Portable data device efficiently utilizing its available power and method thereof
WO2003021453A2 (en) * 2001-08-29 2003-03-13 Analog Devices, Inc. Generic serial port architecture and system
JP3652304B2 (ja) * 2001-11-29 2005-05-25 Ｎｅｃマイクロシステム株式会社 クロック生成回路及びクロック生成方法
KR100828156B1 (ko) 2002-06-20 2008-05-08 주식회사 포스코 직경의 조절기능을 갖는 일발 비트
KR100471181B1 (ko) * 2002-08-20 2005-03-10 삼성전자주식회사 소모 전력에 따라 동작 성능을 최적화할 수 있는 집적회로 장치
US6894463B2 (en) * 2002-11-14 2005-05-17 Fyre Storm, Inc. Switching power converter controller configured to provide load shedding

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761517A (en) * 1996-08-14 1998-06-02 International Business Machines Corporation System and method for reducing power consumption in high frequency clocked circuits
JPH10240373A (ja) * 1997-02-25 1998-09-11 Matsushita Electric Ind Co Ltd パワーセーブ回路
KR20020007279A (ko) * 1998-10-30 2002-01-26 피터 엔. 데트킨 폐쇄 루프 피드백 시스템을 이용한마이크로프로세서에서의 전력 스로틀링 방법 및 장치
KR20030094376A (ko) * 2001-05-04 2003-12-11 인피네온 테크놀로지스 아게 주파수 조정 회로

Also Published As

Publication number Publication date
CN100386712C (zh) 2008-05-07
US20070103222A1 (en) 2007-05-10
US7183830B2 (en) 2007-02-27
JP4373370B2 (ja) 2009-11-25
JP2006020309A (ja) 2006-01-19
CN1722062A (zh) 2006-01-18
DE102005031075A1 (de) 2006-02-09
KR20060000598A (ko) 2006-01-06
US20050285654A1 (en) 2005-12-29
US7453304B2 (en) 2008-11-18
DE102005031075B4 (de) 2011-01-13

Similar Documents

Publication Publication Date Title
JP4373370B2 (ja) クロック使用回路及びクロック信号発生方法
US8207719B2 (en) Series regulator circuit and semiconductor integrated circuit
US7906952B2 (en) Voltage regulator
KR102470562B1 (ko) 향상된 슬루율을 갖는 레귤레이터
FR2872355A1 (fr) Circuit integre et procede pour generer un signal d'horloge
US10855222B2 (en) Clock synthesizer with integrated voltage droop detection and clock stretching
JPH11353040A (ja) 電源装置
JP2004240646A (ja) 定電圧回路
JP2008118545A (ja) コンパレータ回路
KR101153651B1 (ko) 멀티 전압 레귤레이터
JP3822781B2 (ja) 安定化電源回路
KR101047286B1 (ko) 시연속 비교기들을 위한 동적 바이어스 회로
JP2003143836A (ja) 電源装置
KR100650847B1 (ko) 전원 전압의 변화에 무관하게 안정적으로 동작하는 반도체장치의 입력 버퍼 회로 및 그 동작 방법
JP4123137B2 (ja) 人体検出装置
US7778351B2 (en) Tunable CMOS receiver apparatus
JP4691507B2 (ja) 直流安定化電源回路
JP4572496B2 (ja) 赤外線検出装置
JP2006331080A (ja) 電源回路
US7869285B2 (en) Low voltage operation bias current generation circuit
US20050046447A1 (en) Hysteresis circuits used in comparator
KR100599973B1 (ko) 전원 제어 장치
KR20220169864A (ko) Ldo 레귤레이터를 포함하는 시스템 온 칩
JP2005522142A5 (ko)
JP3317558B2 (ja) 基準電圧発生回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 14