JP6503214B2 - 電子装置 - Google Patents

Description

本発明は、半導体装置に関し、特にクロック生成回路を有する半導体装置およびその半導体装置を備える電子装置に関する。

クロック生成回路を有する半導体装置として、例えばマイクロコンピュータ（以下、マイコンとも称する）等がある。このような半導体装置は、ますます高性能化、高機能化が要求されている。また、これらの要求に応えながら、低価格化を図るために、半導体装置を製造する製造プロセスの微細化が進められている。高性能化および／または高機能化を図るに従って、半導体装置が動作しているときに発生する動作電流が増加している。また、半導体製造プロセスの微細化が進むにつれて、半導体装置におけるリーク電流も増加している。

特許文献１から３には、クロック信号により動作する回路に関する技術が記載されている。

特開２０１２−１０８７２９号公報 特開平５−１４３７５３号公報 特許４３７３３７０号公報

高性能化、高機能化および製造プロセスの微細化が進むことにより、動作電流およびリーク電流が増加する。すなわち、動作電流とリーク電流とを含む消費電流が増加する。また、マイコン等の半導体装置は、クロック生成回路によって生成されたクロック信号に従って動作する。そのため、当該クロック信号の周波数を高くすることにより、半導体装置での処理の高速化を図ることが可能となるが、クロック信号の周波数を高くすると、動作電流の増加に繋がる。そのため、クロック信号の周波数を高くするのに従って、半導体装置の最大消費電流も増加する傾向にある。

半導体装置は、その外部に設けられた電源回路から、電源電圧が供給され、供給された電源電圧によって動作する。半導体装置を安定して動作させるためには、半導体装置の消費電流が最大消費電流に到達したときでも、電源回路が、半導体装置の要求する電源電圧を給電できるようにすることが必要である。例えば、半導体装置の消費電流が、最大消費電流に到達したとき、電源回路から半導体装置へ給電される電源電圧が低下すると、半導体装置の動作が不安定となり、誤動作を発生することが危惧される。

一方、半導体装置の消費電流は、その半導体装置が置かれている周囲の環境や半導体装置の製造ばらつきによっても変化する。例えば、周囲の温度が変化すれば、リーク電流が変化し、半導体装置の消費電流が変化する。そのため、半導体装置の最大消費電流を、予め見積もるのは容易ではない。また、最大消費電流の値を制御するのも容易ではない。

所定の機能を提供する電子装置は、複数の電子部品と電源回路により構成される。電子部品としては、半導体装置、抵抗素子、容量素子、トランジスタ等が用いられ、電源回路は、これらに電子部品に対して電源電圧を供給することになる。例えば、より高速に、所定の機能を提供しようとする場合、電子装置は、その消費電流が最大（最大許容電流）となる状態に近い状態で動作することになる。この場合、単独の半導体装置の消費電流を制御するだけでは、安定して、より高速に動作する電子装置を提供するのは不十分である。

特許文献１には、磁界から電力が供給されるシステムに関する技術が記載されている。特許文献２には、電源電圧と基準電圧とを比較し、クロック周波数を制御する技術が記載されている。また、特許文献３には、内部電源電圧を安定的に維持しながら、クロック信号の周波数を調整する技術が記載されている。

しかしながら、これらの特許文献１から３には、半導体装置の外部から、半導体装置に含まれているクロック生成回路を制御することは認識されていない。

そのほかの課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態において、半導体装置は、クロック信号生成回路と、クロック信号生成回路により生成されたクロック信号に従って動作する処理回路と、外部端子と、電源端子とを備えている。ここで、クロック信号生成回路の生成するクロック信号の周波数は、外部端子に供給されるアナログ信号によって制御される。

処理回路を動作させるクロック信号の周波数を、外部端子に供給するアナログ信号によって制御するため、半導体装置の消費電流を、半導体装置の外部から制御することが可能となる。

また、他の実施の形態においては、複数の電子部品と電源回路とを備える電子装置が提供される。ここで、電源回路は、複数の電子部品に流れる電流に従ったアナログ信号を出力する消費電流信号生成回路を備える。また、複数の電子部品のうちの一の電子部品が半導体装置とされる。この半導体装置は、クロック信号生成回路と、クロック信号生成回路により生成されたクロック信号に従って動作する処理回路とを備えており、クロック信号生成回路により生成されるクロック信号の周波数が、電源回路から出力されるアナログ信号によって制御される。

複数の電子部品に流れる電流に従って、クロック信号の周波数が、制御されるため、例えば電子装置の消費電流が増加するとき、半導体装置の消費電流を低減するように制御することが可能となる。

一実施の形態によれば、安定して動作することが可能な半導体装置を提供することができる。

実施の形態１に係わる電子装置の構成を示すブロック図である。 実施の形態１に係わる電源回路の構成を示すブロック図である。 実施の形態１に係わるクロック信号生成回路の構成を示すブロック図である。 （Ａ）および（Ｂ）は、実施の形態１に係わる電子装置１００の動作を示す波形図である。 実施の形態１の変形例に係わる消費電流信号生成回路の構成を示す回路図である。 実施の形態２に係わる電子装置の構成を示すブロック図である。 実施の形態２に係わる電流分配制御回路の構成を示すブロック図である。 （Ａ）〜（Ｅ）は、実施の形態２に係わる電子装置の動作を示す波形図である。 実施の形態３に係わる半導体装置の構成を示すブロック図である。 （Ａ）および（Ｂ）は、実施の形態３に係わる半導体装置の動作を示す波形図である。 実施の形態４に係わる半導体装置の構成を示すブロック図である。 （Ａ）および（Ｂ）は、実施の形態４に係わる半導体装置の動作を示す波形図である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部分には原則として同一の符号を付し、その繰り返しの説明は、原則として省略する。

（実施の形態１）
図１は、実施の形態１に係わる電子装置の構成を示すブロック図である。同図を参照にして、実施の形態１に係わる電子装置の構成と、この電子装置を構成する電源回路および電子部品としての半導体装置の構成を説明する。

＜電子装置の構成と、電源回路および半導体装置の概要＞
先ず、電子装置の構成を説明する。図１において、１００は、電子装置を示しており、１０１、１０８は、電子部品を示しており、１０９は、電源回路を示している。電子装置１００は、所定の機能あるいは処理を実行することができるように、電子部品１０１と１０８とが組み合わされている。また、電子部品１０１および１０８が動作するように、それぞれの電子部品１０１および１０８へ電源電圧Ｖｃｃと接地電圧Ｖｓｓを供給する電源回路１０９が、電子装置１００に設けられている。勿論、電子部品は、２個に限定されず、３個以上であってもよい。また、電源電圧Ｖｃｃは、互いに電圧値が異なる複数の電源電圧が、電源回路１０９から電子部品１０１および１０８へ給電されるようにしてもよい。

この実施の形態１において、電子部品１０１は、半導体装置であり、電子部品１０８は、半導体装置であってもよいし、抵抗素子、容量素子、トランジスタあるいはこれらを組み合わせた回路であってもよい。電子部品１０１である半導体装置（以下、この半導体装置の符号も１０１とする）は、マイコンである場合を例として説明する。

半導体装置１０１は、特に制限されないが、１個の半導体チップと、当該半導体チップを封止したパッケージと、パッケージに設けられた複数の外部端子とを備えている。半導体チップには、あとで説明する複数の回路ブロックが、周知の半導体製造プロセスによって、形成されている。回路ブロックの入力または出力は、パッケージに設けられた外部端子に接続されている。また、回路ブロックのそれぞれは、パッケージに設けられた外部端子のうち、電源電圧Ｖｃｃが給電される外部端子（電源端子）と、接地電圧Ｖｓｓが給電される外部端子（接地端子）とに接続されている。

図１においては、電源電圧Ｖｃｃが給電される外部端子が、ＰＣ１として示されており、接地電圧Ｖｓｓが給電される外部端子が、ＰＳ１として示されている。回路ブロックのそれぞれは、外部端子ＰＣ１、ＰＳ１に給電される電源電圧Ｖｃｃ、接地電圧Ｖｓｓを動作電圧として、動作する。また、図１において、ＰＡ１は、パッケージに設けられた複数の外部端子のうちの１個の外部端子を示しており、この外部端子ＰＡ１には、電源回路１０９から消費電流信号ＣＩＳが供給される。なお、半導体装置は、上記した外部端子以外に複数の外部端子を有しているが、図１においては省略されている。

図１において、ＰＣ２、ＰＳ２は、電子部品１０８に設けられた電源端子、接地端子を示しており、電源端子ＰＣ２には、電源電圧Ｖｃｃが給電され、接地端子ＰＳ２には、接地電圧Ｖｓｓが給電される。電子部品１０８も、これらの電圧端子ＰＣ２および接地端子ＰＳ２に給電される電源電圧Ｖｃｃ、Ｖｓｓを動作電圧として、動作する。なお、電子部品１０８と半導体装置１０１との間は、信号配線により結合され、相互に信号の送受信が行われるが、図１では、この信号配線は省略されている。

電源回路１０９は、電源供給端子ＰＣ３、接地供給端子ＰＳ３および消費電流信号ＣＩＳを出力する端子ＰＡ２を備えている。電源回路１０９は、電源供給端子ＰＣ３から電源電圧Ｖｃｃを出力し、接地供給端子ＰＳ３から接地電圧Ｖｓｓを出力する。電源回路１０９の電源供給端子ＰＣ３と、半導体装置１０１の電源端子ＰＣ１と、電子部品１０８の電源端子ＰＣ２との間は、電源配線Ｌ１によって電気的に接続されている。同様に、電源回路１０９の接地供給端子ＰＳ３と、半導体装置１０１の接地端子ＰＳ１と、電子部品１０８の接地端子ＰＳ２との間も、電源配線Ｌ２によって電気的に接続されている。すなわち、電源配線Ｌ１を介して、電源回路１０９から、半導体装置１０１および電子部品１０８へ、電源電圧Ｖｃｃの給電が行われ、電源配線Ｌ２を介して、電源回路１０９から、半導体装置１０１および電子部品１０８へ、接地電圧Ｖｓｓの給電が行われる。

この実施の形態１において、電源回路１０９は、電源電圧Ｖｃｃおよび接地電圧Ｖｓｓを形成する電源電圧供給回路１１０と、消費電流信号生成回路１１１とを備えている。電源電圧供給回路１１０は、電池によって構成してもよいし、商用電源を降圧する降圧回路によって構成してもよい。この電源電圧供給回路１１０は、接地電圧Ｖｓｓに対して、例えば３．３Ｖあるいは５Ｖの電圧を電源電圧Ｖｃｃとして出力する。

消費電流信号生成回路１１１は、電源電圧供給回路１１０と、電源供給端子ＰＣ３および接地供給端子ＰＳ３との間に結合されている。消費電流信号生成回路１１１は、あとで図２を用いて一例を説明するが、電源供給端子ＰＣ３を流れる電流の値に従って変化するアナログ信号を、消費電流信号ＣＩＳとして形成し、端子ＰＡ２から出力する。電源配線Ｌ１を介して、電源供給端子ＰＣ３は、半導体装置（電子部品）１０１の電源端子ＰＣ１および電子部品１０８の電源端子ＰＣ２に接続されている。消費電流信号生成回路１１１は、半導体装置（電子部品）１０１を流れる消費電流と、電子部品１０８を流れる消費電流の和に相当する総消費電流に従って変化するアナログ信号を形成し、消費電流信号ＣＩＳとして出力する。ここで、半導体装置１０１および電子部品１０８を流れる総消費電流は、半導体装置１０１の動作状況および／または電子部品１０８の動作状況により変化する。また、総消費電流は、電子装置１００が置かれている周囲環境によって変化する。従って、消費電流信号生成回路１１１が出力する消費電流信号ＣＩＳは、そのときの半導体装置１０１および電子部品１０８の動作状況および／または周囲環境に従って変化することになる。

＜電源回路の構成＞
半導体装置１０１の構成を説明するまえに、電源回路１０９の構成を説明する。図２には、実施の形態１に係わる電源回路１０９の構成を示すブロック図である。図２において、ＰＣ４は、電源電圧供給回路１１０の電源端子を示しており、ＰＳ４は、電源電圧供給回路１１０の接地端子を示している。電源電圧供給回路１１０は、電源供給端子ＰＣ４から電源電圧Ｖｃｃを出力し、接地端子ＰＳ４から接地電圧Ｖｓｓを出力する。

消費電流信号生成回路１１１は、電流を計測し、計測結果を電圧として出力する電流計２００を備えている。電流計２００は、電源端子ＰＣ４と電源供給端子ＰＣ３との間に、直列的に接続され、電源端子Ｐ４と電源供給端子ＰＣ３との間を流れる総消費電流Ｉｃｃを計測し、計測結果を、消費電流信号ＣＩＳとして端子ＰＡ２へ供給する。電源供給端子ＰＣ３を流れる電流、すなわち総消費電流Ｉｃｃが、時間経過に伴って変化することにより、消費電流信号ＣＩＳの電圧値も時間経過に伴って変化する。すなわち、消費電流信号ＣＩＳは、時間経過に伴って、その電圧値が変化するアナログ信号である。

電源電圧供給回路１１０の接地端子ＰＳ４は、接地供給端子ＰＳ３に電気的に接続されている。図１および図２においては、接地端子ＰＳ４は、消費電流信号生成回路１１１を介して、接地供給端子ＰＳ３に接続されているように描かれているが、これに限定されるものではない。

なお、電流を電圧へ変換すると言う観点で見た場合、電流計２００は、電流電圧変換回路と見なすことができる。

＜半導体装置の構成＞
次に、半導体装置１０１の構成を、図１を用いて説明する。この実施の形態１において、半導体装置１０１は、マイコンである。マイコンは、複数の回路ブロックを有しているが、図面が複雑になるのを避けるために、図１には、その一部の回路ブロックのみが示されている。図１において、１０３は、マイクロプロセッサ（以下、プロセッサとも称する）１０３を示しており、１０４は、周辺回路を示しており、１０５は、クロック信号生成回路を示している。また、図１において、１０６は、アナログ信号をデジタル信号へ変換するアナログ／デジタル変換回路（以下、Ａ／Ｄ変換回路とも称する）を示しており、１０７は、プログラム等を格納するメモリを示しており、１０２は、内部電源回路を示している。

内部電源回路１０２は、電源端子ＰＣ１および接地端子ＰＳ１に接続されており、電源端子ＰＣ１から電源電圧Ｖｃｃが供給され、接地端子ＰＳ１から接地電圧Ｖｓｓが供給される。内部電源回路１０２は、電源電圧Ｖｃｃから、プロセッサ１０３、周辺回路１０４、クロック信号生成回路１０５、Ａ／Ｄ変換回路１０６およびメモリ１０７等に対して適切な電圧値を有する動作電圧を形成し、供給する。例えば、電源電圧Ｖｃｃを降圧して、プロセッサ１０３の動作電圧を形成し、供給する。図１では、図面が複雑になるのを避けるために、内部電源回路１０２からプロセッサ１０３および周辺回路１０４へ、動作電圧を供給する電源配線のみが、破線で示されており、他の回路ブロックへ動作電圧を供給する電源配線は省略されている。

プロセッサ１０３、周辺回路１０４およびメモリ１０７は、クロック信号生成回路１０５によって生成されたクロック信号に同期して動作する。すなわち、プロセッサ１０３は、クロック信号生成回路１０５によって生成されたクロック信号に同期して、メモリ１０７に格納されているプログラムを読み出し、実行する。プロセッサ１０３が、プログラムを実行する過程において、プロセッサ１０３は、必要に応じて周辺回路１０４を動作させる。周辺回路１０４も、クロック信号生成回路１０５により生成されたクロック信号に同期して動作する。プロセッサ１０３がメモリ１０７に格納されているプログラムを実行することにより、半導体装置１０１の機能が実現される。

クロック信号生成回路１０５により生成されたクロック信号に従って、プロセッサ１０３、周辺回路１０４およびメモリ１０７等が動作するため、クロック信号生成回路１０５によって生成されるクロック信号の周波数を変更することにより、これらの回路ブロックの動作速度を変更することが可能となる。特に制限されないが、クロック信号に従って動作するプロセッサ１０３、周辺回路１０４およびメモリ１０７が、処理回路と見なされる。

図１では、図面が複雑になるのを避けるために、クロック信号生成回路１０５によって生成されたクロック信号を、プロセッサ１０３および周辺回路１０４へ供給する信号配線のみが示されているが、上記したようにメモリ１０７へも供給されている。また、クロック信号生成回路１０５によって、生成したクロック信号は、他の回路ブロック、例えば内部電源回路１０２へ供給してもよい。この場合には、内部電源回路１０２において、供給されたクロック信号に同期して、例えば、降圧動作が行われる。

Ａ／Ｄ変換回路１０６は、外部端子ＰＡ１とクロック信号生成回路１０５とに結合されている。すなわち、外部端子ＰＡ１を介して、上記したアナログ信号である消費電流信号ＣＩＳが、Ａ／Ｄ変換回路１０６に供給される。Ａ／Ｄ変換回路１０６は、この消費電流信号ＣＩＳを、デジタル信号へ変換し、クロック選択信号ＦＳＤを形成して、クロック信号生成回路１０５へ供給する。クロック信号生成回路１０５は、Ａ／Ｄ変換回路１０６からの選択信号ＦＳＤ（デジタル信号）に従って、生成するクロック信号の周波数を変更する。

図３は、実施の形態１に係わるクロック信号生成回路１０５の構成を示すブロック図である。クロック信号生成回路１０５は、発振回路４００と、複数の分周回路と、クロック選択信号ＦＳＤによって制御される選択回路４０４とを備えている。クロック信号生成回路１０５は、複数の分周回路を備えているが、図３には、３個の分周回路４０１〜４０３が、例示されている。発振回路４００は、周波数ｆ１のクロック信号を発生する。分周回路４０１は、例えば２分周回路であり、発振回路４００からのクロック信号を、２分周して、周波数ｆ１よりも低い周波数ｆ２のクロック信号を形成する。また、例えば、分周回路４０２は、３分周回路であり、分周回路４０３は、４分周回路である。分周回路４０２は、発振回路４００からのクロック信号を、３分周して、周波数ｆ２よりも低い周波数ｆ３のクロック信号を形成する。同様に、分周回路４０３は、発振回路４００からのクロック信号を、４分周して、周波数ｆ３よりも低い周波数ｆ４のクロック信号を形成する。

選択回路４０４は、発振回路４００からのクロック信号（周波数ｆ１）と、それぞれの分周回路４０１〜４０３のクロック信号（周波数ｆ２）〜クロック信号（周波数ｆ４）を受け、クロック選択信号ＦＳＤによって指定された、周波数を有するクロック信号を選択し、プロセッサ１０３（周辺回路１０４）へ供給する。すなわち、この実施の形態１においては、デジタル信号であるクロック選択信号ＦＳＤによって、選択回路４０４が、指定されている周波数のクロック信号を、選択することにより、クロック信号生成回路１０５によって生成されるクロック信号の周波数が変更されることになる。選択回路４０４には、予め、周波数ｆ１〜ｆ４のように互いに異なる周波数のクロック信号が供給されているため、クロック信号の周波数を変更するとき、プロセッサ１０３、周辺回路１０４等の処理回路に供給されるクロック信号の周波数が安定になるのを待つ時間を短縮することが可能となる。

例えば、電圧制御型発振回路を、クロック信号生成回路１０５として用いることが考えられるが、この場合には、クロック信号の周波数を変更する際に、位相の引き込み等が要求され、処理回路へ供給されるクロック信号の周波数が安定するまでに時間を要することになる。

プロセッサ１０３と周辺回路１０４とを動作させるクロック信号の周波数が、異なる場合、選択回路４０４は、それぞれに適した周波数のクロック信号を選択して、供給する。

この実施の形態１において、Ａ／Ｄ変換回路１０６は、アナログ／デジタル変換を行う変換回路１０６−Ａと、変換回路１０６−Ａからのデジタル信号に基づいてクロック選択信号ＦＳＤを形成する制御回路１０６−Ｃを備えている。

制御回路１０６−Ｃは、変換回路１０６−Ａからのデジタル信号と、所定のしきい値（閾値Ｈ）に対応したデジタル信号（閾値Ｈ）とを比較し、変換回路１０６−Ａからのデジタル信号が、デジタル信号（閾値Ｈ）よりも大きい場合、現在の周波数よりも低い周波数のクロック信号を指定するクロック選択信号ＦＳＤを形成して出力する。また、制御回路１０６−Ｃは、変換回路１０６−Ａからのデジタル信号と、所定のしきい値（閾値Ｌ）に対応したデジタル信号（閾値Ｌ）とを比較し、変換回路１０６−Ａからのデジタル信号が、デジタル信号（閾値Ｌ）よりも小さいとき、現在の周波数よりも高い周波数のクロック信号を指定するクロック選択信号ＦＳＤを形成して出力する。また、変換回路１０６−Ａからのデジタル信号が、デジタル信号（閾値Ｈ）とデジタル信号（閾値Ｌ）との間にある場合、制御回路１０６−Ｃは、現在の周波数のクロック信号を指定するクロック選択信号ＦＳＤを継続して出力する。

なお、制御回路１０６−Ｃは、最も高い周波数のクロック信号を指定するクロック選択信号ＦＳＤを出力しているときに、変換回路１０６−Ａからのデジタル信号が、デジタル信号（閾値Ｌ）よりも小さいときには、最も高い周波数のクロック信号を指定するクロック選択信号ＦＳＤを継続して出力する。同様に、最も低い周波数のクロック信号を指定するクロック選択信号ＦＳＤを出力しているときに、変換回路１０６−Ａからのデジタル信号が、デジタル信号（閾値Ｈ）よりも大きいときには、最も低い周波数のクロック信号を指定するクロック選択信号ＦＳＤを継続して出力する。

初期状態のとき、例えば電源投入のとき、制御回路１０６−Ｃは、例えば、最も高い周波数（ｆ１）のクロック信号を指定するクロック選択信号ＦＳＤを出力する。これにより、初期状態のときには、選択回路４０４は、発振回路４００により形成されているクロック信号を選択し、プロセッサ１０３等へ供給する。その後、消費電流信号ＣＩＳの値が高くなり、変換回路１０６−Ａからのデジタル信号が、デジタル信号（閾値Ｈ）よりも大きくなると、制御回路１０６−Ｃから、現在の周波数（ｆ１）よりも低い周波数（例えばｆ３）のクロック信号を指定するクロック選択信号ＦＳＤが出力される。これにより、選択回路４０４は、分周回路４０２によって形成されている周波数（ｆ３）のクロック信号を選択し、プロセッサ１０３等へ供給する。

その後、変換回路１０６−Ａから、デジタル信号（閾値Ｈ）よりも大きい、またはデジタル信号（閾値Ｌ）よりも小さいデジタル信号が出力されるまで、制御回路１０６−Ｃからは、周波数（ｆ３）のクロック信号を指定するクロック選択信号ＦＳＤが、継続して出力される。その後、変換回路１０６−Ａから、例えばデジタル信号（閾値Ｌ）よりも小さいデジタル信号が出力されると、制御回路１０６−Ｃは、現在の周波数（ｆ３）よりも高い周波数（例えば、ｆ１）のクロック信号を指定するクロック選択信号ＦＳＤを出力する。これにより、選択回路４０４は、周波数（ｆ１）のクロック信号を選択し、出力する。反対に、変換回路１０６−Ａから、例えばデジタル信号（閾値Ｈ）よりも大きなデジタル信号が出力されると、制御回路１０６−Ｃは、現在の周波数（ｆ３）よりも低い周波数（例えば、ｆ４）のクロック信号を指定するクロック選択信号ＦＳＤを出力する。これにより、選択回路４０４は、周波数（ｆ４）のクロック信号を選択し、出力する。

これにより、クロック信号生成回路１０５から出力されるクロック信号の周波数の変更は、消費電流信号ＣＩＳを２個のしきい値（閾値Ｈ、閾値Ｌ）を基準にして行われることになる。すなわち、消費電流信号ＣＩＳが、しきい値（閾値Ｈ）を超えたとき、クロック信号生成回路１０５から出力されるクロック信号の周波数が低くされ、しきい値（閾値Ｌ）よりも低くなったとき、クロック信号生成回路１０５から出力されるクロック信号の周波数が高くされる。言い換えるならば、消費電流信号ＣＩＳは、ヒステリシスを有する比較回路によって判定され、比較回路の結果によって、クロック信号生成回路１０５からのクロック信号の周波数が変更される。

＜半導体装置の動作＞
図４は、実施の形態１に係わる電子装置１００、消費電流信号生成回路１１１および半導体装置１０１の動作を示す波形図である。図１〜図４を用いて、これらの動作を説明する。図４において、横軸は時間を示しており、図４（Ａ）の縦軸は、消費電流信号生成回路１１１から出力される消費電流信号ＣＩＳの電圧を示し、図４（Ｂ）の縦軸は、クロック信号生成回路１０５から出力されるクロック信号の周波数を示している。なお、図４（Ｂ）に示したクロック信号は、プロセッサ１０３へ供給されるクロック信号を例として示している。周辺回路１０４、メモリ１０７へ供給されるクロック信号については、それぞれに適した周波数のクロック信号が供給されるが、時間経過に伴って、周波数は図４（Ｂ）に示しているのと同様に変化する。

図１に示したように、半導体装置１０１および電子部品１０８の電源端子ＰＣ１およびＰＣ２は、電源配線Ｌ１を介して電源回路１０９の電源供給端子ＰＣ３に接続されている。半導体装置１０１および／または電子部品１０８の負荷が、時間経過に伴って、変化することにより、半導体装置１０１および／または電子部品１０８を流れる消費電流が増減する。また、半導体装置１０１および／または電子部品１０８を流れる消費電流は、周囲環境の変化によっても変化する。半導体装置１０１を例にして述べれば、周囲の温度が変化することにより、リーク電流が増減するため、半導体装置１０１を流れる消費電流が増減（変化）する。

電源回路１０９の電源供給端子ＰＣ３を流れる消費電流の値は、半導体装置１０１および電子部品１０８の消費電流の和（総消費電流の値）となるため、半導体装置１０１および電子部品１０８の少なくとも一方の消費電流が変化すれば、その変化に従って、変化する。消費電流信号ＣＩＳは、図２で述べたように、電源供給端子ＰＣ３を流れる総消費電流Ｉｃｃの値に従った電圧値を有する。そのため、時間経過に伴って、電源供給端子ＰＣ３を流れる消費電流（総消費電流）の変化に従って、消費電流信号ＣＩＳの電圧値は変化する。

図４（Ａ）は、時間経過に伴う消費電流信号ＣＩＳの電圧変化を示しているが、総消費電流の電流値の変化を示していると見なすことができる。このように見なした場合、総消費電流は、図４（Ａ）の例では、時刻ｔ０から時刻ｔ１においては、一旦低下し、その後増加し、半導体装置１０１においてクロック信号の周波数を変更しなければ、破線で示すように、時刻ｔ２近辺まで増加し続け、その後、減少する。

実施の形態１においては、消費電流信号ＣＩＳの値が、図３で説明した所定のしきい値（閾値Ｈ）を超えたか否かの判定と、消費電流信号ＣＩＳの値が、所定のしきい値（閾値Ｌ）よりも低下したか否かの判定を行う。消費電流信号ＣＩＳの値が、所定のしきい値（閾値Ｈ）を超えた場合、図３で説明したように、Ａ／Ｄ変換回路１０６は、クロック信号生成回路１０５に対して、そのとき出力しているクロック信号よりも低い周波数を有するクロック信号を指定するクロック選択信号ＦＳＤを供給する。一方、消費電流信号ＣＩＳの値が、所定のしきい値（閾値Ｌ）よりも低下した場合、図３で説明したように、Ａ／Ｄ変換回路１０６は、クロック信号生成回路１０５に対して、そのとき出力しているクロック信号よりも高い周波数を有するクロック信号を指定するクロック選択信号ＦＳＤを出力する。

図４の例で説明すると、時間経過に伴ってアナログ的に変化する消費電流信号ＣＩＳの電圧値は、時刻ｔ１において、しきい値（閾値Ｈ）を超える。これにより、Ａ／Ｄ変換回路１０６は、時刻ｔ１まで出力していたクロック信号（周波数ｆ１）よりも低い周波数（ｆ３）のクロック信号を指定するクロック選択信号ＦＳＤを出力する。これにより、クロック信号生成回路１０５から出力されるクロック信号の周波数が、高い周波数（ｆ１）から低い周波数（ｆ３）へ変更される。プロセッサ１０３に供給されるクロック信号の周波数が、周波数（ｆ３）へ低くなるため、プロセッサ１０３の動作速度が低くなり、プロセッサ１０３での消費電流が低減される。このとき、半導体装置１０１において、周辺回路１０３およびメモリ１０７等の回路ブロックに供給されているクロック信号の周波数も低くされるため、これらの回路ブロックの動作速度も遅くなる。その結果として、時刻ｔ１において、半導体装置１０１の消費電流が低減され、総消費電流の値も低減され、消費電流信号ＣＩＳの電圧値は低下する。

時刻ｔ１から時刻ｔ２の間、総消費電流は増加しているため、時刻ｔ１から再び、消費電流信号ＣＩＳの電圧値は上昇し、時刻ｔ２において、しきい値（閾値Ｈ）を再び超える。これにより、Ａ／Ｄ変換回路１０６は、時刻ｔ２において、そのときまで指定していた周波数（ｆ３）のクロック信号の代わりに、周波数のより低いクロック信号（周波数ｆ４）を指定するクロック選択信号ＦＳＤを出力する。その結果、クロック信号生成回路１０５から出力されているクロック信号の周波数は、周波数（ｆ３）から、より低い周波数（ｆ４）へ変更される。時刻ｔ１のときと同様に、時刻ｔ２において、総消費電流が低減され、消費電流信号ＣＩＳの電圧値が低下する。

時刻ｔ２の近辺において、総消費電流の値は、ピークとなり、その後低下する。これに伴い、消費電流信号ＣＩＳの値も、一旦上昇したあと、低下する。時刻ｔ４において、消費電流信号ＣＩＳの値が、しきい値（閾値Ｌ）よりも低下すると、Ａ／Ｄ変換回路１０６は、時刻ｔ２から時刻ｔ３の間に出力していたクロック選択信号ＦＳＤ、すなわち周波数（ｆ４）を指定するクロック選択信号ＦＳＤの代わりに、周波数（ｆ４）よりも高い周波数のクロック信号（周波数ｆ３）を指定するクロック選択信号ＦＳＤを出力する。これにより、クロック信号生成回路１０５から出力されるクロック信号の周波数は、時刻ｔ２から時刻ｔ３の間に出力されていた周波数（ｆ４）に対して、高い周波数（ｆ３）へ変更される。半導体装置１０１内の回路ブロック（プロセッサ１０３、周辺回路１０４、メモリ１０７等）へ供給されているクロック信号の周波数が、高くなり、動作速度が速くなる。回路ブロックの動作速度が早くなることにより、総消費電流が増加し、消費電流信号ＣＩＳの電圧値が、時刻ｔ３において一旦上昇する。

図４の例では、時刻ｔ３以降では、総消費電流が徐々に低下している。そのため、時刻ｔ４において、再び、消費電流信号ＣＩＳの電圧値は、しきい値（閾値Ｌ）よりも低くなる。その結果、時刻ｔ３のときと同様に、クロック信号生成回路１０５から出力されるクロック信号の周波数は、時刻ｔ３から時刻ｔ４の間の周波数（ｆ３）よりも高い周波数（ｆ１）へ変更される。その結果、時刻ｔ４以降においては、周波数（ｆ１）のクロック信号に従って、回路ブロックが動作することになる。

上記したように、半導体装置１０１および／または電子部品１０８の負荷および／または周囲環境が変化し、総消費電流が増加すると、この実施の形態１においては、半導体装置１０１内のクロック信号の周波数が低い周波数へと変更される。これにより、総消費電流の増加を抑制することが可能となる。総消費電流の増加を抑制することにより、半導体装置１０１および電子部品１０８に供給される電源電圧が低下するのを抑制することが可能となり、負荷の変化および／または周囲環境の変化に対して、半導体装置１０１および電子部品１０８が安定して動作を継続することが可能となる。ひいては、電子装置１００を安定して動作させることが可能となる。

また、総消費電流が低下したときには、半導体装置１０１内のクロック信号の周波数が、高い周波数へと再び変更される。これにより、総消費電流が低下したときには、半導体装置１０１の動作速度を速くすることが可能となる。その結果、電子装置１００の動作速度の向上を図ることが可能となる。

この実施の形態１においては、クロック信号の周波数を、高い周波数から低い周波数へ変更する際の判定となるしきい値と、低い周波数から高い周波数へ変更する際の判定となるしきい値とが異なるようにされている。すなわち、しきい値として、閾値Ｈと閾値Ｌとを用いている。実施の形態１では、消費電流信号ＣＩＳに対応するデジタル信号と、しきい値（閾値Ｈ、閾値Ｌ）との比較を、Ａ／Ｄ変換回路１０６内の制御回路１０６−Ｃにおいて行う例を示したが、これに限定されない。例えば、制御回路１０６−Ｃの機能を、クロック信号生成回路１０５に持たせてもよい。また、しきい値として、２個のしきい値（閾値Ｈ、閾値Ｌ）を例にしたが、３個以上であってもよい。

また、しきい値を用いなくてもよい。例えば、Ａ／Ｄ変換回路１０６（変換回路１０６−Ａ）から出力されるデジタル信号の値と、分周回路４０１〜４０３、発振回路４００とを１対１に対応させるようにしてもよい。この場合、大きな値のデジタル信号（消費電流信号ＣＩＳが高い）に、周波数の低いクロック信号を形成する分周回路（例えば、４０３）を対応させ、小さな値のデジタル信号（消費電流信号ＣＩＳが低い）に、周波数の高い分周回路（例えば４０１）または発振回路４００を対応させる。これにより、総消費電流が大きいときには、クロック信号生成回路から出力されるクロック信号の周波数が低くなるように変更され、総消費電流が小さいときには、周波数が高くなるように変更される。このような構成にした場合、クロック信号の周波数の変更が頻繁に発生することになってしまう。これを避けるために、周波数を変更する間隔を設けるようにすることが望ましい。例えば、選択回路４０４が、Ａ／Ｄ変換回路１０６からのクロック選択信号ＦＳＤに基づいて、一定間隔で、クロック信号を選択するようにすればよい。

なお、周波数の変更として、図４では、周波数ｆ１よりも低い周波数として周波数ｆ３へ、周波数ｆ１から変更する例を示したが、勿論、周波数ｆ３の代わりに周波数ｆ２へ変更するようにしてもよいことは言うまでもない。

＜変形例＞
図５は、消費電流信号生成回路１１１の変形例の構成を示す回路図である。この変形例においては、電流計２００（図２）の代わりに、抵抗素子３００が用いられている。すなわち、消費電流信号生成回路１１１は、抵抗素子３００を有しており、抵抗素子３００の一方の端子は、電源電圧供給回路１１０の電源端子ＰＣ４に接続され、他方の端子は、電源回路１０９の電源供給端子ＰＣ３に接続されている。また、抵抗素子３００の一方の端子は、電源回路１０９の基準端子ＰＡ２−Ｒに接続され、他方の端子は、電源回路１０９の電流信号端子ＰＡ２−Ｉに接続されている。

抵抗素子３００を総消費電流が流れることにより、そのときの総消費電流の大きさに従った電圧降下が、抵抗素子３００の端子間に発生する。この端子間の電圧差が、基準端子ＰＡ２−Ｒと電流信号端子ＰＡ２−Ｉとを介して取り出される。この場合、消費電流信号ＣＩＳは、基準端子ＰＡ２−Ｒと電流信号端子ＰＡ２−Ｉとの間の電圧差として表され、電圧差の大小が、消費電流信号ＣＩＳの電圧の大小となる。図１と対応させるならば、基準端子ＰＡ２−Ｒと電流信号端子ＰＡ２−Ｉによって、図１の端子ＰＡ２が構成されると見なすことができる。

この変形例においては、半導体装置１０１および電子部品１０８に給電される電源電圧Ｖｃｃの電圧が、所望の値となるように、抵抗素子３００の抵抗値を定める。また、抵抗素子３００での電圧降下の低減をはかるためには、抵抗素子３００は、低抵抗であることが望ましい。

（実施の形態２）
図６は、実施の形態２に係わる電子装置の構成を示すブロック図である。同図において、６００は、電子装置を示している。電子装置６００は、電子装置６００の機能を達成するために、複数の電子部品を備えている。この実施の形態２において、電子装置は、複数の電子部品として、少なくとも２個の半導体装置１０１Ａ、１０１Ｂを備えている。また、電子装置６００は、半導体装置１０１Ａ、１０１Ｂを含む電子装置に電源電圧Ｖｃｃと接地電圧Ｖｓｓを供給するための電源回路１０９を備えている。さらに、この実施の形態２において、電子装置６００は、電流分配制御回路６０１を備えている。

半導体装置１０１Ａおよび１０１Ｂは、特に制限されないが、互いに同じ構成を有しているため、図６には、半導体装置１０１Ａについてのみ、その構成が示されている。半導体装置１０１Ａの構成は、図１に示した半導体装置１０１と同じであるため、説明の都合上で必要がない限り説明は省略する。半導体装置１０１Ｂは、半導体装置１０１Ａと同じ構成を有しているため、図６においては、詳しい構成が省略されている。

図１においては、半導体装置１０１の電源端子をＰＣ１として示したが、半導体装置１０１Ａの電源端子と、半導体装置１０１Ｂの電源端子とを区別するために、図６においては、半導体装置１０１Ａの電源端子をＰＣ１Ａとして示してあり、半導体装置１０１Ｂの電源端子をＰＣ１Ｂとして示してある。同様に、図１においては、半導体装置１０１の外部端子をＰＡ１として示したが、半導体装置１０１Ａの外部端子と、半導体装置１０１Ｂの外部端子とを区別するために、図６においては、半導体装置１０１Ａの外部端子をＰＡ１Ａとして示してあり、半導体装置１０１Ｂの電源端子をＰＡ１Ｂとして示してある。

なお、半導体装置１０１Ａと１０１Ｂの構成は、同じであるが、メモリ１０７に格納されているプログラムは、互いに異なっている。プログラムが異なることにより、半導体装置１０１Ａと半導体装置１０１Ｂは、互いに異なった機能を提供している。

電源回路１０９の構成は、図１に示した電源回路１０９と同じ構成を有しているので、説明は省略する。電源回路１０９の電源供給端子ＰＣ３は、電源配線Ｌ１を介して、半導体装置１０１Ａの電源端子ＰＣ１Ａおよび半導体装置１０１Ｂの電源端子ＰＣ１Ｂに接続されている。半導体装置１０１Ａが、プログラムに従って動作することにより、電源端子ＰＣ１Ａを消費電流ＩｃｃＡが流れ、半導体装置１０１Ｂは、プログラムに従って動作することにより、電源端子ＰＣ１Ｂを消費電流ＩｃｃＢが流れる。電子装置６００を動作させたときには、これらの消費電流ＩｃｃＡ、ＩｃｃＢの和である総消費電流Ｉｃｃが、電源回路の電源供給端子ＰＣ３を流れることになる。なお、接地電圧Ｖｓｓに関する接地端子、接地供給端子および電源配線については、図６では省略されている。

実施の形態１においては、電源回路１０９から出力された消費電流信号ＣＩＳは、半導体装置１０１の外部端子ＰＡ１に供給されていた。これに対して、実施の形態２においては、消費電流信号ＣＩＳは、電流分配制御回路６００に供給される。また、半導体装置１０１の外部端子ＰＡ１に相当する半導体装置１０１Ａの外部端子ＰＡ１Ａには、電流分配制御回路６０１からの消費電流制御信号ＩＣＴＡが供給されている。同様に、半導体装置１０１の外部端子ＰＡ１に相当する半導体装置１０１Ｂの外部端子ＰＡ１Ｂには、電流分配制御回路６０１からの消費電流制御信号ＩＣＴＢが供給されている。

電流分配制御回路６０１は、消費電流信号ＣＩＳを受ける端子ＰＡ３と、消費電流制御信号ＩＣＴＡを出力する端子ＰＡ４と、消費電流制御信号ＩＣＴＢを出力する端子ＰＡ５とを備えている。電流分配制御回路６０１は、消費電流制御信号ＩＣＴＡおよびＩＣＴＢによって、半導体装置１０１Ａにおけるクロック信号生成回路１０５から出力されるクロック信号の周波数と、半導体装置１０１Ｂにおけるクロック信号生成回路１０５から出力されるクロック信号の周波数とを別々に制御する。この制御に際して、電流分配制御回路６０１は、消費電流信号ＣＩＳにより、総消費電流Ｉｃｃを把握し、総消費電流Ｉｃｃが所定の値（例えば、最大許容電流）を超えないように、消費電流制御信号ＩＣＴＡ、ＩＣＴＢを形成する。

＜電流分配制御回路の構成＞
図７は、電流分配制御回路の構成を示すブロック図である。同図において、７００は、Ａ／Ｄ変換回路であり、７０１は、プロセッサであり、７０２および７０３は、デジタル／アナログ変換回路（以下、Ｄ／Ａ変換回路と称する）である。Ａ／Ｄ変換回路７００は、アナログ信号である消費電流信号ＣＩＳをデジタル信号である消費電流信号ＣＩＳ−Ｄへ変換する。プロセッサ７０１は、Ａ／Ｄ変換回路７０１から出力されているデジタル信号ＣＩＳ−Ｄを受け、半導体装置１０１Ａを制御するための消費電流制御信号ＩＣＴＡ−Ｄと、半導体装置１０１Ｂを制御するための消費電流制御信号ＩＣＴＢ−Ｄを形成する。Ｄ／Ａ変換回路７０２は、デジタル信号である消費電流制御信号ＩＣＴＡ−Ｄを受け、アナログ信号の消費電流制御信号ＩＣＴＡを形成する。同様に、Ｄ／Ａ変換回路７０３は、デジタル信号である消費電流制御信号ＩＣＴＢ−Ｄを受け、アナログ信号の消費電流制御信号ＩＣＴＢを形成する。

プロセッサ７０１は、図示していないメモリに格納されたプログラムに従って動作する。プログラムに従って、プロセッサ７０１は、時間経過に伴って、消費電流制御信号ＩＣＴＡ−Ｄおよび消費電流制御信号ＩＣＴＢ−Ｄの値を、別々に変更する。例えば、プロセッサ７０１は、電源投入時に、消費電流制御信号ＩＣＴＡの電圧が低くなるようなデジタルの消費電流制御信号ＩＣＴＡ−Ｄを出力する。一方、このとき、消費電流制御信号ＩＣＴＢの電圧が高くなるようなデジタルの消費電流制御信号ＩＣＴＢ−Ｄを出力する。また、電源投入から時間が経過したとき、プロセッサ７０１は、消費電流制御信号ＩＣＴＡの電圧が高くなるようなデジタルの消費電流制御信号ＩＣＴＡ−Ｄを出力する。一方、このとき、消費電流制御信号ＩＣＴＢの電圧が低くなるようなデジタルの消費電流制御信号ＩＣＴＢ−Ｄを出力する。

これにより、電源投入時においては、半導体装置１０１Ａの外部端子ＰＡ１Ａには、低い電圧の消費電流制御信号ＩＣＴＡが供給されるため、半導体装置１０１Ａにおけるクロック信号生成回路１０５から出力されるクロック信号の周波数は高くなる。これに対して、半導体装置１０１Ｂの外部端子ＰＡ１Ｂには、高い電圧の消費電流制御信号ＩＣＴＢが供給されるため、半導体装置１０１Ｂにおけるクロック信号生成回路１０６から出力されるクロック信号の周波数は低くなる。その結果、電源投入時においては、半導体装置１０１Ａの動作速度が速くなり、半導体装置１０１Ｂの動作速度は遅くなる。半導体装置１０１Ａの動作速度が速くなることにより、半導体装置１０１Ａの消費電流ＩｃｃＡは大きくなるが、半導体装置１０１Ｂの動作速度が遅くなるため、半導体装置１０１Ｂの消費電流ＩｃｃＢは、小さくなる。これにより、総消費電流Ｉｃｃが大きくなるのを抑制しながら、半導体装置１０１Ａの動作速度の向上を図ることが可能となる。

同様に、電源投入から時間が経過したときには、半導体装置１０１Ａの外部端子ＰＡ１Ａには、高い電圧の消費電流制御信号ＩＣＴＡが供給されるため、半導体装置１０１Ａにおけるクロック信号生成回路１０６から出力されるクロック信号の周波数は低くなる。これに対して、半導体装置１０１Ｂの外部端子ＰＡ１Ｂには、低い電圧の消費電流制御信号ＩＣＴＢが供給されるため、半導体装置１０１Ｂにおけるクロック信号生成回路１０６から出力されるクロック信号の周波数は高くなる。その結果、電源投入から時間が経過したときにおいては、半導体装置１０１Ａの動作速度が遅くなり、半導体装置１０１Ｂの動作速度は速くなる。半導体装置１０１Ｂの動作速度が速くなることにより、半導体装置１０１Ｂの消費電流ＩｃｃＢは大きくなるが、半導体装置１０１Ａの動作速度が遅くなるため、半導体装置１０１Ａの消費電流ＩｃｃＡは、小さくなる。これにより、総消費電流Ｉｃｃが大きくなるのを抑制しながら、半導体装置１０１Ｂの動作速度の向上を図ることが可能となる。

また、プロセッサ７０１は、消費電流信号ＣＩＳ−Ｄの値を監視しながら、消費電流制御信号ＩＣＴＡ−ＤおよびＩＣＴＢ−Ｄの値を変化させる。すなわち、総消費電流Ｉｃｃが、最大消費電流に到達したときの消費電流信号ＣＩＳ−Ｄの値を、所定のしきい値とし、消費電流信号ＣＩＳ−Ｄが、この所定のしきい値に到達しないように、消費電流制御信号ＩＣＴＡ−Ｄ、ＩＣＴＢ−Ｄの値を変化させる。

これにより、総消費電流Ｉｃｃが、最大許容電流に到達しないようにしながら、選択的に半導体装置の動作速度を向上させることが可能となる。

＜電子装置の動作＞
次に、実施の形態２に係わる電子装置６００の動作を説明する。図８は、電子装置６００の波形を示す波形図である。図８において、横軸は時間を示している。図８（Ａ）は、時間経過に伴う総消費電流Ｉｃｃの波形を示しており、図８（Ｂ）は、半導体装置１０１Ａの消費電流ＩｃｃＡの波形を示しており、図８（Ｄ）は、半導体装置１０１Ｂの消費電流ＩｃｃＢの波形を示している。図８（Ａ）、図８（Ｂ）および図８（Ｄ）のそれぞれにおいて、縦軸は電流を示しており、一点破線は、最大許容電流を示している。最大許容電流の値は、電源回路１０９の電流供給能力、電源配線の許容電流能力等により定まる。例えば、最大許容電流を超えると、電源回路１０９から出力されている電源電圧Ｖｃｃの電圧値は降下し、電子装置、半導体装置の動作不安定あるいは誤動作に繋がる。また、電源配線の発火等が発生することが危惧される。

図８（Ｃ）は、消費電流制御信号ＩＣＴＡの波形を示しており、図８（Ｅ）は、消費電流制御信号ＩＣＴＢの波形を示している。図８（Ｃ）および図８（Ｅ）の縦軸は、電圧を示している。図８（Ｃ）および図８（Ｅ）においては、消費電流制御信号ＩＣＴＡおよびＩＣＴＢの基準が、電源電圧Ｖｃｃの場合が示されている。すなわち、消費電流制御信号ＩＣＴＡ、ＩＣＴＢの電圧が高いおよび低いとは、電源電圧Ｖｃｃを基準にしている。

ここでは、電子装置６００が、カメラに内蔵されているモータを制御する電子装置である場合を例にして説明する。この場合、半導体装置１０１Ａは、カメラの電源制御およびカメラに設けられている電子装置のセルフチェックを実施する。セルフチェックは、例えばカメラの電源が投入されたときに、実行される。そのため、半導体装置１０１Ａは、電源を投入したとき、負荷が大きくなる。一方、半導体装置１０１Ｂは、カメラの通常動作、例えば撮影動作の制御を実施する。そのため、電源投入後に、半導体装置１０１Ｂの負荷が大きくなる。この実施の形態２では、カメラの電源を投入したときに、半導体装置１０１Ａの処理能力を優先させ、通常動作のときには、半導体装置１０１Ｂの処理能力を優先させる。

図８において、時刻ｔ１のときにカメラの電源が投入されたとする。プロセッサ７０１は、プログラムに従って、消費電流制御信号ＩＣＴＡの電圧が徐々に低くなるように、デジタルの消費電流制御信号ＩＣＴＡ−Ｄを変化させる（図８（Ｃ）、接地電圧Ｖｓｓの方向へ変化）。このとき、プロセッサ７０１は、消費電流制御信号ＩＣＴＢの電圧が、高い状態で維持されるように、デジタルの消費電流制御信号ＩＣＴＢ−Ｄを形成する（図８（Ｅ））。

消費電流制御信号ＩＣＴＡの電圧を徐々に低くすることにより、時刻ｔ１から時刻ｔ３の間において、半導体装置１０１Ａにおけるクロック信号生成回路１０５から出力されるクロック信号の周波数は、低い周波数から徐々に高い周波数へと変更される。これにより、半導体装置１０１Ａにおける処理回路の動作速度が速くなり、半導体装置１０１Ａによる電源制御およびセルフチェックが敏速に行われるようになる（処理能力増大）。クロック信号の周波数が高くなるのに従って、半導体装置１０１Ａの消費電流ＩｃｃＡは、図８（Ｂ）に示すように、時刻ｔ１から増加する。一方、消費電流制御信号ＩＣＴＢは、図８（Ｅ）に示すように、時刻ｔ１から時刻ｔ３の間においては、高い電圧に維持しているため、半導体装置１０１Ｂにおけるクロック信号生成回路１０５から出力されるクロック信号の周波数は低くなっている。そのため、半導体装置１０１Ｂの消費電流ＩｃｃＢは、低い値に維持されている。

電源投入のときには、半導体装置１０１Ａが優先的に処理を行う。そのため、総消費電流Ｉｃｃは、主に半導体装置１０１Ａの消費電流ＩｃｃＡの増加に伴って、時刻ｔ１から増加を開始する。総消費電流Ｉｃｃが増加すると、消費電流信号ＣＩＳの値が上昇する。プロセッサ７０１は、消費電流信号ＣＩＳの値が、所定の値に近づくと、時刻ｔ２近辺で示すように、消費電流制御信号ＩＣＴＡの電圧が高くなるように（電源電圧Ｖｃｃの方向へ変化）、デジタルの消費電流制御信号ＩＣＴＡ−Ｄを変化させる。これにより、総消費電流Ｉｃｃが最大許容電流に到達する前に、総消費電流Ｉｃｃが減少する。

カメラの電源が投入されて、例えば半導体装置１０１Ａによるセルフチェックが完了すると、プロセッサ７０１は、消費電流制御信号ＩＣＴＡの電圧が高くなるように、デジタルの消費電流制御信号ＩＣＴＡ−Ｄを変化させる。

図８では、時刻ｔ３において、カメラの撮影が開始される。カメラの撮影が開始されると、プロセッサ７０１は、プログラムに従って、電流制御信号ＩＣＴＢの電圧が徐々に低くなるように、デジタルの電流制御信号ＩＣＴＢ−Ｄを変化させる（図８（Ｅ））。このとき、プロセッサ７０１は、電流制御信号ＩＣＴＡの電圧が高くなるように、デジタルの電流制御信号ＩＣＴＡ−Ｄを変化させる（図８（Ｃ））。

電流制御信号ＩＣＴＢの電圧を徐々に低くすることにより、時刻ｔ３から時刻ｔ５の間において、半導体装置１０１Ｂにおけるクロック信号生成回路１０５から出力されるクロック信号の周波数は、低い周波数から徐々に高い周波数へと変更される。これにより、半導体装置１０１Ｂにおける処理回路の動作速度が速くなり、半導体装置１０１Ｂによる撮影動作の制御が敏速に行われるようになる（処理能力増大）。クロック信号の周波数が高くなるのに従って、半導体装置１０１Ｂの消費電流ＩｃｃＢは、図８（Ｄ）に示すように、時刻ｔ３から増加する。一方、消費電流制御信号ＩＣＴＡは、図８（Ｃ）に示すように、徐々に、高い電圧へ変化している。そのため、半導体装置１０１Ａにおけるクロック信号生成回路１０５から出力されるクロック信号の周波数は、徐々に低くなる。その結果、総消費電流Ｉｃｃが、高くなるのを抑制することが可能となる。

このようにして、半導体装置１０１Ａと１０１Ｂを、シーケンシャルに制御することにより、総消費電流が大きくなるのを抑制しながら、特定の半導体装置の処理能力を増大させることが可能となる。

図７では、プロセッサ７０１を用いて、消費電流制御信号ＩＣＴＡ−Ｄ、ＩＣＴＢ−Ｄを形成する例を説明したが、これに限定されるものではない。例えば、プロセッサ７０１の代わりにタイミング信号を生成するタイマー回路を用いるようにしてもよい。この場合、タイマー回路によって、半導体装置１０１Ａの処理能力を増大させるタイミングと、半導体装置１０１Ｂの処理能力を増大させるタイミングとが、シーケンシャルになるように制御する。このとき、Ａ／Ｄ変換回路７００から出力される消費電流信号ＣＩＳ−Ｄを、処理能力を増大させる半導体装置に供給される消費電流制御信号に対応するデジタルの消費電流制御信号として供給する。これにより、半導体装置１０１Ａおよび１０１Ｂの処理能力を、シーケンシャルに増大させることが可能になるとともに、処理能力を増大させる半導体装置の消費電流が、総消費電流Ｉｃｃの値に従って変更されるようになる。

また、２個の半導体装置１０１Ａと１０１Ｂを例にして説明したが、勿論、３個以上の半導体装置に対しても適用することができる。この場合にも、総消費電流の増加を抑制しながら、３個以上の半導体装置の処理能力の増大をシーケンシャルに制御することが可能となる。

＜変形例＞
図７において、プロセッサ７０１は、消費電流信号ＣＩＳ−Ｄに従って消費電流制御信号ＩＣＴＡ−ＤおよびＩＣＴＢ−Ｄを形成する。この場合、プロセッサ７０１は、総消費電流Ｉｃｃが、最大許容電流を超えないように、消費電流制御信号ＩＣＴＡ−Ｄおよび／またはＩＣＴＢ−Ｄを変化させる。すなわち、プロセッサ７０１は、消費電流信号ＣＩＳ−Ｄを監視し、消費電流信号ＣＩＳ−Ｄが、最大許容電流に対応する値に到達する前に、消費電流制御信号ＩＣＴＡ、ＩＣＴＢの両方またはいずれか一方の電圧を、高くするようなデジタルの消費電流制御信号ＩＣＴＡ−Ｄ、ＩＣＴＢ−Ｄを形成する。これにより、半導体装置１０１Ａ、１０１Ｂのそれぞれにおいて、またはいずれか一方において、クロック信号の周波数が低い周波数へ変更される。その結果として、総消費電流Ｉｃｃが低減され、最大許容電流を超えるのを防ぐことが可能となる。

また、消費電流信号ＣＩＳ−Ｄの監視において、消費電流信号ＣＩＳ−Ｄの値が、所定の値まで低下したとき、プロセッサ７０１は、消費電流制御信号ＩＣＴＡ、ＩＣＴＢの両方またはいずれか一方の電圧を、低くするようなデジタルの消費電流制御信号ＩＣＴＡ−Ｄ、ＩＣＴＢ−Ｄを形成する。これにより、半導体装置１０１Ａ、１０１Ｂの処理抗力の向上を図ることが可能となる。上記した動作を、プロセッサ７０１は繰り返して実行する。

上記した動作において、消費電流制御信号ＩＣＴＡおよびＩＣＴＢのいずれか一方の電圧を高く（低く）する場合、どちらの消費電流制御信号を高く（低く）にするかは、例えば、プロセッサ７０１によって実行されるプログラムにおいて、予め定めるようにすればよい。

（実施の形態３）
図９は、実施の形態３に係わる半導体装置の構成を示すブロック図である。同図には、電子装置に含まれる電源回路と複数の電子部品のうち、電子部品として用いられる半導体装置１０１Ｃと抵抗素子９００のみが示されている。

実施の形態１で述べたように、半導体装置は、半導体チップと、半導体チップを封止したパッケージとを備えており、パッケージには、外部端子が設けられている。図９には、パッケージに封止された状態の半導体装置が示されている。

半導体チップに形成された回路ブロックの構成は、図１に示した構成と類似しているため、図９では省略している。図１に示した半導体装置１０１における回路ブロックの構成と相違する部分を説明すると、半導体装置１０１Ｃが備えているＡ／Ｄ変換回路１０６は、基準電圧Ｖｒに対する制御電圧Ｖｉｎの電圧値を、アナログ／デジタル変換する。変換されたデジタル信号は、実施の形態１と同様に、クロック信号生成回路１０５へ供給される。

図９において、ＰＳ１は、半導体装置１０１Ｃの接地端子を示しており、ＰＣ１は、半導体装置１０１Ｃの電源端子を示している。また、ＰＡ１−Ｒは、基準電圧Ｖｒが供給される半導体装置１０１Ｃの外部端子を示しており、ＰＡ１−Ｉは、制御電圧Ｖｉｎが供給される半導体装置１０１Ｃの外部端子を示している。図９において、Ｐは、上記した外部端子を除いた半導体装置１０１Ｃの外部端子を示している。

図９には示されていないが、電子装置に含まれる電源回路としては、図１に示した電源電圧供給回路１１０が用いられている。電源回路（電源電圧供給回路１１０）から出力された電源電圧は、抵抗素子９００を介して、半導体装置１０１Ｃの電源端子ＰＣ１に給電される。抵抗素子９００の抵抗値は、小さくされているが、抵抗素子９００を、半導体装置１０１Ｃの消費電流Ｉｃｃが流れることにより、電圧降下を発生する。図９では、半導体装置１０１Ｃの電源端子ＰＣ１に給電される電源電圧をＶｃｃとし、電源回路から出力する電源電圧をＶｃｃ−０として示している。抵抗素子９００の一方の端子は、半導体装置１０１Ｃの外部端子ＰＡ１−Ｒに接続され、他方の端子は、半導体装置１０１Ｃの外部端子ＰＡ１−Ｉに接続されている。また、電源回路から出力された接地電圧Ｖｓｓが、半導体装置１０１Ｃの接地端子ＰＳ１に供給される。

実施の形態１で述べたように、半導体装置１０１Ｃは、クロック信号生成回路１０５から出力されたクロック信号に従って動作する。動作することにより、半導体装置１０１Ｃの電源端子ＰＣ１を消費電流Ｉｃｃが流れる。消費電流Ｉｃｃが流れることにより、抵抗素子９００において、電圧降下が発生する。この実施の形態３においては、抵抗素子９００の一方の端子に発生する電圧が基準電圧Ｖｒとされ、半導体装置１０１Ｃの外部端子ＰＡ１−Ｒに供給される。また、抵抗素子９００の他方の端子に発生する電圧が、制御電圧Ｖｉｎとして、半導体装置１０１Ｃの外部端子ＰＡ１−Ｉに供給される。これにより、基準電圧Ｖｒを基準として制御電圧Ｖｉｎの電圧値は、半導体装置１０１Ｃの消費電流の値に従って変化することになる。言い換えるならば、基準電圧Ｖｒと制御電圧Ｖｉｎとの間の電圧差が、半導体装置１０１Ｃの消費電流の値に従って変化する。

半導体装置１０１ＣにおけるＡ／Ｄ変換回路１０６（図１参照）は、基準電圧Ｖｒに対する制御電圧Ｖｉｎの電圧差を、デジタル信号へ変換する。基準電圧Ｖｒに対する制御電圧Ｖｉｎの電圧差が大きくなると、実施の形態１と同様に、クロック信号生成回路１０５（図１および図３参照）から出力されるクロック信号の周波数が、低くなる。反対に、基準電圧Ｖｒに対する制御電圧Ｖｉｎの電圧差が小さくなると、クロック信号生成回路１０５から出力されるクロック信号の周波数が高くなる。

図１０は、半導体装置１０１Ｃの動作を示す波形図である。図１０において、横軸は時間を示している。図１０（Ａ）の縦軸は、電圧を示しており、時間経過に伴う制御電圧Ｖｉｎの電圧変化を示している。また、図１０（Ｂ）の縦軸は、周波数を示しており、時間の経過に伴うクロック信号の周波数変化を示している。ここでは、特に制限されないが、図１０（Ｂ）に示されているクロック信号は、半導体装置１０１Ｃ内のプロセッサ１０３（図１参照）に供給されるクロック信号、すなわちプロセッサ１０３の動作周波数を示している。

次に、図１および図１０を参照にして、図９に示した半導体装置１０１Ｃの動作を説明する。クロック信号生成回路１０５から出力されているクロック信号に従って、プロセッサ１０３等の処理回路が動作を開始すると、半導体装置１０１Ｃの電源端子ＰＣ１を流れる消費電流Ｉｃｃが、次第に高くなる。これにより、抵抗素子３００において発生する電圧降下の電圧も、次第に大きくなる。その結果、基準電圧Ｖｒに対する制御電圧Ｖｉｎの電圧差が、次第に大きくなる（図１０（Ａ）では、制御電圧Ｖｉｎが、基準電圧Ｖｒに対して下側へ向かう）。

制御電圧Ｖｉｎが、時刻ｔ１において、所定のしきい値電圧Ｖｒｄに到達すると、Ａ／Ｄ変換回路１０６内の制御回路１０６−Ｃが、選択回路４０４に対して、低い周波数のクロック信号を指定するクロック選択信号ＦＳＤを出力する。これにより、半導体装置１０１Ｃ内の処理回路へ供給されるクロック信号の周波数が、低い周波数へ変更される。その結果、半導体装置１０１Ｃの消費電流が小さくなり、基準電圧Ｖｒに対する制御電圧Ｖｉｎの電圧差が、次第に小さくなる（図１０（Ａ）では、制御電圧Ｖｉｎが、基準電圧Ｖｒ側へ向かう）。

時刻ｔ２において、もし、制御電圧Ｖｉｎが、所定のしきい値電圧Ｖｒに到達すると、Ａ／Ｄ変換回路１０６内の制御回路１０６−Ｃが、選択回路４０４に対して、高い周波数のクロック信号を指定するクロック選択信号ＦＳＤを出力する。これにより、半導体装置１０１Ｃ内の処理回路へ供給されるクロック信号の周波数が、高い周波数へ変更される。その結果、半導体装置１０１Ｃの消費電流が、再び大きくなり、制御電圧Ｖｉｎの電圧値が、次第に低くなる。

上記した動作を繰り返すことにより、半導体装置１０１Ｃの消費電流は、所定の値を超えないように、自動的に周波数の変更が行われるようになる。また、少ない素子数で、消費電流を、所定の値を超えないように調整することが可能である。

所定のしきい値電圧として、基準電圧Ｖｒを用いることを説明したが、これに限定されるものでなく、基準電圧Ｖｒと電源電圧Ｖｃｃとの間の電圧であればよい。

クロック信号の周波数を変更する際のヒステリシスとして、２個のしきい値電圧を用いる例を説明したが、これに限定されない。実施の形態１と同様に、所定の期間、クロック信号の変更を行わないようにしてもよい。

（実施の形態４）
半導体装置を電子部品として用いて、電子装置を開発する際、半導体装置の処理能力と消費電流とを把握することが行われる。実施の形態４では、半導体装置の処理能力と消費電流を把握するのに有効な半導体装置が提供される。

図１１は、実施の形態４に係わる半導体装置の処理能力を把握する構成を示すブロック図である。同図において、１０１Ｄは、電子装置に電子部品として組み込まれる半導体装置を示している。半導体装置１０１Ｄは、実施の形態３と同じ構成を有している。そのため、説明の都合上必要な場合を除き、半導体装置１０１Ｄの構成についての説明は省略する。

この実施の形態４において、半導体装置１０１Ｄの電源端子ＰＣ１には、電源電圧Ｖｃｃが供給され、接地端子ＰＳ１には、接地電圧Ｖｓｓが供給され、半導体装置１０１Ｄの外部端子ＰＡ１−Ｒには、基準電圧Ｖｒが供給される。半導体装置１０１Ｄの外部端子ＰＡ１−Ｉには、制御電圧Ｖｉｎが供給される。

実施の形態３と異なり、制御電圧Ｖｉｎは、抵抗分圧回路によって形成される。すなわち、電源電圧Ｖｃｃと接地電圧Ｖｓｓとの間に直列接続された抵抗素子Ｒ１１０、Ｒ１１１によって、抵抗分圧回路が構成されており、抵抗素子Ｒ１１０とＲ１１１との接続点から制御電圧Ｖｉｎが出力される。また、抵抗素子Ｒ１１０は、可変抵抗素子（以下、この可変抵抗素子も符号はＲ１１０とする）によって構成されている。半導体装置１０１Ｄの処理能力、消費電流を把握する際には、この可変抵抗素子Ｒ１１０の抵抗値を変更する。

可変抵抗素子Ｒ１１０の抵抗値を変更することにより、制御電圧Ｖｉｎの電圧値が変化する。半導体装置１０１ＤにおけるＡ／Ｄ変換回路１０６は、実施の形態３の場合と同様に、基準電圧Ｖｒに対する制御電圧Ｖｉｎの電圧値を、デジタル信号に変換して、クロック信号生成回路１０５へ供給する。従って、開発に際して、可変抵抗素子Ｒ１１０の抵抗値を変更することにより、半導体装置１０１Ｄ内のクロック信号の周波数を変更することが可能となる。

図１２は、図１１に示した半導体装置１０１Ｃの動作を示す波形図である。図１２において、横軸は時間を示している。また、図１２（Ａ）の縦軸は、電圧を示しており、図１２（Ａ）は、時間の経過に伴って、可変抵抗素子Ｒ１１０の抵抗値を変化させたときの、制御電圧Ｖｉｎの波形を示している。図１２（Ｂ）の縦軸は、周波数を示しており、図１２（Ｂ）は、制御電圧Ｖｉｎに対する半導体装置１０１Ｄ内でのクロック信号の周波数の変化を示している。

可変抵抗Ｒ１１０の抵抗値を変化させることにより、制御電圧Ｖｉｎの電圧が変化する。半導体装置１０１Ｄは、供給されている制御電圧Ｖｉｎに従った周波数のクロック信号が、クロック信号生成回路１０５から、処理回路へ供給される。これにより、処理回路は、供給されている周波数のクロック信号に従って動作することになる。このとき、半導体装置１０１Ｄにおける処理能力を把握する。また、半導体装置１０１Ｃの電源端子ＰＣ１を流れる消費電流を測定する。

可変抵抗素子Ｒ１１０の抵抗値を、変更することにより、制御電圧Ｖｉｎは、図１２（Ａ）に示すように変化する。制御電圧Ｖｉｎの値を変更することにより、時刻ｔ１〜ｔ７のそれぞれにおいて、半導体装置１０１Ｄ内のクロック信号の周波数が変化する。クロック信号の周波数変化したときに、半導体装置１０１Ｄの処理能力と消費電流を把握する。これにより、半導体装置１０１Ｄの外部からの制御により、クロック信号の周波数を変更しながら、半導体装置１０１Ｄの処理能力と消費電流を把握することが可能となる。

プロセッサ１０２および周辺回路１０３の処理能力および消費電流は、プログラムによって変更することが可能である。そのため、プログラムを変更することにより、半導体装置１０１Ｄの処理能力と消費電流を変更することは可能であるが、プログラム変更のために負担が発生する。

実施の形態４によれば、例えば、最も高い処理能力を実現できるようなプログラムを作成し、半導体装置１０１Ｄに格納する。そのあとで、制御電圧Ｖｉｎを変更しながら、それぞれの制御電圧Ｖｉｎに対する処理能力と消費電流を把握する。把握した処理能力と消費電流から、所望の処理能力と消費電流に対応する制御電圧Ｖｉｎを選択し、半導体装置１０１Ｄに供給するようにする。このようにすれば、プログラムの変更をしなくても、所望の処理能力と消費電流の半導体装置を提供することが可能となる。

図１１は、制御電圧Ｖｉｎを抵抗分圧回路により構成する例をしめしたが、これに限定されるものではなく、制御電圧Ｖｉｎとして可変電圧を形成することが可能な回路であればよい。

実施の形態１〜４のいずれにおいても、半導体装置が動作するクロック信号の周波数を、半導体装置の外部から制御することが可能であり、半導体装置の外部から半導体装置の消費電流を制御することが可能である。また、半導体装置によって実行される処理を、半導体装置内のプロセッサにより実行されるプログラムを変更することによって変えた場合、半導体装置の消費電流が変わるが、この場合にも、消費電流が増加するのを抑制することが可能である。

さらに、動作電圧および／または周囲環境が変化しても、消費電流が、最大許容電流を超えないように制限することが可能である。また、半導体装置および／または電子部品が製造ばらつきによって、消費電流がばらつく場合であっても、半導体装置および／または電子装置の最大許容電流を超えないように制限することが可能である。

電子装置の観点で見た場合、複数の電子部品のうちのいずれかが、故障等によって消費電流が増加したとき、実施の形態に係わる半導体装置は、自身の消費電流を低減する方向に動作するため、安全性の向上を図ることが可能となる。

実施の形態２においては、複数の半導体装置で、消費電流を制御するようにしているため、より細かく消費電流の制御がすることが可能となり、電子装置を最大許容電流の近辺で動作させることが可能となる。

また、動作の状態および周囲環境を、常に監視しながら、半導体装置のクロック信号の周波数を変更しているため、動作状態の変化および周囲環境の変化に対して、消費電流の増加を抑制することが可能となる。そのため、動作状況および周囲環境の変化を考慮して、予め電子装置の消費電流を見積もらなくても、最大許容電流を超えないようにすることが可能である。半導体装置がプロセッサを有している場合、例えば周辺回路を動作させるタイミングおよびクロック信号の周波数は、プロセッサにより実行されるプログラムにより定めらことが可能である。そのため、プログラムによって、周辺回路を動作させるタイミングあるいはクロック信号を変更するタイミングを調整することによって、消費電流が増減するタイミングを定めることが可能である。そのため、電子装置を開発する際には、最大許容電流を超えないように、プログラムによって、消費電流の分散を図ることは可能である。しかしながら、周囲環境の変化によっても消費電流は変わるため、最大許容電流を超えないようにしながら、最大限の処理能力を発揮させるプログラムを、予め作成するには、相当の時間等を要する。実施の形態によれば、動作状況および周囲環境に応じて、消費電流が制御されるため、プログラムの作成を容易化することが可能である。

上記した実施の形態においては、消費電流信号ＣＩＳの値が大きくなったとき、クロック信号の周波数を低くし、消費電流信号ＣＩＳの値が小さくなったとき、クロック信号の周波数を高くするように説明したが、これに限定されるものではなく、逆であってもよいことは言うまでもない。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

１００ 電子装置
１０１ 半導体装置
１０２ 内部電源回路
１０３ マイクロプロセッサ
１０４ 周辺回路
１０５ クロック信号生成回路
１０６ アナログ／デジタル変換回路
１０７ メモリ
１０８ 電子部品
１０９ 電源回路
１１０ 電源電圧供給回路
１１１ 消費電流信号生成回路
ＰＣ１、ＰＣ２ 電源端子
ＰＳ１、ＰＳ２ 接地端子
ＰＡ１ 外部端子
Ｌ１、Ｌ２ 電源配線
ＣＩＳ 消費電流信号

Claims (6)

1. それぞれ電源端子を有する複数の電子部品と、電源配線を介して、前記複数の電子部品の電源端子に結合された電源回路とを備える電子装置であって、
   前記電源回路は、前記複数の電子部品に流れる電流に従ったアナログ信号を出力する消費電流信号生成回路を備え、
   前記複数の電子部品のうちの一の電子部品は、
   前記アナログ信号が供給される外部端子と、
   クロック信号を生成するクロック信号生成回路と、
   前記クロック信号に従って動作する処理回路と、
   を備え、前記クロック信号生成回路によって生成されるクロック信号の周波数が、前記アナログ信号の値によって変化する、半導体装置である、電子装置。
2. 請求項１に記載の電子装置において、
   前記電源回路は、
   前記電源配線を介して、前記複数の電子部品の電源端子に結合される電源供給端子と、
   電源電圧を供給する電源電圧供給回路と、
   を備え、
   前記消費電流信号生成回路は、前記電源供給端子と前記電源電圧供給回路との間に結合され、前記電源供給端子を流れる電流に従って、前記アナログ信号を形成する、電子装置。
3. 請求項２に記載の電子装置において、
   前記半導体装置は、前記アナログ信号をデジタル信号へ変換するアナログ／デジタル変換回路を備え、
   前記クロック信号生成回路は、互いに異なる周波数のクロック信号から、前記デジタル信号に従って、クロック信号を選択し、選択したクロック信号を前記処理回路へ供給する選択回路を備える、電子装置。
4. それぞれ電源端子を有する複数の電子部品と、電源配線を介して、前記複数の電子部品の電源端子に結合された電源回路とを備える電子装置であって、
   前記複数の電子部品のうちの第１電子部品および第２電子部品のそれぞれは、
   電流制御信号が供給される外部端子と、
   クロック信号を生成するクロック信号生成回路と、
   前記クロック信号に従って動作する処理回路と、
   を備え、前記クロック信号生成回路によって生成される前記クロック信号の周波数が、前記電流制御信号によって変化する半導体装置であり、
   前記電源回路は、前記第１電子部品である第１半導体装置の外部端子に供給される第１電流制御信号と、前記第２電子部品である第２半導体装置の外部端子に供給される第２電流制御信号を形成する電流分配制御回路を備え、前記電流分配制御回路は、前記第１電流制御信号と前記第２電流制御信号とによって、前記第１半導体装置または前記第２半導体装置における前記クロック信号の周波数が、高くなるように制御する、電子装置。
5. 請求項４に記載の電子装置において、
   前記電源回路は、前記複数の電子部品に流れる電流に従った消費電流信号を生成する消費電流信号生成回路を備え、
   前記電流分配制御回路は、前記消費電流信号を受け、前記第１電流制御信号と前記第２電流制御信号を形成する、電子装置。
6. 請求項５に記載の電子装置において、
   前記第１電流制御信号および前記第２電流制御信号のそれぞれは、アナログ信号であり、
   前記第１半導体装置および前記第２半導体装置のそれぞれは、前記外部端子に結合されたアナログ／デジタル変換回路を備え、
   前記クロック信号生成回路は、前記アナログ／デジタル変換回路からのデジタル信号に従って、互いに異なる周波数のクロック信号から、クロック信号を選択し、選択したクロック信号を前記処理回路へ供給する選択回路を備える、電子装置。

Images