CN106026986A - 半导体装置和电子装置 - Google Patents
半导体装置和电子装置 Download PDFInfo
- Publication number
- CN106026986A CN106026986A CN201610191433.9A CN201610191433A CN106026986A CN 106026986 A CN106026986 A CN 106026986A CN 201610191433 A CN201610191433 A CN 201610191433A CN 106026986 A CN106026986 A CN 106026986A
- Authority
- CN
- China
- Prior art keywords
- circuit
- clock signal
- semiconductor device
- signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/354—Astable circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种半导体装置和电子装置。该半导体装置能稳定操作,包括:产生时钟信号的时钟信号产生电路;根据由时钟信号产生电路产生的时钟信号操作的处理电路;外部端子;以及耦合到处理电路的电源端子。时钟信号产生电路根据供应到外部端子的电流信号的电压值改变将要产生的时钟信号的频率。而且,电流消耗信号的电压值根据电源端子中流动的电流消耗改变。
Description
相关申请交叉引用
将2015年3月30日提交的日本专利申请No.2015-070420的公开内容,包括说明书、附图和摘要整体并入本文作为参考。
技术领域
本发明涉及一种半导体装置,并且特别涉及一种具有时钟产生电路的半导体装置以及包括该半导体装置的电子装置。
背景技术
对于具有时钟产生电路的半导体装置来说,例如为微计算机等。这种半导体装置更加需要高性能以及先进的功能。而且,制造半导体装置的制造工艺已经很精细,以便在响应于这些需求的同时实现低成本。高性能和/或先进的功能已经致使操作半导体装置时产生的操作电流增大。而且,伴随着半导体制造工艺的精细化,半导体装置中的泄漏电流也增大。
在日本未审专利申请公布No.2012-108729,日本未审专利申请公布No.特开平5(1993)-143753以及日本专利No.4373370每一个中都描述了涉及采用时钟信号操作电路的技术。
发明内容
伴随高性能、先进的功能以及制造工艺的精细化,操作电流和泄漏电流增大。具体地,包括操作电流和泄漏电流的电流消耗增大。而且,诸如微计算机的半导体装置根据时钟产生电路产生的时钟信号进行操作。因此,可通过增加时钟信号的频率使半导体装置中的处理速度更快。但是,时钟信号频率的增大会致使操作电流的增大。因此,半导体装置的最大电流消耗倾向于根据时钟信号频率的增大而增大。
电源电压从设置在半导体装置外部的电源电路供应,并且通过供应的电源电压操作半导体装置。为了稳定半导体装置的操作,即使在半导体装置的电流消耗达到最大电流消耗时,电源电路也需要供应半导体装置所需的电源电压。例如,在半导体装置的电流消耗达到最大电流消耗时,从电源电路供应到半导体装置的电源电压降低的情况下,半导体装置的操作变得不稳定,并且担心故障发生。
另一方面,半导体装置的电流消耗由于放置半导体装置的周围环境以及半导体装置的制造变动而改变。例如,当环境温度改变时,泄漏电流改变。因此,半导体装置的电流消耗改变。因此,难以预先估算半导体装置的最大电流消耗。而且,也难以控制最大电流消耗值。
利用多个电子部件以及电源电路构造提供预定功能的电子装置。对于电子部件来说,采用半导体装置、阻性元件、容性元件、晶体管等等,并且电源电路将电源电压供应到这些电子部件。例如,为了更快提供预定功能,电子装置在电流消耗几乎最大(最大容许电流)的状态下操作。在这种情况下,仅控制单个半导体装置的电流消耗不足以提供在更高速度下稳定操作的电子装置。
日本未审专利申请公布No.2012-108729描述了一种涉及从磁场供应电力的系统的技术。日本未审专利申请公布No.特开平5(1993)-143753描述了一种通过将电源电压与参考电压进行比较以控制时钟频率的技术。而且,日本专利No.4373370描述了一种在稳定保持内部电源电压的同时调整时钟信号频率的技术。
但是,在日本未审专利申请公布No.2012-108729,日本未审专利申请公布No.特开平5(1993)-143753以及日本专利No.4373370中,没有提及从半导体装置外部控制半导体装置中包括的时钟产生电路。
从说明书以及附图的说明将使其他目的和新颖特征变得显而易见。
根据一个实施例,半导体装置包括时钟信号产生电路,根据时钟信号产生电路产生的时钟信号操作的处理电路、外部端子以及电源端子。时钟信号产生电路产生的时钟信号的频率由供应到外部端子的模拟信号控制。
操作处理电路的时钟信号的频率由供应到外部端子的模拟信号控制,并且因此可从半导体装置外部控制半导体装置的电流消耗。
而且,根据另一实施例,提供一种包括多个电子部件以及电源电路的电子装置。电源电路包括根据电子部件中流动的电流输出模拟信号的电流消耗信号产生电路。而且,电子部件中的一个是半导体装置。半导体装置包括时钟信号产生电路以及根据时钟信号产生电路产生的时钟信号操作的处理电路。时钟信号产生电路产生的时钟信号的频率由从电源电路输出的模拟信号控制。
根据电子部件中流动的电流控制时钟信号的频率。因此,例如,当电子装置的电流消耗增大时,可控制半导体装置的电流消耗以便降低。
根据一个实施例,能提供一种可稳定操作的半导体装置。
附图说明
图1是示出根据第一实施例的电子装置的构造的框图;
图2是示出根据第一实施例的电源电路的构造的框图;
图3是示出根据第一实施例的时钟信号产生电路的构造的框图;
图4A和4B是各示出根据第一实施例的电子装置100的操作的波形图;
图5是示出根据第一实施例的变型例的电流消耗信号产生电路的构造的电路图;
图6是示出根据第二实施例的电子装置的构造的框图;
图7是示出根据第二实施例的电流分布控制电路的构造的框图;
图8A至8E是各示出根据第二实施例的电子装置的操作的波形图;
图9是示出根据第三实施例的半导体装置的构造的框图;
图10A和10B是各示出根据第三实施例的半导体装置的操作的波形图;
图11是示出根据第四实施例的半导体装置的构造的框图;以及
图12A和12B是各示出根据第四实施例的半导体装置的操作的波形图。
具体实施方式
以下,将根据附图详细说明本发明的实施例。应当注意,为了解释实施例,原则上在所有附图中,相同组成元件由相同参考数字指定,且原则上将省略其重复说明。
第一实施例
图1是示出根据第一实施例的电子装置的构造的框图。参考图1,将说明根据第一实施例的电子装置的构造,构成电子装置的电源电路以及作为电子部件的半导体装置的构造。
<电子装置的构造以及电源电路和半导体装置的简述>
首先将说明电子装置的构造。在图1中,参考数字100表示电子装置;101和108,电子部件;以及109,电源电路。通过将电子部件101和108彼此组合而构造电子装置100以执行预定功能或处理。而且,将电源电压Vcc以及接地电压Vss供应到电子部件101和108中的每一个的电源电路109设置在电子装置100处以便操作电子部件101和108。显然,电子部件的数目不限于两个,而可以是三个或更多。而且,对于电源电压Vcc来说,电压值彼此不同的多个电源电压可从电源电路109供应到电子部件101和108。
在第一实施例中,电子部件101是半导体装置,且电子部件108可以是半导体装置、阻性元件、容性元件、晶体管或通过彼此组合这些元件获得的电路。将采用其中作为电子部件101的半导体装置(以下半导体装置的参考数字是101)是微计算机的实例说明该实施例。
半导体装置101没有特别限制,而是可包括一个半导体芯片,通过密封该半导体芯片获得的封装体,以及设置在封装体上的多个外部端子。将在下文说明的多个电路块采用公知的半导体制造工艺形成在半导体芯片上。各个电路块的输入或输出耦合到设置在封装体处的外部端子。而且,电路块中的每一个都耦合到设置在封装体处的那些端子中的、被供应有电源电压Vcc的外部端子(电源端子)以及被供应有接地电压Vss的外部端子(接地端子)。
在图1中,被供应有电源电压Vcc的外部端子表示为PC1,且被供应有接地电压Vss的外部端子表示为PS1。电路块中的每一个分别利用供应到外部端子PC1以及PS1作为操作电压的电源电压Vcc以及接地电压Vss操作。而且,在图1中,PA1表示设置在封装体处的那些端子中的一个外部端子,且电流消耗信号CIS从电源电路109供应到外部端子PA1。应当注意半导体装置具有除上述端子之外的其他外部端子,而这些外部端子在图1中被省略。
在图1中,PC2和PS2表示分别设置在电子部件108处的电源端子和接地端子。电源电压Vcc供应到电源端子PC2,且接地电压Vss供应到接地端子PS2。电子部件108还利用分别供应到电源端子PC2和接地端子PS2的作为操作电压的电源电压Vcc和接地电压Vss操作。应当注意电子部件108和半导体装置101通过信号线彼此耦合,且信号在其间相互传输和接收。但是,在图1中省略了信号线。
电源电路109包括电源供应端子PC3、接地供应端子PS3、以及输出电流消耗信号CIS的端子PA2。电源电路109输出来自电源供应端子PC3的电源电压Vcc以及输出来自接地供应端子PS3的接地电压Vss。电源电路109的电源供应端子PC3、半导体装置101的电源端子PC1、以及电子部件108的电源端子PC2通过电源线L1彼此电耦合。与上述类似,电源电路109的接地供应端子PS3、半导体装置101的接地端子PS1以及电子部件108的接地端子PS2通过电源线L2彼此电耦合。具体地,电源电压Vcc从电源电路109通过电源线L1供应到半导体装置101和电子部件108中的每一个,且接地电压Vss从电源电路109通过电源线L2供应到半导体装置101和电子部件108中的每一个。
在第一实施例中,电源电路109包括形成电源电压Vcc和接地电压Vss的电源电压供应电路110、以及电流消耗信号产生电路111。电源电压供应电路110可利用电池、或对商用电源降压的降压电路构造。电源电压供应电路110例如相对于接地电压Vss输出3.3V或5V的电压作为电源电压Vcc。
电流消耗信号产生电路111耦合在电源电压供应电路110、电源供应端子PC3以及接地供应端子PS3之间。虽然将利用图2在下文说明电流消耗信号产生电路111的一个实例,但是电流消耗信号产生电路111形成根据电源供应端子PC3中流动的电流值改变的模拟信号而作为电流消耗信号CIS,并从端子PA2输出该信号。电源供应端子PC3通过电源线L1耦合到半导体装置(电子部件101)的电源端子PC1以及电子部件108的电源端子PC2。电流消耗信号产生电路111形成根据对应于半导体装置(电子部件)101中流动的电流消耗以及电子部件108中流动的电流消耗之和的总电流消耗改变的模拟信号,且将其输出为电流消耗信号CIS。在这种情况下,半导体装置101以及电子部件108中流动的总电流消耗根据半导体装置101的操作状态和/或电子部件108的操作状态改变。而且,总电流消耗根据设置电子装置100的周围环境改变。因此,当输出电流消耗信号CIS时,从电流消耗信号产生电路111输出的电流消耗信号CIS根据半导体装置101和电子部件108的操作状态和/或周围环境改变。
<电源电路的构造>
在解释半导体装置101的构造之前,将说明电源电路109的构造,图2是示出根据第一实施例的电源电路109的构造的框图。在图2中,PC4表示电源电压供应电路110的电源端子,且PS4表示电源电压供应电路110的接地端子。电源电压供应电路110从电源端子PC4输出电源电压Vcc,且从接地端子PS4输出接地电压Vss。
电流消耗信号产生电路111包括安培计200,其测量电流并输出测量结果作为电压。安培计200串联耦合在电源端子PC4以及电源供应端子PC3之间,且测量在电源端子P4和电源供应端子PC3之间流动的总电流消耗Icc以将测量结果供应到端子PA2作为电流消耗信号CIS。当电源供应端子PC3中流动的电流,即,总电流消耗Icc随时间流逝而改变时,电流消耗信号CIS的电压值随时间流逝而改变。具体地,电流消耗信号CIS是电压值随时间流逝而改变的模拟信号。
电源电压供应电路110的接地端子PS4电耦合到接地供应端子PS3。在图1和图2中,接地端子PS4示出为通过电流消耗信号产生电路111耦合到接地供应端子PS3。但是,本发明不限于此。
应当注意,从将电流转换成电压的观点来看,安培计200可被认为是电流/电压转换电路。
<半导体装置的构造>
以下将采用图1说明半导体装置101的构造。在第一实施例中,半导体装置101是微计算机。虽然微计算机具有电路块,但是图1仅示出电路块的一部分以避免附图复杂化。在图1中,参考数字103表示微处理器(以下也称为处理器)103;104,外围电路;以及105,时钟信号产生电路。而且,在图1中,参考数字106表示将模拟信号转换成数字信号的模拟/数字转换电路(以下也称为A/D转换电路);107,存储程序等的存储器;以及102,内部电源电路。
内部电源电路102耦合到电源端子PC1以及接地端子PS1。电源电压Vcc从电源端子PC1供应,且接地电压Vss从接地端子PS1供应。内部电源电路102基于电源电压Vcc形成具有适用于处理器103、外围电路104、时钟信号产生电路105、A/D转换电路106以及存储器107中的每一个的电压值的操作电压,且将操作电压供应到各个单元。例如,通过降压电源电压Vcc形成用于处理器103的操作电压,且供应到处理器103。在图1中,通过虚线仅示出操作电压从内部电源电路102供应到处理器103和外围电路104所通过的电源线,以避免附图的复杂化,且省略了操作电压供应到其他电路块所通过的电源线。
处理器103、外围电路104以及存储器107中的每一个与时钟信号产生电路105产生的时钟信号同步操作。具体地,处理器103与时钟信号产生电路105产生的时钟信号同步读取并执行存储器107中存储的程序。在其中处理器103执行程序的处理中,处理器103允许外围电路104根据需要操作。外围电路104也与时钟信号产生电路105产生的时钟信号同步操作。处理器103执行存储器107中存储的程序,且因此实现半导体装置101的功能。
处理器103、外围电路104、存储器107等中的每一个根据时钟信号产生电路105产生的时钟信号操作。因此,当时钟信号产生电路105产生的时钟信号的频率改变时,这些电路块的操作速度可被改变。没有特别限制根据时钟信号操作的处理器103、外围电路104以及存储器107中的每一个,而是将其认为是处理电路。
在图1中,仅示出由时钟信号产生电路105产生的时钟信号被供应到处理器103和外围电路104中的每一个所通过的信号线以避免附图复杂化。但是,时钟信号也如上所述供应到存储器107。而且,时钟信号产生电路105产生的时钟信号可供应到其他电路块,例如内部电源电路102。在这种情况下,内部电源电路102例如执行与提供的信号同步的降压操作。
A/D转换电路106耦合到外部端子PA1以及时钟信号产生电路105。具体地,作为模拟信号的电流消耗信号CIS通过外部端子PA1供应到A/D转换电路106。A/D转换电路106将电流消耗信号CIS转换成数字信号以形成时钟选择信号FSD,且将其供应到时钟信号产生电路105。时钟信号产生电路105根据来自A/D转换电路106的选择信号FSD(数字信号)改变将要产生的时钟信号的频率。
图3是示出根据第一实施例的时钟信号产生电路105的构造的框图。时钟信号产生电路105包括振荡电路400、多个分频电路、以及通过时钟选择信号FSD控制的选择电路404。时钟信号产生电路105包括分频电路,图3中示出三个分频电路401至403。振荡电路400产生具有频率f1的时钟信号。分频电路401例如是1/2分频电路,且将来自振荡电路400的时钟信号分成1/2以形成具有低于频率f1的频率f2的时钟信号。而且,例如,分频电路402是1/3分频电路,且分频电路403是1/4分频电路。分频电路402将来自振荡电路400的时钟信号分成1/3以形成具有低于频率f2的频率f3的时钟信号。与上述类似,分频电路403将来自振荡电路400的时钟信号分成1/4以形成具有低于频率f3的频率f4的时钟信号。
选择电路404接收来自振荡电路400的时钟信号(频率f1)以及来自相应分频电路401至403的时钟信号(频率f2至f4),且选择具有将要供应到处理器103(外围电路104)的时钟选择信号FSD指定的频率的时钟信号。具体地,在第一实施例中,选择电路404选择具有作为数字信号的由时钟选择信号FSD指定的频率的时钟信号,且因此时钟信号产生电路105产生的时钟信号的频率改变。具有例如频率f1至f4的不同频率的时钟信号预先供应到选择电路404。因此,当时钟信号的频率改变时,能缩短需要等待直至供应到例如处理器103和外围电路104的处理电路的时钟信号的频率稳定的时间。
例如,可以设想电压控制振荡电路用作时钟信号产生电路105。但是,在这种情况下,当时钟信号的频率改变时,需要相位引入等,且需要时间直至供应到处理电路的时钟信号的频率稳定。
在操作处理器103和外围电路104的时钟信号的频率彼此不同的情况下,选择电路404选择并供应具有适用于各个电路的频率的时钟信号。
在第一实施例中,A/D转换电路106包括执行模拟/数字转换的转换电路106-A,以及基于来自转换电路106-A的数字信号形成时钟选择信号FSD的控制电路106-C。
控制电路106-C比较来自转换电路106-A的数字信号以及对应于预定阈值(阈值H)的数字信号(阈值H)。在其中来自转换电路106-A的数字信号大于数字信号(阈值H)的情况下,形成并输出指定具有低于当前频率的频率的时钟信号的时钟选择信号FSD。而且,控制电路106-C比较来自转换电路106-A的数字信号与对应于预定阈值(阈值L)的数字信号(阈值L)。在其中来自转换电路106-A的数字信号小于数字信号(阈值L)的情况下,形成并输出指定具有高于当前频率的频率的时钟信号的时钟选择信号FSD。而且,在其中来自转换电路106-A的数字信号处于数字信号(阈值H)以及数字信号(阈值L)之间的情况下,控制电路106-C持续输出指定具有当前频率的时钟信号的时钟选择信号FSD。
应当注意当控制电路106-C输出指定具有最高频率的时钟信号的时钟选择信号FSD时以及当来自转换电路106-A的数字信号小于数字信号(阈值L)时,控制电路106-C持续输出指定具有最高频率的时钟信号的时钟选择信号FSD。与上述类似,当控制电路106-C输出指定具有最低频率的时钟信号的时钟选择信号FSD时以及当来自转换电路106-A的数字信号大于数字信号(阈值H)时,控制电路106-C持续输出指定具有最低频率的时钟信号的时钟选择信号FSD。
在初始状态下,例如,当电源开启时,控制电路106-C例如输出指定具有最高频率(f1)的时钟信号的时钟选择信号FSD。
因此,在初始状态中,选择电路404选择将要供应到处理器103等的、由振荡电路400形成的时钟信号。随后,当电流消耗信号CIS的值变高且来自转换电路106-A的数字信号变得高于数字信号(阈值H)时,控制电路106-C输出指定具有低于当前频率(f1)的频率(例如f3)的时钟信号的时钟选择信号FSD。因此,选择电路404选择具有将要供应到处理器103等的分频电路402形成的频率(f3)的时钟信号。
随后,控制电路106-C持续输出指定具有频率(f3)的时钟信号的时钟选择信号FSD直至转换电路106-A输出大于数字信号(阈值H)或小于数字信号(阈值L)的数字信号。随后,当转换电路106-A例如输出小于数字信号(阈值L)的数字信号时,控制电路106-C输出指定具有高于当前频率(f3)的频率(例如f1)的时钟信号的时钟选择信号FSD。因此,选择电路404选择并输出具有频率(f1)的时钟信号。相反,当转换电路106-A例如输出大于数字信号(阈值H)的数字信号时,控制电路106-C输出指定具有低于当前频率(f3)的频率(例如f4)的时钟信号的时钟选择信号FSD。因此,选择电路404选择并输出具有频率(f4)的时钟信号。
因此,从时钟信号产生电路105输出的时钟信号的频率基于电流消耗信号CIS的两个阈值(阈值H和阈值L)改变。具体地,当电流消耗信号CIS超过阈值(阈值H)时,从时钟信号产生电路105输出的时钟信号的频率降低。当电流消耗信号CIS变得低于阈值(阈值L)时,从时钟信号产生电路105输出的时钟信号的频率增大。换言之,电流消耗信号CIS由具有滞后现象的比较电路确定,且来自时钟信号产生电路105的时钟信号的频率基于比较电路的结果改变。
<半导体装置的操作>
图4是各示出根据第一实施例的电子装置100,电流消耗信号产生电路111以及半导体装置101的操作的波形图。将利用图1至图4说明这些操作。在图4中,各个横轴代表时间,图4A的纵轴代表从电流消耗信号产生电路111输出的电流消耗信号CIS的电压,且图4B的纵轴代表从时钟信号产生电路105输出的时钟信号的频率。应当注意,图4B中所示的时钟信号解释为供应到处理器103的时钟信号。在时钟信号供应到外围电路104和存储器107中的每一个时,供应具有适于各个装置的频率的时钟信号。但是,类似于图4B,频率随时间流逝而改变。
如图1中所示,半导体装置101以及电子部件108的电源端子PC1和PC2通过电源线L1耦合到电源电路109的电源供应端子PC3。当半导体装置101和/或电子部件108的负荷随时间流逝而改变时,半导体装置101和/或电子部件108中流动的电流消耗增大或减小。而且,半导体装置101和/或电子部件108中流动的电流消耗根据周围环境的改变而改变。在半导体装置101的情况下,当周围温度改变时,泄漏电流增大或减小。因此,半导体装置101中流动的电流消耗增大或减小(改变)。
电源电路109的电源供应端子PC3中流动的电流消耗值对应于半导体装置101以及电子部件108的电流消耗之和(总电流消耗值)。因此,如果半导体装置101和电子部件108中至少一个的电流消耗改变,则该值根据改变而改变。电流消耗信号CIS具有依照如图2中所述的电源供应端子PC3中流动的总电流消耗Icc的值的电压值。因此,电流消耗信号CIS的电压值随时间流逝根据电源供应端子PC3中流动的电流消耗(总电流消耗)的改变而改变。
图4A示出电流消耗信号CIS随时间流逝的电压变化。电压变化可被认为是示出总电流消耗的电流值的改变。在这种情况下,总电流消耗在时间t0和时间t1之间减小一次,且随后在图4A的实例中增大。总电流消耗持续增加直至接近时间t2,且随后如虚线所示减小,除非时钟信号的频率在半导体装置101中改变。
在第一实施例中,确定电流消耗信号CIS的值是否已经超过图3中所示的预定阈值(阈值H),且电流消耗信号CIS的值是否已经变得低于预定阈值(阈值L)。在其中电流消耗信号CIS的值已经超过预定阈值(阈值H)的情况下,A/D转换电路106将指定具有低于已经如图3中所示被输出的时钟信号的频率的时钟信号的时钟选择信号FSD供应到时钟信号产生电路105。另一方面,在其中电流消耗信号CIS的值已经变得低于预定阈值(阈值L)的情况下,A/D转换电路106将指定具有高于如图3中所示被输出的时钟信号的频率的时钟信号的时钟选择信号FSD输出至时钟信号产生电路105。
在图4的实例的情况下,随时间流逝以模拟方式改变的电流消耗信号CIS的电压值在时间t1处超过阈值(阈值H)。因此,A/D转换电路106输出指定具有低于直至时间t1为止被输出的时钟信号(频率f1)的频率(f3)的时钟信号的时钟选择信号FSD。因此,从时钟信号产生电路105输出的时钟信号的频率从高频(f1)改变至低频(f3)。供应到处理器103的时钟信号的频率降至频率(f3)。因此,处理器103的操作速度变慢,且处理器103中的电流消耗降低。在这种情况下,供应到诸如半导体装置101中的外围电路103以及存储器107的各个电路块的时钟信号的频率也降低,且因此电路块的操作速度变慢。因此,半导体装置101的电流消耗在时间t1降低,且总电流消耗值降低。因此,电流消耗信号CIS的电压值降低。
总电流消耗在时间t1和时间t2之间增加。因此,电流消耗信号CIS的电压值从时间t1再次上升,且再次在时间t2超过阈值(阈值H)。因此,A/D转换电路106在时间t2输出指定具有更低频率的时钟信号(频率f4)的时钟选择信号FSD以替代已经直至那时被指定的具有频率(f3)的时钟信号。因此,从时钟信号产生电路105输出的时钟信号的频率从频率(f3)改变至更低频率(f4)。类似于时间t1,总电流消耗在时间t2降低,且电流消耗信号CIS的电压值降低。
总电流消耗值在时间t2附近达到峰值,且随后降低。与此同时,电流消耗信号CIS的值上升一次,且随后降低。当电流消耗信号CIS的值在时间t4已经变得低于阈值(阈值L)时,A/D转换电路106输出指定具有高于频率(f4)的频率的时钟信号(频率f3)的时钟选择信号FSD以替代在时间t2和时间t3之间输出的时钟选择信号FSD,即指定频率(f4)的时钟选择信号FSD。因此,从时钟信号产生电路105输出的时钟信号的频率改变为高于时间t2和时间t3之间输出的频率(f4)的频率(f3)。供应到半导体装置101中的各个电路块(处理器103、外围电路104、存储器107等等)的时钟信号的频率增大,且操作速度变快。通过提高电路块的操作速度增大总电流消耗,且电流消耗信号CIS的电压值在时间t3立即增大。
在图4的实例中,总电流消耗在时间t3之后逐渐降低。因此,电流消耗信号CIS的电压值在时间t4再次变得低于阈值(阈值L)。因此,与时间t3类似,从时钟信号产生电路105输出的时钟信号的频率改变为高于时间t3和时间t4之间的频率(f3)的频率(f1)。因此,电路块在时间t4之后根据具有频率(f1)的时钟信号操作。
如上所述,如果半导体装置101和/或电子部件108的负荷和/或周围环境改变且总电流消耗增大,则第一实施例中的半导体装置101中的时钟信号的频率改变至更低频率。因此,能抑制总电流消耗增大。当抑制总电流消耗增大时,可抑制供应到半导体装置101和电子部件108中的每一个的电源电压降低,且半导体装置101和电子部件108可抵抗负荷改变和/或周围环境中的改变而稳定且持续操作。此外,电子装置100可稳定操作。
而且,当总电流消耗降低时,半导体装置101中的时钟信号的频率再次改变至更高频率。因此,当总电流消耗降低时,可使半导体装置101的操作速度更快。因此,可提高电子装置100的操作速度。
在第一实施例中,在时钟信号的频率从高频改变至低频时用于确定的阈值不同于当时钟信号的频率从低频改变至高频时用于确定的阈值。具体地,对于阈值来说,采用阈值H和阈值L。在第一实施例中,示出其中A/D转换电路106中的控制电路106-C比较对应于电流消耗信号CIS的数字信号与阈值(阈值H和阈值L)的实例。但是,本发明不限于此。例如,时钟信号产生电路105可具有控制电路106-C的功能。而且,对于阈值来说,示例出两个阈值(阈值H和阈值L)。但是,可采用三个或更多个阈值。
而且,可采用无阈值。例如,从A/D转换电路106(转换电路106-A)输出的数字信号值可以一对一地与分频电路401至403以及振荡电路400关联。在这种情况下,允许形成具有低频的时钟信号的分频电路(例如403)与具有大值的数字信号(高电流消耗信号CIS)关联,且允许具有高频的分频电路(例如401)或振荡电路400与具有小值的数字信号(低电流消耗信号CIS)关联。因此,当总电流消耗较大时,从时钟信号产生电路输出的时钟信号的频率变为较低。当总电流消耗小时,频率变为高。在这种构造的情况下,时钟信号的频率频繁改变。为了避免这种情况,希望提供频率改变的时间间隔。例如,选择电路404可基于来自A/D转换电路106的时钟选择信号FSD以规定的时间间隔选择时钟信号。
应当注意对于频率的改变来说,图4示出其中频率从频率f1改变至作为低于频率f1的频率的频率f3的实例。但是,显然频率可改变至频率f2而不是频率f3。
<变型例>
图5是示出电流消耗信号产生电路111的变型例的构造的电路图。在变型例中,替代安培计200(图2),采用阻性元件300。具体地,电流消耗信号产生电路111具有阻性元件300。阻性元件300的一个端子耦合到电源电压供应电路110的电源端子PC4,且另一端子耦合到电源电路109的电源供应端子PC3。而且,阻性元件300的一个端子耦合到电源电路109的参考端子PA2-R,且另一端子耦合到电源电路109的电流信号端子PA2-I。
当总电流消耗在阻性元件300中流动时,电压根据此时的总电流消耗的水平在阻性元件300的端子之间降低。端子之间的电压差通过参考端子PA2-R和电流信号端子PA2-I掌握。在这种情况下,电流消耗信号CIS表示为参考端子PA2-R和电流信号端子PA2-I之间的电压差,且电压差水平对应于电流消耗信号CIS的电压水平。当图5关联图1时,图1的端子PA2可被认为是由参考端子PA2-R和电流信号端子PA2-I构成。
在变型例中,阻性元件300的阻值以供应到半导体装置101和电子部件108中的每一个的电源电压Vcc的电压变成所需电压的方式设定。而且,希望阻性元件300的电阻低以便降低阻性元件300中的电压降低。
第二实施例
图6是示出根据第二实施例的电子装置的构造的框图。在图6中,参考数字600表示电子装置。电子装置600包括多个电子部件以实现电子装置600的功能。在第二实施例中,电子装置包括作为电子部件的至少两个半导体装置101A以及101B。而且,电子装置600包括将电源电压Vcc以及接地电压Vss供应到包括半导体装置101A以及101B的电子装置的电源电路109。而且,电子装置600包括第二实施例中的电流分布控制电路601。
半导体装置101A以及101B没有被特别限制,而是具有相同构造。因此,图6仅示出半导体装置101A的构造。半导体装置101A的构造与图1中所示的半导体装置101的构造相同。因此除非需要说明,否则将省略其说明。半导体装置101B具有与半导体装置101A相同的构造。因此在图6中省略详细构造。
在图1中,半导体装置101的电源端子表示为PC1。为了区别半导体装置101A的电源端子与半导体装置101B的电源端子,在图6中,半导体装置101A的电源端子表示为PC1A,且半导体装置101B的电源端子表示为PC1B。与上述类似,半导体装置101的外部端子在图1中表示为PA1。但是,为了区分半导体装置101A的外部端子与半导体装置101B的外部端子,在图6中,半导体装置101A的外部端子表示为PA1A,且半导体装置101B的外部端子表示为PA1B。
应当注意半导体装置101A和101B的构造相同。但是,存储器107中存储的程序彼此不同。因为程序彼此不同,因此半导体装置101A和半导体装置101B提供彼此不同的功能。
电源电路109的构造与图1中所示的电源电路109的构造相同,且因此将省略其说明。电源电路109的电源供应端子PC3通过电源线L1耦合到半导体装置101A的电源端子PC1A以及半导体装置101B的电源端子PC1B。当半导体装置101A根据程序操作时,电流消耗IccA在电源端子PC1A中流动。当半导体装置101B根据程序操作时,电流消耗IccB在电源端子PC1B中流动。当电子装置600操作时,对应于电流消耗IccA以及电流消耗IccB之和的总电流消耗Icc在电源电路的电源供应端子PC3中流动。应当注意涉及接地电压Vss的接地端子、接地供应端子以及电源线在图6中省略。
在第一实施例中,从电源电路109输出的电流消耗信号CIS供应到半导体装置101的外部端子PA1。相反,在第二实施例中,电流消耗信号CIS供应到电流分布控制电路600。而且,来自电流分布控制电路601的电流消耗控制信号ICTA供应到对应于半导体装置101的外部端子PA1的半导体装置101A的外部端子PA1A。与上述类似,来自电流分布控制电路601的电流消耗控制信号ICTB供应到对应于半导体装置101的外部端子PA1的半导体装置101B的外部端子PA1B。
电流分布控制电路601包括接收电流消耗信号CIS的端子PA3、输出电流消耗控制信号ICTA的端子PA4,以及输出电流消耗控制信号ICTB的端子PA5。利用电流消耗控制信号ICTA和ICTB,电流分布控制电路601分别控制从半导体装置101A中的时钟信号产生电路105输出的时钟信号的频率以及从半导体装置101B中的时钟信号产生电路105输出的时钟信号的频率。在控制中,电流分布控制电路601利用电流消耗信号CIS抓取总电流消耗Icc,且形成电流消耗控制信号ICTA和ICTB以避免总电流消耗Icc超过预定值(例如,最大容许电流)。
<电流分布控制电路的构造>
图7是示出电流分布控制电路的构造的框图。在图7中,参考数字700表示A/D转换电路;701,处理器;以及702和703,数字/模拟转换电路(以下称为D/A转换电路)。A/D转换电路700将作为模拟信号的电流消耗信号CIS转换成作为数字信号的电流消耗信号CIS-D。响应于从A/D转换电路701输出的数字信号CIS-D,处理器701形成电流消耗控制信号ICTA-D以控制半导体装置101A,且形成电流消耗控制信号ICTB-D以控制半导体装置101B。响应于作为数字信号的电流消耗控制信号ICTA-D,D/A转换电路702形成作为模拟信号的电流消耗控制信号ICTA。与上述类似,响应于作为数字信号的电流消耗控制信号ICTB-D,D/A转换电路703形成作为模拟信号的电流消耗控制信号ICTB。
处理器701根据存储器(未示出)中存储的程序操作。根据程序,处理器701分别随时间流逝改变电流消耗控制信号ICTA-D以及电流消耗控制信号ICTB-D的值。例如,处理器701输出数字电流消耗控制信号ICTA-D以便在电力开启时降低电流消耗控制信号ICTA的电压。另一方面,同时,处理器701输出数字电流消耗控制信号ICTB-D以便增大电流消耗控制信号ICTB的电压。而且,当电力开启之后经过特定时间段时,处理器701输出数字电流消耗控制信号ICTA-D以便增大电流消耗控制信号ICTA的电压。另一方面,同时,处理器701输出数字电流消耗控制信号ICTB-D以便降低电流消耗控制信号ICTB的电压。
因此,具有低电压的电流消耗控制信号ICTA在电力开启时供应到半导体装置101A的外部端子PA1A,且因此从半导体装置101A中的时钟信号产生电路105输出的时钟信号的频率增大。相反,具有高电压的电流消耗控制信号ICTB供应到半导体装置101B的外部端子PA1B,且因此从半导体装置101B中的时钟信号产生电路105输出的时钟信号的频率降低。因此,当电力开启时,半导体装置101A的操作速度提高且半导体装置101B的操作速度降低。当半导体装置101A的操作速度提高时,半导体装置101A的电流消耗IccA变大。但是,半导体装置101B的操作速度降低,且因此半导体装置101B的电流消耗IccB变小。因此,能提高半导体装置101A的操作速度,同时抑制总电流消耗Icc变大。
与上述类似,具有高电压的电流消耗控制信号ICTA在电力开启之后经过特定时间段时供应到半导体装置101A的外部端子PA1A,且因此从半导体装置101A中的时钟信号产生电路105输出的时钟信号的频率降低。相反,具有低电压的电流消耗控制信号ICTA供应到半导体装置101B的外部端子PA1B,且因此从半导体装置101B中的时钟信号产生电路105输出的时钟信号的频率提高。因此,当电力开启之后经过特定时间段时,半导体装置101A的操作速度降低,且半导体装置101B的操作速度提高。当半导体装置101B的操作速度提高时,半导体装置101B的电流消耗IccB变大。但是,半导体装置101A的操作速度降低,且因此半导体装置101A的电流消耗IccA变小。因此,能提高半导体装置101B的操作速度,同时抑制总电流消耗Icc变大。
而且,处理器701改变电流消耗控制信号ICTA-D和ICTB-D的值,同时监视电流消耗信号CIS-D的值。具体地,处理器701在总电流消耗Icc达到作为预定阈值的最大电流消耗时设定电流消耗信号CIS-D的值,且改变电流消耗控制信号ICTA-D和ICTB-D的值,以便电流消耗信号CIS-D未达到预定阈值。
因此,可选择地提高半导体装置的操作速度,同时防止总电流消耗Icc达到最大容许电流。
<电子装置的操作>
以下将说明根据第二实施例的电子装置600的操作。图8是各示出电子装置600的波形的波形图。在图8的各个图中,横轴代表时间。图8A示出总电流消耗Icc随时间流逝的波形,图8B示出半导体装置101A的电流消耗IccA的波形,且图8D示出半导体装置101B的电流消耗IccB的波形。在图8A、图8B以及图8D的每一个图中,纵轴代表电流,且单点划线代表最大容许电流。最大容许电流基于电源电路109的电流提供能力,电源线的容许电流能力等设定。例如,当超过最大容许电流时,从电源电路109输出的电源电压Vcc的电压值降低,导致电子装置和半导体装置的操作不稳定或故障。而且,担心电源线引燃。
图8C示出电流消耗控制信号ICTA的波形,且图8E示出电流消耗控制信号ICTB的波形。图8C和图8E每一个中的纵轴都代表电压。图8C和图8E每一个都示出其中电流消耗控制信号ICTA和ICTB基于电源电压Vcc的情况。具体地,电流消耗控制信号ICTA和ICTB的高电压或低电压基于电源电压Vcc。
在以下说明中,示出其中电子装置600是控制结合在相机中的电机的电子装置的一个实例。在这种情况下,半导体装置101A控制相机的电源,并执行用于相机中设置的电子装置的自我检查。例如在相机的电源开启时执行自我检查。因此,当电源开启时,半导体装置101A的负荷增大。另一方面,半导体装置101B控制相机的正常操作,例如照相操作。因此,半导体装置101B的负荷在电源开启之后增大。在第二实施例中,当相机的电源开启时赋予半导体装置101A的处理能力优先级,且在正常操作时赋予半导体装置101B的处理能优先级。
在图8中,假设相机的电源在时间t1开启。处理器701改变数字电流消耗控制信号ICTA-D以便根据程序逐渐降低电流消耗控制信号ICTA的电压(在图8C中,电压朝向接地电压Vss改变)。在这种情况下,处理器701形成数字电流消耗控制信号ICTB-D以便保持电流消耗控制信号ICTB的电压较高(图8E)。
当电流消耗控制信号ICTA的电压逐渐降低时,从半导体装置101A中的时钟信号产生电路105输出的时钟信号的频率在时间t1和时间t3之间逐渐从低频改变为高频。因此,半导体装置101A中的处理电路的操作速度提高,且可很快执行通过半导体装置101A的功率控制和自我检查(处理能力提高)。随着时钟信号的频率提高,半导体装置101A的电流消耗IccA如图8B中所示中时间t1增大。另一方面,如图8E中所示,电流消耗控制信号ICTB在时间t1和时间t3之间保持高,且因此从半导体装置101B中的时钟信号产生电路105输出的时钟信号的频率降低。因此,半导体装置101B的电流消耗IccB保持较小值。
当电源启动时,半导体装置101A具有处理的优先级。因此,总电流消耗Icc主要根据半导体装置101A的电流消耗IccA的增大从时间t1开始增大。当总电流消耗Icc增大时,电流消耗信号CIS的值变大。当电流消耗信号CIS的值变得接近预定值时,处理器701改变数字电流消耗控制信号ICTA-D以便如时间t2附近所示增大电流消耗控制信号ICTA的电压(电压朝向电源电压Vcc改变)。因此,总电流消耗Icc在总电流消耗Icc达到最大容许电流之前降低。
当相机的电源开启时,例如,完成通过半导体装置101A的自我检查,处理器701改变数字电流消耗控制信号ICTA-D以便增大电流消耗控制信号ICTA的电压。
在图8中,相机在时间t3开始照相。当相机开始照相时,处理器701改变数字电流控制信号ICTB-D以便根据程序逐渐降低电流控制信号ICTB的电压(图8E)。在这种情况下,处理器701改变数字电流控制信号ICTA-D以便增大电流控制信号ICTA的电压(图8C)。
当电流控制信号ICTB的电压逐渐降低时,从半导体装置101B中的时钟信号产生电路105输出的时钟信号的频率在时间t3和时间t5之间逐渐从低频改变为高频。因此,半导体装置101B中的处理电路的操作速度增加,且可快速控制通过半导体装置101B的照相操作(处理能力提高)。随着时钟信号的频率增大,半导体装置101B的电流消耗IccB如图8D中所示从时间t3增大。另一方面,电流消耗控制信号ICTA如图8C中所示逐渐改变至更高电压。因此,从半导体装置101A中的时钟信号产生电路105输出的时钟信号的频率逐渐降低。因此,可抑制总电流消耗Icc增大。
如上所述,当顺序控制半导体装置101A和101B时,可提高各个半导体装置的特定处理能力,同时抑制总电流消耗增大。
在图7中,已经说明了采用处理器701形成电流消耗控制信号ICTA-D和ICTB-D的一个实例。但是,本发明不限于此。例如,可采用产生定时信号的定时电路替代处理器701。在这种情况下,定时电路顺序控制半导体装置101A的处理能力增加以及半导体装置101B的处理能力增加的定时。此时,从A/D转换电路700输出的电流消耗信号CIS-D被供应为对应于供应到处理能力提高的半导体装置的电流消耗控制信号的数字电流消耗控制信号。因此,可顺序提高半导体装置101A和101B的处理能力,且处理能力提高的半导体装置的电流消耗可根据总电流消耗Icc的值改变。
而且,已经采用两个半导体装置101A和101B的实例说明了第二实施例。但是,显然本发明可适用于三个或更多个半导体装置。同样在这种情况下,可顺序控制三个或更多个半导体装置的处理能力的提升,同时抑制总电流消耗增大。
<变型例>
在图7中,处理器701根据电流消耗信号CIS-D形成电流消耗控制信号ICTA-D和ICTB-D。在这种情况下,处理器701改变电流消耗控制信号ICTA-D和/或电流消耗控制信号ICTB-D以便总电流消耗Icc不超过最大容许电流。具体地,处理器701监视电流消耗信号CIS-D,并形成数字电流消耗控制信号ICTA-D和ICTB-D以便在电流消耗信号ICTA-D和ICTB-D达到对应于最大容许电流的值之前增大电流消耗控制信号ICTA和ICTB的电压的两者或其中一者。因此,在半导体装置101A和101B的两者或其中一者中,时钟信号的频率改变至更低频率。因此,总电流消耗Icc降低,且可防止超过最大容许电流。
而且,当电流消耗信号CIS-D的值在监视电流消耗信号CIS-D时降至预定值时,处理器701形成数字电流消耗控制信号ICTA-D和ICTB-D以便降低电流消耗控制信号ICTA和ICTB的电压中的两者或其中一者。因此,可提升半导体装置101A和101B的处理能力。处理器701重复执行上述操作。
在上述操作中,当电流消耗控制信号ICTA和ICTB的一个电压增大(降低)时,其电流消耗控制信号增大(降低)可通过处理器701执行的程序预先设定。
第三实施例
图9是示出根据第三实施例的半导体装置的构造的框图。在图9中,在电子装置中包括的电源电路和多个电子部件中,仅示出用作电子部件的半导体装置101C以及阻性元件900。
如第一实施例中所述,半导体装置包括半导体芯片以及密封半导体芯片的封装体,且封装体具备外部端子。在图9中,示出密封在封装体中的半导体装置。
半导体芯片中形成的电路块的构造类似于图1中所示,且因此在图9中省略。半导体芯片中形成的电路块的构造不同于图1中所示的半导体装置101之处在于,半导体装置101C中包括的A/D转换电路106将控制电压Vin相对于参考电压Vr的模拟电压值改变为数字值。与第一实施例类似,转换的数字信号供应到时钟信号产生电路105。
在图9中,PS1表示半导体装置101C的接地端子,且PC1表示半导体装置101C的电源端子。而且,PA1-R表示被供应有参考电压Vr的半导体装置101C的外部端子,且PA1-I表示被供应有控制电压Vin的半导体装置101C的外部端子。在图9中,各个p表示除上述外部端子之外的半导体装置101C的外部端子。
虽未在图9中示出,但是图1中所示的电源电压供应电路110用作电子装置中包括的电源电路。从电源电路(电源电压供应电路110)输出的电源电压通过阻性元件900供应到半导体装置101C的电源端子PC1。阻性元件900的阻值设定得较小。但是,当半导体装置101C的电流消耗Icc在阻性元件900中流动时,电压降低。在图9中,供应到半导体装置101C的电源端子PC1的电源电压表示为Vcc,且从电源电路输出的电源电压表示为Vcc-0。阻性元件900的一个端子耦合到半导体装置101C的外部端子PA1-R,且另一个端子耦合到半导体装置101C的外部端子PA1-I。而且,从电源电路输出的接地电压Vss供应到半导体装置101C的接地端子PS1。
如第一实施例中所述,半导体装置101C根据从时钟信号产生电路105输出的时钟信号操作。当操作半导体装置101C时,电流消耗Icc流入半导体装置101C的电源端子PC1。当电流消耗Icc流动时,电压在阻性元件900中降低。在第三实施例中,产生在阻性元件900的一个端子处的电压供应到半导体装置101C的外部端子PA1-R以作为参考电压Vr。而且,产生在阻性元件900的另一个端子处的电压供应到半导体装置101C的外部端子PA1-I以作为控制电压Vin。因此,控制电压Vin的电压值基于参考电压Vr而根据半导体装置101C的电流消耗值改变。换言之,参考电压Vr和控制电压Vin之间的电压差根据半导体装置101C的电流消耗值改变。
半导体装置101C中的A/D转换电路106(参见图1)将控制电压Vin相对于参考电压Vr的电压差转换成数字信号。当控制电压Vin相对于参考电压Vr的电压差变大时,类似于第一实施例,从时钟信号产生电路105(参见图1和图3)输出的时钟信号的频率降低。相反,当控制电压Vin相对于参考电压Vr的电压差变小时,从时钟信号产生电路105输出的时钟信号的频率增大。
图10是各示出半导体装置101C的操作的波形图。在图10中,各个横轴代表时间。图10A的纵轴代表电压,且示出控制电压Vin随时间流逝的电压改变。而且,图10B的纵轴代表频率,且示出时钟信号随时间流逝的频率改变。在这种情况下,图10B中所示的时钟信号没有特别限制,而是示出供应到半导体装置101C中的处理器103(参见图1)的时钟信号,即处理器103的操作频率。
以下参考图1和图10,将说明图9中所示的半导体装置101C的操作。当诸如处理器103的处理电路开始根据从时钟信号产生电路105输出的时钟信号操作时,半导体装置101C的电源端子PC1中流动的电流消耗Icc逐渐增大。因此,阻性元件300中产生的逐级下降的电压逐渐增大。因此,控制电压Vin相对于参考电压Vr的电压差逐渐增大(在图10A中,控制电压Vin相对于参考电压Vr直接下降)。
当控制电压Vin在时间t1达到预定阈值电压Vrd时,A/D转换电路106中的控制电路106-C将指定具有低频的时钟信号的时钟选择信号FSD输出至选择电路404。因此,供应到半导体装置101C中的处理电路的时钟信号的频率改变为低频。因此,半导体装置101C的电流消耗降低,且控制电压Vin相对于参考电压Vr的电压差逐渐下降(在图10A中,控制电压Vin朝向参考电压Vr)。
当控制电压Vin在时间t2达到预定阈值电压Vr时,A/D转换电路106中的控制电路106-C将指定具有高频的时钟信号的时钟选择信号FSD输出至选择电路404。因此,供应到半导体装置101C中的处理电路的时钟信号的频率改变为高频。因此,半导体装置101C的电流消耗再次增加,且控制电压Vin的电压值逐渐下降。
通过重复上述操作,频率自动改变,因此半导体装置101C的电流消耗不会超过预定值。而且,可利用少数元件调整电流消耗以便不超过预定值。
参考电压Vr如上所述用作预定阈值电压。但是,本发明不限于此,而是可采用参考电压Vr和电源电压Vcc之间的电压。
对于时钟信号的频率改变时的滞后现象来说,已经说明了采用两个阈值电压的一个实例。但是,本发明不限于此,而是可以类似于第一实施例,在预定时间段中,没有时钟信号改变。
第四实施例
在采用作为电子部件的半导体装置的电子装置的开发中,掌握半导体装置的处理能力和电流消耗。在第四实施例中,提供一种半导体装置,用于掌握半导体装置的处理能力和电流消耗。
图11是示出掌握根据第四实施例的半导体装置的处理能力的构造的框图。在图11中,101D表示并入电子装置的作为电子部件的半导体装置。半导体装置101D具有与第三实施例相同的构造。因此,除非需要说明,否则将省略半导体装置101D的构造的说明。
在第四实施例中,电源电压Vcc供应到半导体装置101D的电源端子PC1,接地电压Vss供应到接地端子PS 1,且参考电压Vr供应到半导体装置101D的外部端子PA1-R。控制电压Vin供应到半导体装置101D的外部端子PA1-I。
与第三实施例不同,通过电阻分压电路形成控制电压Vin。具体地,利用串联耦合在电源电压Vcc和接地电压Vss之间的阻性元件R110和R111构造电阻分压电路,且控制电压Vin从阻性元件R110和R111之间的耦合点输出。而且,利用可变阻性元件构造阻性元件R110(以下可变阻性元件表示为R110)。当掌握半导体装置101D的处理能力和电流消耗时,可变阻性元件R110的电阻值改变。
当可变阻性元件R110的电阻值改变时,控制电压Vin的电压值改变。与第三实施例类似,半导体装置101D中的A/D转换电路106将控制电压Vin相对于参考电压Vr的电压值转换成将要供应到时钟信号产生电路105的数字信号。因此,当可变阻性元件R110的电阻值在开发中改变时,可改变半导体装置101D中的时钟信号的频率。
图12是各示出图11中所示的半导体装置101C的操作的波形图。在图12中,各个横轴代表时间。而且,图12A的纵轴代表电压,且图12A示出当可变阻性元件R110的电阻值随时间流逝改变时控制电压Vin的波形。图12B的纵轴代表频率,且图12B示出半导体装置101D的时钟信号的频率相对于控制电压Vin的改变。
当可变阻性元件R110的电阻值改变时,控制电压Vin的电压改变。半导体装置101D允许时钟信号产生电路105将具有根据供应的控制电压Vin的频率的时钟信号供应到处理电路。因此,处理电路根据具有供应的频率的时钟信号操作。此时,掌握半导体装置101D的处理能力。而且,测量半导体装置101D的电源端子PC1中流动的电流消耗。
当可变阻性元件R110的阻值改变时,控制电压Vin如图12A中所示改变。当控制电压Vin的值改变时,半导体装置101D中的时钟信号的频率在时间t1至时间t7中的每一个改变。当时钟信号的频率改变时,掌握半导体装置101D的处理能力和电流消耗。因此,可掌握半导体装置101D的处理能力和电流消耗,同时在半导体装置101D的外部控制下改变时钟信号的频率。
可通过程序改变处理器102和外围电路103中的每一个的处理能力和电流消耗。因此,虽然可通过改变程序而改变半导体装置101D的处理能力和电流消耗,但是会产生改变程序的负荷。
根据第四实施例,例如,产生可实现最高处理能力的程序并将其存储在半导体装置101D中。随后,掌握相对于各个控制电压Vin的处理能力和电流消耗,同时改变控制电压Vin。基于掌握的处理能力和电流消耗选择对应于所需处理能力和电流消耗的控制电压Vin,且将其供应到半导体装置101D。因此,可在不改变程序的情况下提供具有所需处理能力和电流消耗的半导体装置。
图11示出利用电阻分压电路构造控制电压Vin的一个实例。但是,本发明不限于此,而是可采用能形成可变电压作为控制电压Vin的任意电路。
在第一至第四实施例中的任一个中,可从半导体装置外部控制操作半导体装置的时钟信号的频率,且可从半导体装置外部控制半导体装置的电流消耗。而且,在通过改变半导体装置中的处理器执行的程序而改变通过半导体装置执行的处理的情况下,半导体装置的电流消耗改变。但是在这种情况下,可抑制电流消耗增大。
而且,即使在改变操作电压和/或周围环境时,可限制电流消耗以便不超过最大容许电流。而且,即使在电流消耗由于半导体装置和/或电子部件的制造中的变动而改变的情况下,也可限制电流消耗以便不超过半导体装置和/或电子装置的最大容许电流。
从电子装置的观点出发,当电流消耗由于电子部件中的任一个的故障而增大时,操作根据各个实施例的半导体装置以便降低其电流消耗。因此可提高安全性。
在第二实施例中,通过半导体装置控制电流消耗。因此,可更精细地控制电流消耗,且可在最大容许电流附近操作电子装置。
而且,半导体装置的时钟信号的频率改变,同时总是监视操作状态和周围环境。因此,可抑制电流消耗相对于操作状态和周围环境的改变而增大。因此,考虑到操作状态和周围环境的改变,即使没有预先估算电子装置的电流消耗,也可控制电流消耗以便不超过最大容许电流。在半导体装置具有处理器的情况下,例如可通过由处理器执行的程序设定操作外围电路的定时以及时钟信号的频率。因此,可通过借助程序调整操作外围电路的定时或改变时钟信号的定时而设定增加或降低电流消耗的定时。因此,可通过程序分散电流消耗以便在电子装置开发中不超过最大容许电流。但是,电流消耗会因为周围环境的改变而改变,且因此需要大量时间预先产生展示最大处理能力的程序,同时避免电流消耗超过最大容许电流。根据各个实施例,可根据操作状态和周围环境控制电流消耗,且因此可容易产生程序。
在各个实施例的说明中,当电流消耗信号CIS的值变大时,时钟信号的频率降低。而且,当电流消耗信号CIS的值变小时,时钟信号的频率提高。但是,显然本发明不限于此,而是可以相反方式构建。
已经基于实施例在上文具体说明了本发明人实现的本发明。但是显然本发明不限于实施例,而是可在不脱离本发明范围的情况下进行各种改变。
Claims (11)
1.一种半导体装置,包括:
时钟信号产生电路,所述时钟信号产生电路产生时钟信号;
处理电路,所述处理电路根据由所述时钟信号产生电路产生的所述时钟信号来操作;
外部端子;以及
电源端子,所述电源端子耦合到所述处理电路,
其中,所述时钟信号产生电路根据供应到所述外部端子的模拟信号的值来改变要产生的所述时钟信号的频率。
2.根据权利要求1所述的半导体装置,
其中,当增加所述时钟信号的频率时采用的所述模拟信号的值不同于当降低所述时钟信号的频率时采用的所述模拟信号的值。
3.根据权利要求1所述的半导体装置,
其中,所述半导体装置包括耦合到所述外部端子的模拟/数字转换电路,以及
其中,所述时钟信号产生电路包括选择电路,具有彼此不同的频率的多个时钟信号被供应到所述选择电路,所述选择电路根据来自所述模拟/数字转换电路的数字信号来选择所述时钟信号中的对应于所述数字信号的一个,并且所述选择电路将选择的所述时钟信号供应到所述处理电路。
4.根据权利要求3所述的半导体装置,
其中,所述时钟信号产生电路包括:
振荡电路,所述振荡电路形成所述时钟信号;以及
多个分频电路,所述多个分频电路具有彼此不同的分频比,并且
其中,所述分频电路中的每一个对由所述振荡电路形成的所述时钟信号的频率进行分频以形成供应到所述选择电路的所述时钟信号。
5.根据权利要求1所述的半导体装置,
其中,根据在所述电源端子中流动的电流而改变的模拟信号被供应到所述外部端子。
6.一种电子装置,包括多个电子部件和电源电路,所述多个电子部件每一个都具有电源端子,所述电源电路通过电源线耦合到所述电子部件中的每一个的所述电源端子,
其中,所述电源电路包括根据所述电子部件中流动的电流来输出模拟信号的电流消耗信号产生电路,
其中,作为半导体装置,所述电子部件中的一个包括:
外部端子,所述模拟信号被供应到所述外部端子;
时钟信号产生电路,所述时钟信号产生电路产生时钟信号;以及
处理电路,所述处理电路根据所述时钟信号来操作,并且
其中,由所述时钟信号产生电路产生的所述时钟信号的频率根据所述模拟信号的值来改变。
7.根据权利要求6所述的电子装置,
其中,所述电源电路包括:
电源供应端子,所述电源供应端子通过所述电源线耦合到所述电子部件的所述电源端子;以及
电源电压供应电路,所述电源电压供应电路供应电源电压,并且
其中,所述电流消耗信号产生电路耦合在所述电源供应端子和所述电源电压供应电路之间,并且根据在所述电源供应端子中流动的电流来形成所述模拟信号。
8.根据权利要求7所述的电子装置,
其中,所述半导体装置包括将所述模拟信号转换成数字信号的模拟/数字转换电路,并且
其中,所述时钟信号产生电路包括选择电路,所述选择电路根据所述数字信号来选择具有彼此不同的频率的所述时钟信号中的一个,并且所述选择电路将选择的时钟信号供应到所述处理电路。
9.一种电子装置,包括多个电子部件和电源电路,所述电子部件每一个都具有电源端子,所述电源电路通过电源线耦合到所述电子部件中的每一个的所述电源端子,
其中,作为半导体装置,所述电子部件的第一电子部件和第二电子部件中的每一个都包括:
外部端子,电流控制信号被供应到所述外部端子;
时钟信号产生电路,所述时钟信号产生电路产生时钟信号;以及
处理电路,所述处理电路根据所述时钟信号来操作,
其中,由所述时钟信号产生电路产生的所述时钟信号的频率由所述电流控制信号来改变,并且
其中,所述电源电路包括电流分布控制电路,所述电流分布控制电路形成第一电流控制信号和第二电流控制信号,所述第一电流控制信号供应到作为所述第一电子部件的第一半导体装置的外部端子,所述第二电流控制信号供应到作为所述第二电子部件的第二半导体装置的外部端子,并且所述电流分布控制电路利用所述第一电流控制信号和所述第二电流控制信号进行控制,以增加所述第一半导体装置或所述第二半导体装置中的所述时钟信号的频率。
10.根据权利要求9所述的电子装置,
其中,所述电源电路包括电流消耗信号产生电路,所述电流消耗信号产生电路根据在所述电子部件中流动的电流来产生电流消耗信号,并且
其中,所述电流分布控制电路响应于所述电流消耗信号来形成所述第一电流控制信号和所述第二电流控制信号。
11.根据权利要求10所述的电子装置,
其中,所述第一电流控制信号和所述第二电流控制信号中的每一个都是模拟信号,
其中,所述第一半导体装置和所述第二半导体装置中的每一个都包括耦合到所述外部端子的模拟/数字转换电路,并且
其中,所述时钟信号产生电路包括选择电路,所述选择电路根据来自所述模拟/数字转换电路的数字信号来选择具有彼此不同的频率的所述时钟信号中的一个,并且所述选择电路将选择的时钟信号供应到所述处理电路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015-070420 | 2015-03-30 | ||
JP2015070420A JP6503214B2 (ja) | 2015-03-30 | 2015-03-30 | 電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106026986A true CN106026986A (zh) | 2016-10-12 |
CN106026986B CN106026986B (zh) | 2021-05-07 |
Family
ID=57017548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610191433.9A Active CN106026986B (zh) | 2015-03-30 | 2016-03-30 | 半导体装置和电子装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10200020B2 (zh) |
JP (1) | JP6503214B2 (zh) |
CN (1) | CN106026986B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2580134B (en) * | 2018-12-21 | 2021-04-21 | Graphcore Ltd | Controlling a processor clock |
JP7422066B2 (ja) * | 2020-12-28 | 2024-01-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07141063A (ja) * | 1993-11-16 | 1995-06-02 | Citizen Watch Co Ltd | コンピュータシステム |
WO2001037462A1 (en) * | 1999-11-12 | 2001-05-25 | Koninklijke Philips Electronics Nv | Clock circuit, gsm phone, and methods of reducing electromagnetic interference |
US20020169810A1 (en) * | 1995-02-14 | 2002-11-14 | Wilber Scott A. | Random number generator and generation method |
US20020190774A1 (en) * | 2001-06-13 | 2002-12-19 | Gabriele Manganaro | Feed-forward approach for timing skew in interleaved and double-sampled circuits |
CN1577207A (zh) * | 2003-07-10 | 2005-02-09 | 松下电器产业株式会社 | 半导体装置 |
US20070121770A1 (en) * | 2005-11-07 | 2007-05-31 | Sunplus Technology Co., Ltd. | Frequency detecting and converting apparatus |
CN101309068A (zh) * | 2007-05-18 | 2008-11-19 | Ess技术公司 | 通过直接数字合成的数字受迫振荡 |
CN102684654A (zh) * | 2012-04-20 | 2012-09-19 | 华为技术有限公司 | 时钟信号发生器 |
CN104145227A (zh) * | 2012-02-24 | 2014-11-12 | 美国亚德诺半导体公司 | 用于振荡器频率控制的系统和方法 |
CN104242904A (zh) * | 2013-06-20 | 2014-12-24 | 拉碧斯半导体株式会社 | 半导体装置、显示装置以及信号获取方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05143753A (ja) | 1991-11-19 | 1993-06-11 | Hitachi Ltd | 低電圧マイコン |
JP3467880B2 (ja) * | 1994-12-26 | 2003-11-17 | ソニー株式会社 | クロック信号発生装置 |
JPH10124168A (ja) * | 1996-10-18 | 1998-05-15 | Nkk Corp | 可変クロック動作システム |
DE19742379C1 (de) * | 1997-09-25 | 1999-02-11 | Siemens Ag | Verfahren zum Betrieb eines Ultraschall-Therapiegeräts sowie entsprechendes Gerät |
JP4390353B2 (ja) * | 2000-04-12 | 2009-12-24 | 株式会社ルネサステクノロジ | クロック生成方法およびクロック生成回路 |
KR100598011B1 (ko) | 2004-06-29 | 2006-07-06 | 삼성전자주식회사 | 클럭 사용 회로 및 클럭 신호 발생 방법 |
US7724059B2 (en) * | 2004-10-29 | 2010-05-25 | International Business Machines Corporation | Clock scaling circuit |
JP2010282399A (ja) * | 2009-06-04 | 2010-12-16 | Renesas Electronics Corp | クロック切替回路 |
JP5594890B2 (ja) | 2010-11-17 | 2014-09-24 | ルネサスエレクトロニクス株式会社 | 非接触通信装置、非接触icカード及び形態情報端末 |
-
2015
- 2015-03-30 JP JP2015070420A patent/JP6503214B2/ja active Active
-
2016
- 2016-01-14 US US14/995,967 patent/US10200020B2/en active Active
- 2016-03-30 CN CN201610191433.9A patent/CN106026986B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07141063A (ja) * | 1993-11-16 | 1995-06-02 | Citizen Watch Co Ltd | コンピュータシステム |
US20020169810A1 (en) * | 1995-02-14 | 2002-11-14 | Wilber Scott A. | Random number generator and generation method |
WO2001037462A1 (en) * | 1999-11-12 | 2001-05-25 | Koninklijke Philips Electronics Nv | Clock circuit, gsm phone, and methods of reducing electromagnetic interference |
US20020190774A1 (en) * | 2001-06-13 | 2002-12-19 | Gabriele Manganaro | Feed-forward approach for timing skew in interleaved and double-sampled circuits |
CN1577207A (zh) * | 2003-07-10 | 2005-02-09 | 松下电器产业株式会社 | 半导体装置 |
US20070121770A1 (en) * | 2005-11-07 | 2007-05-31 | Sunplus Technology Co., Ltd. | Frequency detecting and converting apparatus |
CN101309068A (zh) * | 2007-05-18 | 2008-11-19 | Ess技术公司 | 通过直接数字合成的数字受迫振荡 |
CN104145227A (zh) * | 2012-02-24 | 2014-11-12 | 美国亚德诺半导体公司 | 用于振荡器频率控制的系统和方法 |
CN102684654A (zh) * | 2012-04-20 | 2012-09-19 | 华为技术有限公司 | 时钟信号发生器 |
CN104242904A (zh) * | 2013-06-20 | 2014-12-24 | 拉碧斯半导体株式会社 | 半导体装置、显示装置以及信号获取方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106026986B (zh) | 2021-05-07 |
JP2016192603A (ja) | 2016-11-10 |
US10200020B2 (en) | 2019-02-05 |
JP6503214B2 (ja) | 2019-04-17 |
US20160294374A1 (en) | 2016-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106558992B (zh) | 电源转换装置 | |
TWI554013B (zh) | 用於操作電壓調整器之方法、設備及系統 | |
US6876585B2 (en) | Circuit and method for selecting reference voltages in semiconductor memory device | |
CN104660013B (zh) | 电源共享装置及方法 | |
CN104300792A (zh) | 电流检测电路及包括该电流检测电路的电流环控制电路 | |
CN105850044B (zh) | 电压控制型器件的驱动电路 | |
CN107347222A (zh) | 调光驱动电路及其控制方法 | |
CN106026986A (zh) | 半导体装置和电子装置 | |
CN104423406A (zh) | 具有电压驱动器和电流驱动器的发送器 | |
CN107493013A (zh) | 一种降低存储器擦写功耗的电荷泵电路 | |
CN103837782A (zh) | 数据线的检测设备 | |
CN107079553A (zh) | 发光电路的分段驱动 | |
KR20130078181A (ko) | 직류-직류 변환기의 시험회로 | |
CN108415500A (zh) | 低电压锁定电路及其整合参考电压产生电路的装置 | |
CN109426296A (zh) | 温度传感器及侦测温度的方法 | |
CN106249792A (zh) | 稳压器电路及稳压器电路的操作方法 | |
US20240106317A1 (en) | Dc/dc converter for providing maximum efficiency in various load current ranges | |
CN102404909B (zh) | 用于生成三种模式信号的装置和方法 | |
CN102804572A (zh) | 用于控制升压转换器的输出电压的方法和设备 | |
CN108227808A (zh) | 数字低压差稳压器及其控制方法 | |
CN201146462Y (zh) | 电压产生电路 | |
US20120209936A1 (en) | Communication circuit and method utilizing a single communication line | |
CN103869856A (zh) | 一种多电压时序控制电路 | |
CN107422770B (zh) | 一种带隙基准电压电路及其控制方法 | |
CN103427804B (zh) | 延迟电路及其延迟级 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |