CN108227808A - 数字低压差稳压器及其控制方法 - Google Patents

Abstract

本申请公开了一种数字低压差稳压器及其控制方法。该数字低压差稳压器包括：电压比较器组件、计数器、解码器以及晶体管阵列；计数器通过解码器与晶体管阵列的输入端连接，电压比较器组件与计数器的输入端连接，电压比较器组件接收参考电压信号，晶体管阵列的输出端与电压比较器组件连接；电压比较器组件根据参考电压所属的子电压区间，输出第一电平信号，计数器根据第一电平信号输出对应的初始化信号，解码器根据初始化信号配置晶体管阵列的初始导通数量；并且，电压比较器组件通过比较参考电压与晶体管阵列的输出电压，输出第二电平信号，计数器根据第二电平信号通过解码器控制晶体管阵列的导通数量。

Description

数字低压差稳压器及其控制方法

技术领域

本公开一般涉及电子稳压领域，尤其涉及数字低压差稳压器及其控制方法。

背景技术

传统的低压差稳压器(Low Dropout Regulator，简称LDO)由于其具有输出纹波小、电路结构简单、占用芯片面积小广泛应用在各种电子设备中。但由于其具有模拟电路特性，导致其工艺迁移性较差，难以在低电压下工作。而数字LDO因具有良好的工艺迁移性工作电压低而逐渐应用于电源管理领域。

如图1所示，传统的数字低压差稳压器(D-LDO)包括电压比较器11，计数器12、解码器13和晶体管阵列14来组成反馈通路，通过计数器12检测比较器11的输出结果判断晶体管陈列14的输出电压值与基准电压之间的差距，通过解码器13将计数器12中的值反映到晶体管阵列中，控制晶体管阵列中导通的PMOS晶体管的数量，通过不断检测反馈结果调节输出电压值直至输出稳压。传统的数字低压差稳压器的输出端晶体管阵列大多从零开始逐渐增加到预设的电压值。D-LDO设计中晶体管阵列中的晶体管的数目是固定值，全部导通时输出端达到的电压值也是固定值。当输出的电压值较大时，需要导通较多的PMOS晶体管，造成D-LDO的响应时间较长。

发明内容

鉴于现有技术中的上述缺陷或不足，提供一种响应时间较短的数字低压差稳压器及其控制方法。

第一方面，提供一种数字稳压器，将数字低压差稳压器的最大输出电压值与最小输出电压值之间的电压区间划分为若干子电压区域，每个子电压区间设置有对应的初始化信号，数字低压差稳压器包括：电压比较器组件、计数器、解码器以及晶体管阵列；

计数器通过解码器与晶体管阵列的输入端连接，电压比较器组件与计数器的输入端连接，电压比较器组件接收参考电压信号，晶体管阵列的输出端与电压比较器组件连接；

电压比较器组件根据参考电压所属的子电压区间，输出第一电平信号，计数器根据第一电平信号输出对应的初始化信号，解码器根据初始化信号配置晶体管阵列的初始导通数量；并且，

电压比较器组件通过比较参考电压与晶体管阵列的输出电压，输出第二电平信号，计数器根据第二电平信号通过解码器控制晶体管阵列的导通数量。

第二方面，提供一种数字稳压器的控制方法，将数字低压差稳压器的最大输出电压值与最小输出电压值之间的电压区间划分为若干子电压区域，每个子电压区间设置有对应的初始化信号，数字低压差稳压器，控制方法包括：

接收参考电压信号，，根据参考电压信号所属的子电压区间生成对应的初始化信号，并根据初始化信号配置晶体管阵列中晶体管的初始导通数量；

比较晶体管阵列输出的电压和参考电压信号，获取第二电平信号，并根据第二电平信号控制晶体管阵列中晶体管的导通数量。

根据本申请实施例提供的技术方案，通过引入比较参考电压与电压区间基准信号的电压比较器组件，能够解决传统数字低压差稳压器的初始值为固定值而影响响应速度的问题。进一步的，根据本申请的某些实施例，通过引入开关选择模块，还能解决传统低压差稳压器的参考电压单一的问题。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1示出了现有的数字低压差稳压器的示例性电路原理图；

图2示出了根据本申请实施例的数字低压差稳压器的示例性电路原理图；

图3示出了根据本申请另一实施例的数字低压差稳压器的示例性电路原理图；

图4示出了根据本申请又一实施例的数字低压差稳压器的示例性电路原理图；

图5示出了根据本申请一实施例的数字低压差稳压器控制方法的示例性流程图；

图6示出了图5中步骤S11的示例性流程图；

图7示出了图5中步骤S11的另一示例性流程图。

具体实施方式

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

请参考图2，示出了根据本申请实施例的数字低压差稳压器的示例性电路原理图，如图2所示，一种数字低压差稳压器，将数字低压差稳压器的最大输出电压值与最小输出电压值之间的电压区间划分为若干子电压区域，每个子电压区间设置有对应的初始化信号，数字低压差稳压器包括：电压比较器组件100、计数器102、解码器103以及晶体管阵列104，

计数器102通过解码器103与晶体管阵列104的输入端连接，电压比较器组件100与计数器102的输入端连接，电压比较器组件100接收参考电压信号，晶体管阵列104的输出端与电压比较器组件100连接；

电压比较器组件100根据参考电压所属的子电压区间，输出第一电平信号，计数器102根据第一电平信号输出对应的初始化信号，解码器103根据初始化信号配置晶体管阵列104的初始导通数量；并且，

电压比较器组件100通过比较参考电压与晶体管阵列的输出电压，输出第二电平信号，计数器102根据第二电平信号通过解码器103控制晶体管阵列104的导通数量。

其中，晶体管可以采用PMOS晶体管、NMOS晶体管或者TFT薄膜晶体管。

本发明通过利用电压比较器组件100设置晶体管阵列的初始状态的晶体管开关数量。当需要稳压至较高电压时配置的初始状态的晶体管导通数量较多，使得从较高的初始电压开始进行调整。当需要输出较低电压时初始状态的晶体管导通数量较少，使得从较低的初始电压开始进行调整。获得了提高稳压响应速度的效果。

在一些实施例中，电压比较器组件100包括：第一电压比较器101和第二电压比较器105；

第一电压比较器101的输出端与计数器102的第一输入端连接，晶体管阵列104的输出端与第一电压比较器102的第一输入端连接，第二电压比较器105的输出端与比较器102的第二输入端连接，第二电压比较器105的第一输入端接收第一信号，第一电压比较器101和第二电压比较器105的第二输入端连接并接收参考电压信号；

第二电压比较器105通过参考电压与第一信号的比较，输出第一电平信号；

第一电压比较器101通过参考电压与晶体管阵列的输出电压比较，输出第二电平信号。

下面以晶体管阵列中的晶体管总数量为256的数字低压差稳压器为例进行说明其工作原理。将输入到第二电压比较器105中的参考电压Vref和第一信号Vref_S进行比较，当Vref>Vref_S时，第二电压比较器105的输出comp2＝“1”，这表示D-LDO最终稳定时输出电压大于第一信号Vref_S，计数器中的初始值可设置为“11111111”，即晶体管阵列中晶体管的初始状态为全导通；当Vref_k<Vref_S时，第二电压比较器105的输出comp2＝“0”，这表示D-LDO最终稳定时输出电压小于第一信号Vref_S，计数器中的初始值可设置为“00000000”，即晶体管阵列中晶体管的初始状态为全断关。可以理解的是，初次接入一个参考电压时，第二电压比较器105工作一次设置晶体管阵列104中的晶体管的初始导通数量，之后的输出电压的稳压通过第一电压比较器101实现。第一电压比较器101通过比较Vref和输出电压Vout输出comp1信号，comp1信号为“0”时，表示Vout＜Vref；comp1信号为“1”时，表示Vout＞Vref。输出的comp1信号用来控制计数器的跳变，comp1信号为“0”时，计数器102一个时钟周期内输出到解码器103的数值将增加；comp1信号为“1”时，计数器102一个时钟周期内输出到解码器103的数值减少。解码器103输出的信号控制晶体管阵列104，晶体管阵列104内的晶体管导通的数目越多，输出的电压值越大，反之输出电压值越小。

可以理解的是，根据comp2信号设定的计数器初始值，可根据实际应用的需求任意设定，例如可设置成导通2/5、2/3等晶体管导通数量的初始值。

在一些实施例中，第一信号的数值为晶体管阵列104中的1/2晶体管导通时的输出电压值。可以理解的是，该第一信号可设定为数字低压差稳压器输出电压的最大值和最小值之间的任意值。

接着，请参考图4示出了根据本申请另一实施例的数字低压差稳压器的示例性电路原理图。如图4所示，电压比较器组件200包括：第一电压比较器201、第二电压比较器205、第三电压比较器206和第四电压比较器207，

第一电压比较器201的输出端与计数器202的第一输入端连接，晶体管阵列204的输出端与第一电压比较器201的第一输入端连接，第二电压比较器205的输出端与第三电压比较器206和第四电压比较器207的使能端连接，第二电压比较器205的第一输入端接收第一信号，第三电压比较器206的输出端与计数器202的第二输入端连接，第三电压比较器206的第一输入端接收第二信号，第四电压比较器207的输出端与计数器202的第三输入端连接，第四电压比较器207的第一输入端接收第三信号，第一电压比较器201、第二电压比较器204、第三电压比较器205和第四电压比较器206的第二输入端连接并接收参考电压信号；

第二电压比较器205通过参考电压与第一信号的比较，输出使能信号；

第三电压比较器206接收使能信号，使能信号为“0”时使能第三电压比较器206，并通过参考电压与第二信号的比较，输出第一电平信号；

第四电压比较器207接收使能信号，使能信号为“1”时使能第四电压比较器207，并通过参考电压与第三信号的比较，输出第一电平信号；

第一电压比较器202通过参考电压与晶体管阵列204的输出电压比较，输出第二电平信号；

第三电压比较器206和第四电压比较器207不同时使能。

下面以晶体管阵列中的晶体管总数量为256的数字低压差稳压器为例进行说明其工作原理。第一电压比较器201比较参考电压信号与第一信号，若参考电压信号小于第一信号，将输出的使能信号为“0”，否则输出的使能信号为“1”。

当使能信号为“0”时第三电压比较器206使能，第三电压比较器206比较参考电压信号与第二信号输出第一电平信号，计数器202根据该第一电平信号输出当前参考电压信号所属电压区间对应的初始导通信号给解码器203，解码器203根据初始导通信号控制晶体管阵列204的初始导通数量。

当使能信号为“1”时时第四电压比较器207使能，第四电压比较器207比较参考电压信号与第三信号输出第一电平信号，计数器202根据该第一电平信号输出当前参考电压信号所属电压区间对应的初始导通信号给解码器203，解码器203根据初始导通信号控制晶体管阵列204的初始导通数量。

优选地，第一信号Vref_S1、第二信号Vref_S2和第三信号Vref_S3将数字低压差稳压器的最大输出电压值与最小输出电压值之间的电压区间等分为第一子电压区间、第二子电压区间、第三子电压区间和第四子电压区间。。可以理解的是，提高所划分的子电压区间的数量将有助于进一步提高响应速度。

具体地，一数字低压差稳压器的晶体管全部导通电压为2v，晶体管全部导通电压为0v，第二信号Vref_S1，第一信号Vref_S2、第三信号Vref_S3分别设置为0.5v、1v、1.5v。此时，输入的参考信号Vref_K为0.8v，第二电压比较器202输出comp1＝0，comp1＝0时第三电压比较器206使能，输出comp3＝1，comp3输出到计数器202中，对应预设的计数器202的初始化信号为“00000100”即0.5v对应导通的晶体管数目。可见，上述方法将数字低压差稳压器的初始电压调整为0.5v，提高了响应速度。如果输入的Vref_K是1.2v，第二电压比较器202输出comp1＝1，此时第四电压比较器207使能，输出comp4＝0，comp4输出到计数器202中，对应预设的计数器202的初始化信号为“0100000”即1.5v对应导通的晶体管数目，上述方法将数字低压差稳压器的初始电压调整为1.5v，提高了响应速度。

可以理解的是，数字低压差稳压器的最大输出电压值与最小输出电压值之间的电压区间的划分方式可采用等分方式，或非等分的方式，可根据实际需要而定。

本发明数字低压差稳压器还包括开关选择模块，下面结合图3进行说明。图3示出了根据本申请另一实施例的数字低压差稳压器的示例性电路原理图。如图3所示，开关选择模块106与第一电压比较器101的第二输入端连接，用于在若干电压信号中选择参考电压信号。图中，Vref_1,Vref_2,……,Vref_n分别表示输入的若干参考电压，K_1，K_2,……,K_N表示开关，应用时，关闭其中一个开关，使其中的一个参考电压连接至第一电压比较器101的第二输入端。

本发明还包括一种数字低压差稳压器的控制方法。

请参考图5，示出了根据本申请一实施例的数字低压差稳压器控制方法的示例性流程图。如图5所示，将数字低压差稳压器的最大输出电压值与最小输出电压值之间的电压区间划分为若干子电压区域，每个子电压区间设置有对应的初始化信号，数字低压差稳压器，该控制方法包括：

步骤S11：接收参考电压信号，根据参考电压信号所属的子电压区间生成对应的初始化信号，并根据初始化信号配置晶体管阵列中晶体管的初始导通数量；；

步骤S12：比较晶体管阵列输出的电压和参考电压信号，获取第二电平信号，并根据第二电平信号控制晶体管阵列中晶体管的导通数量。

将数字低压差稳压器的最大输出电压值与最小输出电压值之间的电压区间划分为若干子电压区域，并通过判断参考电压信号所属的子电压区间，配置与该子电压区间对应的晶体管阵列的初始导通数量，有效提高了数字低压差稳压器的响应效率。

接着，请参考图6，示出了图5中步骤S11的的示例性流程图。如图6所示，在数字低压差稳压器的最大输出电压值与最小输出电压值之间设定一第一信号，第一信号将数字低压差稳压器的最大输出电压值与最小输出电压值之间的电压区间从低至高的顺序等分为第一子电压区间和第二子电压区间，根据参考电压信号所属的子电压区间生成对应的初始化信号包括：

S21：比较第一信号和参考电压信号，输出第一电平信号；

S22：若第一电平信号为“0”，判断参考电压信号属于第一子电压区域并输出对应的初始化信号，否则判断参考电压信号属于第二子电压区域并输出对应的初始化信号。

上述控制方法的详细说明，已经在图3的说明中记载，这里不再赘述。

在一些实施例中，第一信号的数值为晶体管阵列中的一半晶体管导通时的输出电压值。可以理解的是，第一信号的数值不限于上述数值，可设定为数字低压差稳压器的最大输出电压值与最小输出电压值之间任意电压值。

请参考图7，示出了图5中步骤S11的另一示例性流程图。如图7所示，在数字低压差稳压器的最大输出电压值与最小输出电压值之间设定第一信号、第二信号和第三信号，第一信号、第二信号和第三信号将数字低压差稳压器的最大输出电压值与最小输出电压值之间的电压区间从低至高的顺序等分为第一子电压区间、第二子电压区间、第三子电压区间和第四子电压区间，，根据参考电压信号所属的子电压区间生成对应的初始化信号包括：

S31：比较参考电压信号与第一信号，若参考电压信号小于第一信号，将输出的使能信号为“0”，否则输出的使能信号为“1”；

S32：当使能信号为“0”时比较参考电压信号与第二信号，若参考电压信号小于第二信号，判断参考电压信号属于第一子电压区域并输出对应的初始化信号，否则判断参考电压信号属于第二子电压区域并输出对应的初始化信号；

S33：当使能信号为“1”时比较参考电压信号与第三信号，若参考电压信号小于第三信号，判断参考电压信号属于第三子电压区域并输出对应的初始化信号，否则判断参考电压信号属于第四子电压区域并输出对应的初始化信号。

上述控制方法的详细说明，在图4的说明中记载，这里不再赘述。以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (10)

1.一种数字低压差稳压器，其特征在于，将所述数字低压差稳压器的最大输出电压值与最小输出电压值之间的电压区间划分为若干子电压区域，每个子电压区间设置有对应的初始化信号，所述数字低压差稳压器包括：电压比较器组件、计数器、解码器以及晶体管阵列；

所述计数器通过所述解码器与所述晶体管阵列的输入端连接，所述电压比较器组件与所述计数器的输入端连接，所述电压比较器组件接收参考电压信号，所述晶体管阵列的输出端与所述电压比较器组件连接；

所述电压比较器组件根据所述参考电压所属的子电压区间，输出第一电平信号，所述计数器根据所述第一电平信号输出对应的初始化信号，所述解码器根据所述初始化信号配置所述晶体管阵列的初始导通数量；并且，

所述电压比较器组件通过比较所述参考电压与所述晶体管阵列的输出电压，输出第二电平信号，所述计数器根据所述第二电平信号通过所述解码器控制所述晶体管阵列的导通数量。

2.根据权利要求1所述的数字低压差稳压器，其特征在于，所述电压比较器组件包括：第一电压比较器和第二电压比较器；

所述第一电压比较器的输出端与所述计数器的第一输入端连接，所述晶体管阵列的输出端与第一电压比较器的第一输入端连接，所述第二电压比较器的输出端与所述比较器的第二输入端连接，所述第二电压比较器的第一输入端接收第一信号，所述第一电压比较器和所述第二电压比较器的第二输入端连接并接收所述参考电压信号；

所述第二电压比较器通过所述参考电压与所述第一信号的比较，输出所述第一电平信号；

所述第一电压比较器通过所述参考电压与所述晶体管阵列的输出电压比较，输出所述第二电平信号。

3.根据权利要求2所述的数字低压差稳压器，其特征在于，所述第一信号的数值为所述晶体管阵列中的1/2晶体管导通时的输出电压值。

4.根据权利要求1所述的数字低压差稳压器，其特征在于，所述电压比较器组件包括：第一电压比较器、第二电压比较器、第三电压比较器和第四电压比较器，

所述第一电压比较器的输出端与所述计数器的第一输入端连接，所述晶体管阵列的输出端与第一电压比较器的第一输入端连接，所述第二电压比较器的输出端与所述第三电压比较器和所述第四电压比较器的使能端连接，所述第二电压比较器的第一输入端接收第一信号，所述第三电压比较器的输出端与所述计数器的第二输入端连接，所述第三电压比较器的第一输入端接收第二信号，所述第四电压比较器的输出端与所述计数器的第三输入端连接，所述第四电压比较器的第一输入端接收第三信号，所述第一电压比较器、第二电压比较器、第三电压比较器和所述第四电压比较器的第二输入端连接并接收所述参考电压信号；

所述第二电压比较器通过所述参考电压与所述第一信号的比较，输出使能信号；

第三电压比较器接收所述使能信号，所述使能信号为“0”时使能所述第三电压比较器，并通过所述参考电压与所述第二信号的比较，输出所述第一电平信号；

第四电压比较器接收所述使能信号，所述使能信号为“1”时使能所述第四电压比较器，并通过所述参考电压与所述第三信号的比较，输出所述第一电平信号；

所述第一电压比较器通过所述参考电压与所述晶体管阵列的输出电压比较，输出所述第二电平信号；

所述第三电压比较器和第四电压比较器不同时使能。

5.根据权利要求4所述的数字低压差稳压器，其特征在于，所述第一信号、所述第二信号和所述第三信号将所述数字低压差稳压器的最大输出电压值与最小输出电压值之间的电压区间等分为第一子电压区间、第二子电压区间、第三子电压区间和第四子电压区间。

6.根据权利要求2-5任一所述的数字低压差稳压器，其特征在于，还包括开关选择模块，所述开关选择模块与所述第一电压比较器的第二输入端连接，用于在若干电压信号中选择所述参考电压信号。

7.一种数字低压差稳压器的控制方法，其特征在于，将所述数字低压差稳压器的最大输出电压值与最小输出电压值之间的电压区间划分为若干子电压区域，每个子电压区间设置有对应的初始化信号，所述数字低压差稳压器，所述控制方法包括：

接收参考电压信号，，根据所述参考电压信号所属的子电压区间生成对应的初始化信号，并根据所述初始化信号配置所述晶体管阵列中晶体管的初始导通数量；

比较晶体管阵列输出的电压和所述参考电压信号，获取第二电平信号，并根据所述第二电平信号控制所述晶体管阵列中晶体管的导通数量。

8.根据权利要求7所述的数字低压差稳压器的控制方法，其特征在于，在所述数字低压差稳压器的最大输出电压值与最小输出电压值之间设定一第一信号，所述第一信号将所述数字低压差稳压器的最大输出电压值与最小输出电压值之间的电压区间从低至高的顺序等分为第一子电压区间和第二子电压区间，所述根据所述参考电压信号所属的子电压区间生成对应的初始化信号包括：

比较所述第一信号和所述参考电压信号，输出第一电平信号；

若所述第一电平信号为“0”，判断所述参考电压信号属于第一子电压区域并输出对应的初始化信号，否则判断所述参考电压信号属于第二子电压区域并输出对应的初始化信号。

9.根据权利要求8所述的数字低压差稳压器的控制方法，其特征在于，所述第一信号的数值为所述晶体管阵列中的一半晶体管导通时的输出电压值。

10.根据权利要求7所述的数字低压差稳压器的控制方法，其特征在于，在所述数字低压差稳压器的最大输出电压值与最小输出电压值之间设定第一信号、第二信号和第三信号，所述第一信号、所述第二信号和所述第三信号将所述数字低压差稳压器的最大输出电压值与最小输出电压值之间的电压区间从低至高的顺序等分为第一子电压区间、第二子电压区间、第三子电压区间和第四子电压区间，，所述根据所述参考电压信号所属的子电压区间生成对应的初始化信号包括：

比较所述参考电压信号与所述第一信号，若所述参考电压信号小于所述第一信号，将输出的使能信号为“0”，否则输出的使能信号为“1”；

当使能信号为“0”时比较所述参考电压信号与所述第二信号，若所述参考电压信号小于所述第二信号，判断所述参考电压信号属于第一子电压区域并输出对应的初始化信号，否则判断所述参考电压信号属于第二子电压区域并输出对应的初始化信号；

当使能信号为“1”时比较所述参考电压信号与所述第三信号，若所述参考电压信号小于所述第三信号，判断所述参考电压信号属于第三子电压区域并输出对应的初始化信号，否则判断所述参考电压信号属于第四子电压区域并输出对应的初始化信号。