JP2015007852A

JP2015007852A - 制御装置の電源回路

Info

Publication number: JP2015007852A
Application number: JP2013132241A
Authority: JP
Inventors: 正芳宮原; Masayoshi Miyahara
Original assignee: Panasonic Corp
Current assignee: Panasonic Corp
Priority date: 2013-06-25
Filing date: 2013-06-25
Publication date: 2015-01-15

Abstract

【課題】電気機器に搭載する電源回路において、待機電力を低減する構成をより一般的な電気機器で広く活用できるようにすることを目的とする。
【解決手段】安定な規定電圧の１次電源から負荷側となる制御手段３の要求する電圧と最低限度の動作電力を２次電源として出力する低容量降圧手段４を備えた構成にて、制御手段３は基準周波数に同期動作し制御処理を実行するマイコン６を主要とし、低容量降圧手段は制御手段３を２次電源に対する抵抗負荷と等価として１次電源に直列接続時に制御手段３の両端に要求電圧を分圧にて生じる分圧抵抗体８を用いることで、待機状態制御時はマイコン６の手順処理数は最低となり２次電源への要求電力も最低化でき、低容量降圧手段４は安価な素子となる分圧抵抗体８を使えることから、待機電力低減に伴うコスト増を抑制できるために、一般的な電気機器より広く活用し易い制御装置の電源回路を得られる。
【選択図】図１

Description

本発明は、電気機器に制御のために搭載される制御回路の構成に対して安定した降下電圧を供給しながら機器の待機時の電源出力の軽負荷時には電源の電力消費量を低減させる制御装置の電源回路に関するものである。

近年、電気機器に搭載される制御装置の電源回路においては省電力の観点から主電力源が通電された状態にはあるが電気機器を停止させている、いわゆる待機状態において消費される、一般的に待機電力として知られる主電力源から消費される電力をできる限り低減させることができる電源の回路構成が必要とされている。

ところで、電気機器に搭載される機器の制御を担う制御装置の制御回路の主体は、高圧交流の商用電源から降圧安定化の電源の回路構成により例えば３Ｖから６Ｖの低圧に安定化させた電圧を電源として動作するマイクロコンピューターを用いて構成することが、極一般化している。

なお、同マイクロコンピューターは電源の電圧が起動電圧以上となれば起動して、プログラムとしてメモリー上に記憶している機器の動作の手順を規定の周波数の時間間隔に基づき順次処理することにより、機器の制御動作を実行するものである。

また、マイクロコンピューターは手順を処理する規定の周波数が高周波であるほど単位時間あたりにより多くの手順を処理することが可能となるが消費電力は増加することとなる。

このような、マイクロコンピューターを主体とした制御回路においては機器を通常の動作状態に制御している時に対して待機状態に制御している時には制御動作に応じた演算や判断のプログラム動作にまつわる手順の処理数が通常最低となり、且つ制御の対象となる機器に搭載する機器の機能を成す回路構成の動作も停止させていることから電源の回路構成にて消費する電力も機器の待機状態が最低となる。

このように、マイクロコンピューターを主体とした制御回路を搭載する近年の電気機器は機器の通常動作状態に対して待機状態における電源の回路構成の消費電力が小さく、最低となる。

このことから、待機状態における主電力源の電力消費をより少なくすることで待機電力の低減を図るためには、制御回路にて待機状態に制御している時に消費する電源の回路構成に対しては軽負荷となる最低限度の電力を供給している状態において、電源の回路構成の電力変換効率がより高効率であるほど有利であることが分かる。

ところが、電源の回路構成は、機器の通常動作状態における負荷側に対して高い電力供給が必要とされる状態において回路構成の発熱を抑制するために、電力変換効率が最高となるように設計する必要がある。

よって、通常、軽負荷時の出力側への供給電力に対して電力変換に要する自己の消費電力が大きくなるために待機電力をある程度以上に低減させることは電源回路の基本的な構成上難しいことから、この点を改善し更に待機電力を低減させることができる電源の回路構成が求められている。

従来、この種の課題に対応する制御装置の電源回路としては、制御回路の電力負荷に対して主電力源の側となる高圧の電力供給源から安定化させた低電圧の電力を変換し供給する電源の回路構成として、機器が通常動作状態であって負荷側に高い電力供給が要求される時に高効率となる、例えばスイッチングレギュレーターと、待機状態であって負荷側に最低限度の電力供給を要求される時には効率的な電力供給が可能となるシリーズレギュレーターの２つの構成を備えて、待機状態においてはスイッチングレギュレーターの動作を停止させてシリーズレギュレーターからのみ負荷側に電力を供給することにより、主電力源から消費される待機電力をより低減させるようにした構成が知られている（例えば、特許文献１参照）。

以下、その制御装置の電源回路について図９を参照しながら説明する。

図９に示すように、入力端子１００の側から供給される入力電圧を所定の出力電圧に変換し出力端子１０１から負荷側に対して電力を供給する、負荷側の消費電力が高い時に高効率の電力変換が行えるスイッチングレギュレーターにて構成される第一の回路１０２と、前記入力電圧を入力するとともに、自己の出力電圧が所定電圧となるようにその出力電圧を制御する負荷側の消費電力が低い時に高効率の電力変換が行えるシリーズレギュレーター１０３とを備えている。

以上の構成において、電源に要求される出力負荷が大きな場合には第一の回路１０２を動作させ、前記負荷が小さな場合には第一の回路１０２の動作を停止させてシリーズレギュレーター１０３から出力端子１０１に対して電力を供給するようにして、機器の待機状態においては供給電力が低い時に高効率となるシリーズレギュレーター１０３のみから負荷側に電力を供給することで待機電力を低減させるものであった。

特許第３５０９８０６号公報

このような従来の制御装置の電源回路においては、制御回路で機器を待機状態に制御していることで負荷側において最低限度の電力供給のみが要求される時には第一の回路１０２の動作を停止させてシリーズレギュレーター１０３から出力端子１０１に対して電力を供給することから、供給電力が低い時に高効率となるシリーズレギュレーター１０３のみから負荷側に電力を供給することで待機電力を低減する構成となっていた。

このことから、電源の回路構成に対し負荷側に最低限度の電力供給のみが要求される機器を制御回路で待機状態に制御している時の待機電力をより低減させるために第一の回路１０２とシリーズレギュレーター１０３の２種が電源の回路構成として必要であった。

同シリーズレギュレーター１０３は負荷側への低電力の供給にあっては低電圧降下の動作に伴う自己の消費電力も小さくなるために比較的に効率的に電圧が変換できることが特徴であるが、複数の回路素子で組み上げるディスクリート回路や、同回路を１チップ化した比較的に高価な集積回路素子を用いて構成する必要がある。

よって、制御回路への電力の安定供給のために１つの電源の回路構成のみで対応する旧来の構成に対してコスト増加の要因となるシリーズレギュレーター１０３の付加が必須となることから、一般的な電気機器において広く活用することの妨げとなる課題を有していた。

そこで本発明は、上記従来の課題を解決するものであり、待機電力の低減に伴うコストの増化を抑制することにより、一般的な電気機器においてより広く活用し易い制御装置の電源回路を提供することを目的とする。

そして、この目的を達成するために、本発明は、電気機器に搭載する機器の機能を制御するための制御手段を備え、また規定の電圧に安定化された主電力の供給源となる１次電源を入力として、その電力の一部消費することで更に電圧を降圧して負荷側となる前記制御手段に対して要求される電圧と最低限度の動作電力を２次電源として出力する低容量降圧手段を備えたところの電源回路の構成において、前記低容量降圧手段として、前記制御手段を２次電源より略一定の電流を消費する抵抗負荷と等価と見なし、この等価の抵抗負荷に直列に接続し１次電源の負荷とする配置として、１次電源からの電流の導通により前記制御手段の許容する範囲の電圧を分圧し制御手段の両端に生じさせて２次電源として出力する抵抗素子であるところの分圧抵抗体を用いる構成としたものであり、これにより所期の目的を達成するものである。

本発明によれば、電気機器に搭載する機器の機能を制御するための制御手段を備え、また規定の電圧に安定化された主電力の供給源となる１次電源を入力として、その電力の一部消費することで更に電圧を降圧して負荷側となる前記制御手段に対して要求される電圧と最低限度の動作電力を２次電源として出力する低容量降圧手段を備えたところの電源回路の構成において、前記低容量降圧手段として、前記制御手段を２次電源より略一定の電流を消費する抵抗負荷と等価と見なし、この等価の抵抗負荷に直列に接続し１次電源の負荷とする配置として、１次電源からの電流の導通により前記制御手段の許容する範囲の電圧を分圧し制御手段の両端に生じさせて２次電源として出力する抵抗素子であるところの分圧抵抗体を用いるという構成にしたことにより、前記制御手段において機器を待機状態に制御している時が前記低容量降圧手段に要求される供給電力は最低となり、また前記低容量降圧手段として回路素子においては比較的に最も安価となる抵抗素子であるところの前記分圧抵抗体を用いて１次電源から分圧により２次電源を供給できることから、待機電力の低減に伴うコストの増化を抑制できることとなるので、一般的な電気機器においてより広く活用し易い制御装置の電源回路を提供できるという効果を得ることができる。

本発明の実施の形態１の電源回路の概略構成を示すブロック図同電源回路に備える低容量降圧手段の概略回路構成を示す回路図同電源回路に備える高容量安定化降圧手段の概略回路構成を示す回路図同高容量安定化降圧手段と及びマイコンとの接続構成を示す回路図同電源回路におけるマイコンによる機器の待機状態変更時の制御処理の手順を示したフローチャート同電源回路におけるマイコンによる機器の待機状態変更時の制御処理の他の手順を示したフローチャート同電源回路に備える低容量降圧手段の他の概略回路構成を示す回路図本発明の実施の形態２の電源回路の概略構成を示すブロック図従来の制御装置の電源回路の構成を示す回路図

本発明の請求項１記載の制御装置の電源回路は、電気機器に搭載する機器の機能を制御するための制御手段を備え、また規定の電圧に安定化された主電力の供給源となる１次電源を入力として、その電力の一部消費することで更に電圧を降圧して負荷側となる前記制御手段に対して要求される電圧と最低限度の動作電力を２次電源として出力する低容量降圧手段を備えたところの電源回路の構成において、前記低容量降圧手段として、前記制御手段を２次電源より略一定の電流を消費する抵抗負荷と等価と見なし、この等価の抵抗負荷に直列に接続し１次電源の負荷とする配置として、１次電源からの電流の導通により前記制御手段の許容する範囲の電圧を分圧し制御手段の両端に生じさせて２次電源として出力する抵抗素子であるところの分圧抵抗体を用いるという構成を有する。これにより、前記制御手段において機器を待機状態に制御している時が前記低容量降圧手段に要求される供給電力は最低となり、また前記低容量降圧手段として回路素子においては比較的に最も安価となる抵抗素子であるところの前記分圧抵抗体を用いて１次電源から分圧により２次電源を供給できることから、待機電力の低減に伴うコストの増化を抑制できることとなるので、一般的な電気機器においてより広く活用し易い制御装置の電源回路を提供できるという効果を奏する。

また、前記制御手段は、マイコンを主要の構成として備え、前記マイコンは、制御処理のための基準となる周波数自体を制御処理の中で切替えることが可能であり、且つ基準の周波数を低周波側に切替えて電力消費を低減できるものを用い、待機状態に機器を制御する時に基準の周波数を制御処理に支障が生じない範囲で低周波側に変化させる構成にしてもよい。これにより、機器の待機状態ではマイコンにおいて制御処理の基準となる周波数を低周波側に変化させることで電力消費を更に低減することにより低容量降圧手段に要求される供給電力も低減できるために低容量降圧手段として更に電力容量の低い、より低コストとなる抵抗素子を分圧抵抗体として使用できることから待機電力の低減に伴うコストの増化を更に抑制できることとなるので、一般的な電気機器においてより広く活用し易い制御装置の電源回路を提供できるという効果を奏する。

また、１次電源の電力の一部消費することで更に規定の電圧に降圧安定化して負荷側に要求される一定の電圧と最大限度の電力を２次電源として出力し、且つ低電圧降下の動作を前記マイコンからの電圧信号による操作により停止可能であって、停止状態にあっては動作に要する電力消費が略零となる高容量安定化降圧手段を合わせて備えて、前記高容量安定化降圧手段は電圧信号による明示的な操作が無い時には低電圧電力変換が動作した状態となるように構成してもよい。これにより、１次電源が供給直後の前記マイコンの制御処理が動作していない状態にあっても前記高容量安定化降圧手段は低電圧電力変換が動作した状態なることで２次電源は前記マイコンの起動電圧以上の規定の電圧に遅延無く安定化されて前記マイコンは制御処理が開始できることとなるので、１次電源の供給により即応して機器の機能を開始できるという効果を奏する。

また、１次電源の供給の遮断を検知することで電圧状態の変化としての電源遮断信号を前記マイコンに出力する電源遮断検知手段を合わせて備えて、前記マイコンにおいて電源遮断信号が入力されたことを判断した時には電圧信号により前記高容量安定化降圧手段を操作することで低電圧電力変換を動作させる手順とする構成にしてもよい。これにより、１次電源の遮断があれば前記電源遮断検知手段で検知して前記マイコンにおいては前記高容量安定化降圧手段を低電圧電力変換が動作した状態に操作するために、２次電源は前記マイコンの起動電圧以上の規定の電圧に一定化されて前記マイコンは制御処理の安定動作を保てることとなるので、１次電源の遮断時においても、機器の機能を安定して、より長く保つことができるという効果を奏する。

以下、本発明の実施の形態について図面を参照しながら説明する。

（実施の形態１）
図１は制御機能を備えた電気機器に搭載される制御回路の構成の概略を示している。

図上、破線の囲み枠は機器の本体となる外郭１を示している。

同外郭１の内部に機器の機能を成す負荷装置２を備えて、同負荷装置２に要求される規定の電圧に安定化された動作のための主電力の供給源となる、図上、Ｖ１で示している１次電源を備えている。

また、機器の機能の主体を成すために負荷装置２の動作を電圧信号により制御するための制御手段３を備えて、同制御手段３に要求される規定の電圧に安定化された動作のための電力の供給源となる、図上、Ｖ２で示している２次電源を備えている。

同２次電源は１次電源と２次電源の間に備える１次電源の電力の一部消費することで動作し、負荷側に対して更に降圧した電圧を出力する低容量降圧手段４と、及び高容量安定化降圧手段５の２種により生成している。

また、制御手段３は前述の通り機器機能の動作を制御することで機能の主体を成すものであり、制御処理の実行の主体と成るマイコン６と、及びマイコン周辺回路７から構成している。

ここで、１次電源は、その生成のために特定の構成を規定するものでは無く、負荷側にて求められる電圧と電力を安定して供給できる構成であれば特には問わない。

例えば、交流高圧の商用電源を電力供給源として交流電圧を整流後、トランスの１次側に断続電流を導通させることでトランスの２次側に降圧した電圧を生じ発生させた後、整流化することで直流電圧を得て、同直流電圧の値を帰還し基準電圧と比較することで断続周期や間隔を変化させることで規定の電圧値に出力する電圧を安定化させる、所謂スイッチングレギュレーターの構成を用いても構わない。

または、電荷を蓄えることにより規定の電圧にて負荷側に対して一定時間の電力を供給するバッテリー等の蓄電池の出力であっても構わない。

また、同１次電源の電圧も特定するものではないが、空調機器等の一般的な多くの電気機器においては標準的には１５Ｖ前後となる。

ここで、負荷装置２は１次電源の電力を消費することで機器の主要な機能を成すものであって、一例としては空調機器等における送風装置の駆動力源となるＤＣモーター等であり、駆動ＩＣや駆動動力用として制御手段３に要求される以上の電圧を要するものであるが、特定の構成を要求するものでは無く、本発明の要旨には関係しないことから詳細の説明は省く。

ここで、マイコン６は、演算や判断処理を行う中央演算装置や、外部の電圧変化の信号を取り込み、且つ出力できる入出力端子や、アナログ電圧信号をデジタル値に変換して取り込めるＡ／Ｄ入力端子や、動作手順をソフトウェアーとして記憶するためのリードオンリーメモリーや、演算や判定状態を一時的に保存するランダムアクセスメモリー等を一体としたものである。

また、リードオンリーメモリー上に一連の制御処理の手順をソフトウェアー記述のプログラムとして記憶させ、この手順を一定の基準となる周波数であるところの、所謂クロック信号の時間間隔に基づき順次処理を実行することにより、機器の制御動作を単独で処理して実行できる、いわゆる１チップマイクロコンピューターを用いるものである。

なお、同１チップマイクロコンピューターに備わる入出力端子は、電源の電圧が起動電圧以下で制御処理の動作が停止した状態にあれば高抵抗状態として電流の入出力が行われない状態であることが基本的仕様であることが一般的である。

よって、電源が起動電圧以上に変化した以降において、リードオンリーメモリー上に記憶させたソフトウェアー記述に基づく内部処理に基づいて電源電位となるＨｉ電位や基準電位（ＧＮＤ）となるＬｏ電位、もしくは高抵抗状態の入力端子として状態を選択することとなる。

また、１チップマイクロコンピューターは電源としては通常３Ｖから６Ｖの低圧に安定化させた電圧が必要であり、一般的にリセット電圧と呼ばれる起動電圧以上（例えば２．５Ｖ以上）になれば制御処理の動作を開始して、電源の電力を消費することで制御処理を実行する。

同１チップマイクロコンピューターにおいて消費する電力は、通常、単位時間あたりにより多くの手順処理を要するプログラムであれば増加し、また前述のクロック信号の周波数が高いほど単位時間あたりにより多くの手順を処理することが可能となるが消費電力は増加する。

また、近年、クロック信号の周波数がプログラムにより制御処理の中で切替え可能であるものも一般化されているために、この周波数の切替え可能なものを用いることで短時間当たりに要求される制御処理に遅れが生じない限りおいて、低周波方向に切替えることで消費する電力を更に低減するようにしている。

このような、１チップマイクロコンピューターであるところのマイコン６において多くの電気機器に搭載される標準的なものにあっては、その消費電力は、クロック信号の周波数にもよるが、電源の電圧を５Ｖとして一例で示せば、比較的に単位時間あたりの手順処理が高負荷であれば３ｍＡ前後の電流を要することから１５ｍＷ程度を消費する。

また、単位時間あたりの手順処理が低負荷であれば１ｍＡ前後の電流を要することから５ｍＷ程度を消費する。

更に、単位時間あたりの手順処理が低負荷である時、クロック信号を低周波方向に切替え可能である時は、０．５ｍＡ前後に電流を低下できることから２．５ｍＷ程度に低減できる。

なお、マイコン６において、機器を通常の動作状態に制御している状態に対して待機状態に制御している時に要求される制御処理は、外部から入力端子に入力される状態移行のトリガー信号の待受（例えば待機状態から通常運転状態への移行の利用者によるスイッチ操作）程度となることが一般的である。

このことから、機器を待機状態に制御している時が制御処理における演算や判断の手順の処理数が通常最低となることから、消費する電力も最低となり、例えば前述した通り、機器を通常の動作状態に制御している時に１５ｍＷ程度を消費する場合にあっては、待機状態にあっては５ｍＷ程度の電力を消費することとなる。

また、更にクロック信号を低周波方向に切替えれば、２．５ｍＷ程度に低減できることとなる。

なお、機器を待機状態に制御している時は、一般的に分岐の少ない一定処理の繰り返しが制御処理の主となるために前記の消費電力も、ほぼ変動なく一定化する。

ここで、マイコン周辺回路７は、マイコン６の制御処理の動作のために必要となる最低限度の回路構成、あるいは制御処理の対象となって機器の機能を成す２次電源の電力を消費することで動作する回路要素を統合して示したものである。

例えば、マイコン６に対して正常動作電圧範囲での初期化電圧信号を与えるリセット回路や出力端子のインピーダンス低減用のプルアップやプルダウンの抵抗素子負荷、あるいはマイコン６の制御対象となって電圧信号により状態が変化することで特定の機能を成すＬＥＤ等の表示装置やブザー等の発音装置、またその他外部回路の操作用のトリガー回路等が一般的であるが、本実施の形態の要旨には関係しないことから詳細の説明は省くものとする。

同マイコン周辺回路７においてもマイコン６の制御処理によって機器の待機状態にあっては能動的動作（定常的なブザーの発音やＬＥＤの点灯等）が不要となることから一般的に消費する電力も機器の待機状態が最低となる。

同マイコン周辺回路７の消費する電力を電源の電圧を５Ｖとして一例で示せば、機器を通常の動作状態に制御している時にあっては２０ｍＡ以上の電流を要して１００ｍＷ以上を消費し、待機状態に制御している時は１ｍＡ以下の電流となって消費電力は５ｍＷ以下となることが一般的である。

よって、制御手段３において２次電源から消費する電力は、機器を運転状態に制御している時は、マイコン周辺回路７の消費する１００ｍＷにマイコン６の消費する１５ｍＷを加えた１１５ｍＷ程度以上と成り、待機状態に制御している時は、マイコン周辺回路７の消費する５ｍＷにマイコン６の消費する５ｍＷを加えた１０ｍＷ程度以下に最低化できることとなる。

また、機器の待機状態の制御処理において遅れが生じない範囲でクロック信号を低周波方向に切替える手順を用いれば、マイコン６の消費を２．５ｍＷ程度に低減できることから全体としては７．５ｍＷ程度以下に更に低減できることとなる。

ここで、低容量降圧手段４は、負荷側となる制御手段３において最低限度の動作電力の供給を要求される状態あるところの機器の待機状態おいて１次電源から電圧を降下させて規定する電圧の２次電源を生成するものであって、従来はシリーズレギュレーターを用いていた。

同シリーズレギュレーターは負荷側への低電力の供給にあっては低電圧降下の動作に伴う自己の消費電力が小さくなるために、その他の低電圧変換の回路と比較して効率的に電圧が変換できる特徴が有り、一般的には複数の回路素子で組み上げるディスクリート回路や、同回路を１チップ化した集積回路素子を用いていた。

しかしながら本実施の形態においては、同シリーズレギュレーターに替えて、図２に示しているように一定電圧の電源に接続したとき一定の電流を導通させる、抵抗素子であるところの分圧抵抗体８の単素子を用いている。

同分圧抵抗体８の抵抗値は、２次電源の負荷側に対して最低限度の動作電力の供給を要している状態の制御手段３を２次電源より略一定の電流を消費する抵抗負荷と等価と見なして、この等価の抵抗負荷に直列に接続して１次電源からの電流を導通させたとき、制御手段３の許容する範囲の電圧を分圧して制御手段３の両端に２次電源として電圧を生じさせる値を選定する。

同分圧抵抗体８の実応用おいては、前述した通り、例えば１次電源が１５Ｖで２次電源が５Ｖの規定の電圧であり、機器を待機状態に制御時の制御手段３の消費電力が１０ｍＷであれば、制御手段３を２．５ｋΩ等価抵抗値と同等と見なせることから、抵抗値は５ｋΩで耐電力性能が２０ｍＷ以上のものを用いることができる。

また、マイコン６の消費電力がクロック信号を低周波化することで７．５ｍＷであれば、制御手段３を３．３ｋΩ等価抵抗値と同等と見なせることから、抵抗値は６．７ｋΩで耐電力性能が１５ｍＷ以上の、より定格電力の小さな非常に小型の抵抗素子を用いることができることとなる。

このように、分圧抵抗体８は定格電力が小さい小型となる抵抗素子を使用できることから、このような小型の抵抗素子は汎用品であり一般的に使用される回路素子の中でも最も多く使用され流通量も多いことから、多種の回路素子の中においても比較的に最も安価で、且つ容易に入手できることが利点となる。

また、シリーズレギュレーターにおいては低電圧降下の回路動作そのものにも１ｍＷから１０ｍＷ程度の電力消費が必要となるが分圧抵抗体８を用いれば電圧降下における電力消費しか生じないために１次電源からの電力消費を更に低減できる利点も有る。

なお、分圧抵抗体８も用いた２次電源の供給は、２次電源が電源として通常備えるコンデンサーから成る静電容量を１次電源からの抵抗電流の導通により充電することで分圧により規定の電圧を生成する受動型の電源供給となる。

よって、１次電源の供給開始時には用いる抵抗値と２次電源の備える静電容量に基づく時定数により規定の電圧の供給までは時間遅れが生じる（抵抗値が前述の６．７ｋΩで静電容量が例えば１００μＦであれば０．６７秒以上の１秒前後）。

また、１次電源の電圧を分圧して２次電源の電圧を供給しているために１次電源に電圧の変動があれば２次電源の電圧も比例して分圧抵抗体８と制御手段３の等価抵抗値の比で変動することとなる。

しかしながら、シリーズレギュレーターは出力電圧値を帰還し目標電圧と比較した結果に応じて供給電流を瞬時に変更することで出力電圧を安定化させる能動型の電源供給となるために、２次電源に求められる規定の電圧以上に１次電源が上昇すれば、ほぼ遅延の無く安定化できる点は有利と成る。

ここで、高容量安定化降圧手段５は、２次電源に接続される制御手段３等の負荷の仕様において規定される動作のために必要な最大電力を要求される規定の一定の電圧にて出力側に供給する電源回路の構成であり、外部から入力される電圧信号によって低電圧電力変換の停止が可能であって、停止状態においては電力変換に要する電力消費が略零とできる構成である。

同高容量安定化降圧手段５の構成においても電力供給のための電力変換そのものに電力消費が伴うことから、この電力変換に要する消費電力が少ない程、１次電源の電力消費を低減できることとなる。

なお、同高容量安定化降圧手段５の出力に要求される最大電力は前記に示した通り、１次電源が１５Ｖで２次電源が５Ｖの電圧であるとして制御手段３において機器を運転状態に制御している時の、例えば１１５ｍＷ程度以上が出力できることが求められる。

よって、高容量安定化降圧手段５には図３に示しているような、入力となる電源を断続的に導通させた時の電力エネルギーをコイルのインダクタンスとコンデンサーの静電容量に蓄えて平滑化しながら断続の比率を出力が目標とする電圧値に一定化する帰還制御を行うことで入力電力から規定する安定電圧を電力変換により高効率で降圧できるスイッチングレギュレーターの回路構成が適している。

スイッチングレギュレーターは入力電力の出力側への断続導通の比率を変化させることで電圧値の降圧変換を行う原理であるために、抵抗成分の電力消費で電圧を降下させるシリーズレギュレーターと異なり比較的大きな電力変換の出力においても８０％前後の高効率の電圧変換が行える特徴がある。

また、前述の通り出力電圧値を帰還制御による電力変換により目標電圧の一定化させる能動型の電源供給となるために、１次電源が規定する電圧以下であっても低電圧電力変換が動作可能であれば、ほぼ遅延の無く電力変換により２次電源の電圧を変換生成できる。

図３はこのようなスイッチングレギュレーターの概略の回路構成であり、説明の簡略化のために一例として最も単純な自励型発振方式の構成を示しているものである。

入力側となる１次電源と出力側の２次電源の間に外部からの信号により電流導通の開閉を切替えることができるスイッチ素子９とインダクタンス作用のためのコイル１０を直列に配置し、更に２次電源には並列に２次電源の電圧を検知電圧の範囲に降圧させて帰還させるための分圧抵抗となる抵抗１１ａと抵抗１１ｂを接続している。

また、スイッチ素子９とコイル１０との間にはスイッチ素子９が開放状態においてもコイル１０に蓄積された電力を２次電源の側に一方向に流す環流用と成るダイオード１２のカソード側を２次電源に並列となるように接続している。

また、スイッチ素子９には抵抗１１ａと抵抗１１ｂにより分圧された２次電源の電圧を帰還信号として２次電源が規定の電圧値に一定化するようにスイッチ素子９の断続導通の比率を変化させるための電圧帰還スイッチ駆動回路１３を配置している。

ここで、スイッチ素子９は電圧信号で遮断と導通の状態が変化する、図上において示している電界効果トランジスター（ＦＥＴ）や、もしくは電圧信号に基づく微小な制御電流の変化により１００倍程度以上の導通させる電流を変化させることができるトランジスターが用いられる。

ここで、電圧帰還スイッチ駆動回路１３は正負の２入力に印加される２つの電圧値を比較した時、電圧値が大きい入力端子の電圧の状態を出力する比較器１４と帰還電圧との比較対象となる基準電圧を出力する定電圧電源器１５で通常構成されている。

ここで、比較器１４は一般的な演算増幅素子やコンパレーター素子で構成されるものであり、定電圧電源器１５は電流の通電で両端電圧が一定化する定電圧ダイオードや、または２個同一のダイオードを用いて温度依存性を打ち消した順方向電圧を得るバンドギャップ電圧源の構成を使用することが一般的であり、その機能を果すためにはスイッチングレギュレーターに求められる電力変換により出力する電力に対しては僅かではあるが、やはり電力消費が伴うこととなる。

同電圧帰還スイッチ駆動回路１３の動作に電力を要し、及び実際のスイッチ素子９とコイル１０には抵抗成分が備わることから、スイッチ素子９には電力の導通と遮断の切替え動作における電力損失が伴う。

よって、スイッチングレギュレーターによる電源の回路構成においては前述した通り比較的大きな電力の出力においては８０％前後の高効率の電力変換が行えるが数ｍＡ程度の低い出力電流においては１０％前後の電力変換効率となることが一般的である。

このことから、例えば前述と同じく１次電源の電圧が１５Ｖであって制御手段３の電力消費が１１５ｍＷである時には１４４ｍＷの電力消費が生じ、制御手段３の電力消費が７．５ｍＷであっても７５ｍＷ程度の１次電源の電力消費が生じることとなる。

ここで、１次電源から電圧帰還スイッチ駆動回路１３への電力供給の経路中に図に示しているような変換動作切替手段１６を設けて、同変換動作切替手段１６を開いた非導通状態とすれば比較器１４と定電圧電源器１５は電力供給を遮断されることで機能が停止するが、このことから電圧帰還スイッチ駆動回路１３としてのスイッチ素子９の駆動機能が停止できることとなる。

スイッチ素子９の駆動機能が停止すると２次電源への電力供給も停止することとなるために、電圧帰還スイッチ駆動回路１３への電力導通が遮断されていることと相まって２次電源に対する高容量安定化降圧手段５の電力消費は概ね皆無とすることができることが分る。

よって、同変換動作切替手段１６に相当する電圧帰還スイッチ駆動回路１３への電源導通の遮断を外部からの電圧信号で切替えることができる構成を設ければ高容量安定化降圧手段５の低電圧電力変換の動作を停止させ消費電力を略零化できることとなる。

なお、消費電力が略零とは、電圧帰還スイッチ駆動回路１３への電力導通が遮断され、合わせてスイッチ素子９の駆動を停止することで、後段への電流導通が生じないことから文字通り「０Ｗ」であることを示すが、１ｍＷ以下の微小な消費電力が生じるような構成であっても待機電力増加への影響は無視できる値であることから実用上構わない。

次に、このような変換動作切替手段１６の一例を図４に基づいて説明する。

図４は高容量安定化降圧手段５の構成と２次電源に接続されるマイコン６のみを抜き出して示した回路図である。

変換動作切替手段１６は図上、２点鎖線の囲み枠で示しているが、１次電源から電圧帰還スイッチ駆動回路１３への電力供給の導通と遮断を切替える主体となるＰＮＰ型トランジスター１７と、同１次電源の電位となるＰＮＰ型トランジスター１７の駆動電流の導通と遮断を低電位となる２次電源側のマイコン６からの電圧信号により切替えるためのＮＰＮ型トランジスター１８とから構成している。

また、同ＮＰＮ型トランジスター１８へのマイコン６からの電圧信号の入力部には１次電源との間にＮＰＮ型トランジスター１８が導通状態に移行できる電流を導通させるための抵抗素子１９を接続して配置している。

ここで、ＰＮＰ型トランジスター１７とＮＰＮ型トランジスター１８は電圧帰還スイッチ駆動回路１３が消費する僅かな電力の供給が行えるものであれば良く、更には低電位となる２次電源が電力供給の主体であることからも低耐圧性で低導通電力の入手性に優れる信号伝達の切替え程度を対象とする一般的なトランジスター素子を用いることができる。

ここで、抵抗素子１９は１次電源よりＮＰＮ型トランジスター１８が導通状態に移行する電流を導通させるための素子であるが、トランジスターは一般的に入力される電流の１００倍以上の電流の導通を切り替えることができる素子で有り、ＮＰＮ型トランジスター１８の導通切り替えの対象自体も前述の通り微小電流であることから抵抗素子１９は高い抵抗値のものを用いることができる。

よって、変換動作切替手段１６においてはマイコン６の出力端子６ａからＬｏ電位を出力している状態であればＮＰＮ型トランジスター１８は停止状態となってＰＮＰ型トランジスター１７への駆動電流を流せないことから、ＰＮＰ型トランジスター１７も１次電源からの電圧帰還スイッチ駆動回路１３への電力供給を遮断し維持することとなる。

また、出力端子６ａをＨｉ電位に変化させればＮＰＮ型トランジスター１８は導通状態となってＰＮＰ型トランジスター１７には駆動電流が流れるために、１次電源から電圧帰還スイッチ駆動回路１３への電力供給がＰＮＰ型トランジスター１７によって維持された状態に切替えることができる。

更には、マイコン６が動作以前の出力端子６ａが高抵抗状態のである時には、抵抗素子１９により１次電源からＮＰＮ型トランジスター１８に対して導通状態に移行させる電流が供給されることから、１次電源から電圧帰還スイッチ駆動回路１３への電力供給がＰＮＰ型トランジスター１７によって維持された状態に切替えることができる。

よって、以上のことから、高容量安定化降圧手段５においては、変換動作切替手段１６を、マイコン６からの電圧信号の操作によって、１次電源から２次電源への電力変換による電力の供給と停止をほぼ電力消費を伴うことなく切替えることができる。

また、マイコン６の制御処理が動作していない状態にあっても１次電源の供給があれば２次電源への電力変換による電力の供給が行われることとなる。

次に、図５と図６に示したフローチャートにより制御手段３の主要の構成と成るマイコン６において機器を待機状態とする時の制御処理の手順について説明する。

ここで、同図は前記の通り、機器の制御処理の手順において通常動作の状態から待機状態への移行において実施する高容量安定化降圧手段５の操作処理のルーチンのみを抜き出して示したものである。

よって、機器の通常動作における制御の主な処理や待機状態への移行判定に伴う処理は主ルーチンの中で実行させるものとして、図上、点線で示した繰り返しループの中で実施しているものとする。

本ルーチンは、先ず、図５に示しているようにステップＳ１において機器が待機状態にあることを判断して、結果、待機状態に無い時にはステップＳ２に移行して、出力端子６ａをＨｉ電位の状態に保ったまま主ルーチンに戻ることとなる。

ステップＳ１において機器の待機状態への移行が判断された時には、次にステップＳ３に移行することとなる。

ステップＳ３においては、機器の機能を成すための全制御対象の装置負荷への電力導通を停止させ、その後にステップ４に移行して、出力端子６ａをＬｏ電位に変更して主ルーチンに戻ることとなる。

以上、よって、ステップＳ４へと移行する状態にあれば機器は待機状態にあって、且つ高容量安定化降圧手段５による２次電源への電力の供給を停止させた状態となる。

ここで、機器の待機状態においてはマイコン６に求められる相応する短時間当たりに要求される制御処理の数が少なくなり、且つマイコン６においては前述した通りソフトウェアー処理のクロック信号の周波数はソフトウェアーの記述により切替えることが可能である。

このことから、図６に示しているように図５の手順に対して機器の待機状態への移行が判定されたステップＳ３の後に、クロック信号を低周波方向に替えるステップＳ３ａを追加することで機器の待機状態においては制御手段３に要求される消費電力も合わせて、更に低減できることとなる。

なお、機器を通常の運転状態に制御する時には出力端子６ａをＨｉ電位として高容量安定化降圧手段５を動作状態とすることにより機器の動作状態に要求される２次電源の電力供給に備えた後、要求される制御処理に遅れが生じないようにクロック信号を高周波方向に替える制御処理の手順をマイコン６において実行させるものである。

このような構成によれば、１次電源の供給があれば、低容量降圧手段４と、及び高容量安定化降圧手段５は１次電源に備わる電力を消費しながら、更に低圧の安定化させた２次電源を生成して出力側の負荷となる制御手段３に電力を供給する。

制御手段３を構成するマイコン６は、２次電源の供給があれば動作し、規定された手順に従い機器動作の制御処理の実行を開始する。

マイコン６においては、出力端子６ａから出力する電圧信号により高容量安定化降圧手段５の低電圧電力変換の動作状態を切替え、機器を通常動作に制御する時にあれば高容量安定化降圧手段５を動作状態に維持して機器の動作に必要となる２次電源の電力供給に備え、機器を待機状態とする時には高容量安定化降圧手段５を停止させる。

また、高容量安定化降圧手段５を停止させる機器の待機状態にあっては２次電源に対しては低容量降圧手段４からのみ電力が供給されることとなって、１次電源の備える電力は２次電源の負荷となる制御手段３の動作に要する電力を供給するために低容量降圧手段４における低電圧降下の動作と２次電源への電力出力で消費される最低限度の電力を供給するためのみに消費される。

このことから、機器の待機状態にあっては１次電源の備える電力は２次電源に対する最低限度の電力の供給のみで消費されるようにできることから、１次電源の電力供給源の電力消費を機器の通常動作状態に対して低減できることとなる。

ここで、低容量降圧手段４としては一般的に安価に入手できる抵抗素子であるところの分圧抵抗体８を用いて１次電源から電圧を分圧させることで制御手段３の両端に２次電源としての電圧を生じさせるように構成していることから、待機電力の低減に伴うコストの増化を抑制できる。

また、マイコン６においては、機器を待機状態とする時には制御処理の基準となるクロック信号を低周波側に変化させることで電力消費を更に低減することにより、低容量降圧手段４に要求される供給電力も低減できる。

よって、低容量降圧手段４として更に電力容量の低い、より低コストとなる抵抗素子を分圧抵抗体８として使用できることから待機電力の低減に伴うコストの増化を更に抑制できることとなる。

更には、１次電源の供給直後の２次電源がマイコン６の起動電圧に至る前での制御処理が動作していない状態においても高容量安定化降圧手段５の低電圧電力変換が動作する構成としている。

よって、１次電源の供給があれば２次電源は分圧抵抗体８からなる低容量降圧手段４の分圧による規定の電圧の供給以前に、遅延無くマイコン６の起動電圧以上の規定の一定電圧に安定化されることとなる。

以上のことから、待機電力の低減に伴うコストの増化を抑制できることとなるので、一般的な電気機器においてより広く活用し易い待機電力を低減させる電源回路を提供することができることとなる。

また、１次電源の供給直後に２次電源は前記マイコン６の起動電圧以上の規定の一定電圧に安定化されることでマイコン６は制御処理が開始できるために、１次電源の供給により即応して機器の機能を開始できるとこととなる。

なお、分圧抵抗体８による２次電源の分圧生成において、実応用に際して分圧される２次電源の電圧が制御手段３の許容する範囲以上となる懸念があれば、図７に示しているように制御手段３に並列に一定電圧以上の供給があれば電流の導通を生じることで両端電圧を一定に保つツェナーダイオードであるところの定電圧素子体２０を配置（許容電圧が６Ｖであれば５．４Ｖ程度を選定）することで許容を超える電圧の供給を防ぐこともできる。

なお、以上の説明においては高容量安定化降圧手段５の構成例であるところのスイッチングレギュレーターの説明は簡略化のために自励型発振方式の回路構成を示したが、スイッチング周期の時間基準を得るために発振器を搭載することで、より高効率な電力変換が行えるパルス変調方式を用いた構成であっても、同様に外部からの電圧信号によって消費電力を略零化した状態で低電圧電力変換の動作を停止させることができる点に違いはない。

なお、以上説明したスイッチングレギュレーターの主要な構成となるスイッチ素子９や電圧帰還スイッチ駆動回路１３、また変換動作切替手段１６の構成は、各構成要素となる回路素子を組み合わせて構成しても、また各回路素子を集積回路として一体の１チップ化することも可能である。

なお、１チップの集積回路でスイッチングレギュレーターを構成したものにあっては、構成機能として外部からの電圧信号により低電圧電力変換の機能の停止と起動を切替えることを可能とし、停止状態においては電力変換に要する電力消費を略零化できる入力端子を備えたものも、現在は入手可能であるが、このような入力端子機能を備えたスイッチングレギュレーターの回路構成を用いれば、以上説明した変換動作切替手段１６を設ける必要がない。

（実施の形態２）
図８において、図１と同様の構成要素については同一の符号を付し、その詳細な説明は省略する。

図８は制御機能を備えた電気機器に搭載される制御回路の構成の概略を示している。

本実施の形態は、実施の形態１に対して、１次電源の供給の遮断を検知することで電圧状態の変化としての電源遮断信号を制御手段３の主要構成であるマイコン６に出力する電源遮断検知手段２１を付加して備えたものである。

また、マイコン６においては入力端子６ｂにて電源遮断信号の入力状態をＡ／Ｄ変換により読み込んで、入力電圧状態の変化から電源遮断を判断した時には電圧信号により高容量安定化降圧手段５を操作することで低電圧電力変換を動作させる手順を追加している。

ここで、電源遮断検知手段２１は、一例としては図上に示しているように１次電源の電圧を抵抗素子２１ａと２１ｂで分圧することでマイコン６の入力端子６ｂの許容する電圧以下に降圧した電圧信号を供給するように構成したものである。

抵抗素子２１ａと２１ｂを用いる構成においては、前述した通り、例えば１次電源が１５Ｖで２次電源が５Ｖの規定の電圧である時には３Ｖ程度の分圧電圧が入力端子６ｂに印加される抵抗比に設定する。

よって、マイコン６は制御処理において入力端子６ｂの入力電圧が３Ｖ以下に変動するようであれば１次電源が遮断されたことを判断することが可能となる。

なお、実応用に際しては、この判断する電圧には変動幅（例えば０．５Ｖ前後）を設ければ電圧遮断以外の外乱ノイズ等による電圧変動要因の影響を緩和できる。

また、電源遮断検知手段２１は、前記構成によらず、高圧交流の商用電源を１次電源の大元の電力供給源とする電源の回路構成にあっては、交流の電圧変動に周期に同期させた２次電源の電圧以下となる矩形電圧信号を生成する、所謂ゼロクロス信号回路を用いることもできる。

同ゼロクロス信号回路を用いる構成では、マイコン６においては入力端子６ｂに入力される矩形電圧信号の停止や周期の乱れがあれば１次電源の遮断を判断する。

上記構成において、電源遮断検知手段２１により１次電源の供給の遮断を検知すればマイコン６に電源遮断信号を出力する。

マイコン６においては入力端子６ｂにて電源遮断信号の入力状態を読み込んで、入力電圧状態の変化から電源遮断を判断した時には電圧信号により高容量安定化降圧手段５を操作することで低電圧電力変換を動作させることとなる。

よって、２次電源は高容量安定化降圧手段５の低電圧電力変換が動作可能である電圧まで１次電源の電圧が低下するまでは高容量安定化降圧手段５の電力変換の作用によりマイコン６の起動電圧以上の規定の電圧に一定化されることからマイコン６による制御処理の動作を安定に保てることとなるので、１次電源の遮断時においても、機器の機能を安定して、より長く保つことができる。

本発明にかかる制御装置の電源回路は、電気機器に制御のために搭載される制御回路の構成に対してコスト増の要因を抑制しながら機器の待機時には電力消費を低減させることができる構成であるために、一般的な電気機器や電気装置の全般に広く搭載できる制御装置の電源回路等として有用である。

３制御手段
４低容量降圧手段
５高容量安定化降圧手段
６マイコン
８分圧抵抗体
２１電源遮断検知手段

Claims

電気機器に搭載する機器の機能を制御するための制御手段を備え、
また規定の電圧に安定化された主電力の供給源となる１次電源を入力として、その電力の一部消費することで更に電圧を降圧して負荷側となる前記制御手段に対して要求される電圧と最低限度の動作電力を２次電源として出力する低容量降圧手段を備えたところの電源回路の構成において、
前記低容量降圧手段として、前記制御手段を２次電源より略一定の電流を消費する抵抗負荷と等価と見なし、この等価の抵抗負荷に直列に接続し１次電源の負荷とする配置として、１次電源からの電流の導通により前記制御手段の許容する範囲の電圧を分圧し制御手段の両端に生じさせて２次電源として出力する抵抗素子であるところの分圧抵抗体を用いる構成した制御装置の電源回路。
前記制御手段は、マイコンを主要の構成として備え、
前記マイコンは、制御処理のための基準となる周波数自体を制御処理の中で切替えることが可能であり、且つ基準の周波数を低周波側に切替えて電力消費を低減できるものを用い、
待機状態に機器を制御する時に基準の周波数を制御処理に支障が生じない範囲で低周波側に変化させる請求項１に記載の制御装置の電源回路。
１次電源の電力の一部消費することで更に規定の電圧に降圧安定化して負荷側に要求される一定の電圧と最大限度の電力を２次電源として出力し、且つ低電圧降下の動作を前記マイコンからの電圧信号による操作により停止可能であって、停止状態にあっては動作に要する電力消費が略零となる高容量安定化降圧手段を合わせて備えて、
前記高容量安定化降圧手段は電圧信号による明示的な操作が無い時には低電圧電力変換が動作した状態となるように構成した請求項１または２に記載の制御装置の電源回路。
１次電源の供給の遮断を検知することで電圧状態の変化としての電源遮断信号を前記マイコンに出力する電源遮断検知手段を合わせて備えて、
前記マイコンにおいて電源遮断信号が入力されたことを判断した時には電圧信号により前記高容量安定化降圧手段を操作することで低電圧電力変換を動作させる手順とした請求項３に記載の制御装置の電源回路。