JP2014200161A - 制御装置の電源回路 - Google Patents

Abstract

【課題】電気機器に搭載する電源回路において、待機電力を低減する構成をより一般的な電気機器で広く活用できるようにすることを目的とする。【解決手段】非安定高圧の１次電源から降圧安定化した２次電源を出力する２次電源手段４と、２次電源から更に降圧した３次電源を出力する最大電力を供給して停止が行え、停止時は電力消費が略零となる第１の３次電源手段５ａと、最低電力を供給し消費電力が第１の３次電源手段５ａ未満の第２の３次電源手段５ｂとを並列に備え、また２次電源から最低電力を消費して動作し、機器を制御する制御手段６を備えて、機器の待機時には第２の３次電源手段５ｂの電力のみで制御手段６が動作する制御とすることで、コスト増要因となる高い耐圧性能が要求される構成は２次電源手段４のみで追加無く待機電力を更に低減できるため、より一般的な電気機器で広く活用できる制御装置の電源回路を得られる。【選択図】図１

Description

本発明は、電気機器に制御のために搭載される制御回路の構成に対して、安定した降下電圧を供給しながら機器の待機時においては電源の電力消費量を低減させる制御装置の電源回路に関するものである。

近年、電気機器に搭載される制御装置の電源回路においては省電力の観点から商用電源等の高圧の主電源が通電された状態にはあるが電気機器を停止させている、いわゆる待機状態において消費される、一般的に待機電力として知られる主電源から消費される電力をできる限り低減させることができる回路構成が必要とされている。

ところで、電気機器に搭載される機器の制御を担う制御装置の主体は、高圧交流の商用電源から降圧安定化の電源回路の構成により例えば３Ｖから５Ｖの低圧に安定化させた電圧を電源として動作するマイクロコンピューターを用いて構成することが、極一般化している。

この、マイクロコンピューターにおいては機器の動作の手順をプログラムとしてメモリー上に記憶し、この記憶させた手順を規定の周波数の時間間隔に基づき順次処理することにより、機器の制御動作を実行している。

また、マイクロコンピューターは手順を処理する規定の周波数が高周波であるほど単位時間あたりにより多くの手順を処理することが可能となるが消費電力は増加することとなる。

このような、マイクロコンピューターを主体とした制御装置においては機器を待機状態している時には制御動作に応じた演算や判断のプログラム動作にまつわる手順の処理数が機器を通常の動作状態に制御している時に対して、通常最低となり、且つ制御の対象となる機器に搭載する回路構成の動作も停止させていることから制御装置全体として消費する電力も機器の待機状態が最低となる。

なお、待機電力を低減させるためには従来の電源回路に対して回路の構成要素の追加が避けられないが、このことにより一般的に回路コストが上昇することとなり、このコスト面の上昇が実商品への応用における課題ともなっている。

また、機器によっては、降圧安定化の電源の回路として前記制御装置を動作させる低電圧を得るための構成に加えて、機器の主機能となる動作動力を得るための、例えば空調機器等において送風装置の駆動力源となるＤＣモーターの駆動ＩＣや駆動動力用として要求される電力の供給源として制御装置に要求される以外の出力電圧（例えば１５Ｖ程度）を得るための電源が必要とされるものも多い。

しかしながら、このような主電源に対して２段階以上の降圧安定化の電源回路の搭載が必要とされる機器においては待機電力を低減させる対象となる電源の回路要素も増えることから、要されるコストの上昇が更に問題となるために、特に一般的な電気機器において広く活用できるようにするためには、対応に要する回路要素の増加を可能な限り抑えることにより、できる限りコストの上昇を伴わない方策が求められている。

従来、この種の制御装置の電源回路は、高圧の主電源の電力を消費しながら低電圧の安定化した電源を負荷側となる制御装置と、及び周辺の制御動作に必要となる回路構成に供給する電源変換の手段として、待機状態において制御装置と、及び周辺の動作に要求される最低限度の電力の供給に特化した電力変換に要する消費電力を低減させた構成と、通常動作状態において機器の機能を成す動力装置等への大きな電力の供給に特化した電力変換にも相応の電力の消費を伴う構成を個別に備えることで、機器の待機状態においては制御装置において動力装置等への電力を供給するための電源構成を停止させ、制御装置への電力の供給に特化した電源回路の構成のみの最低限度の電力が主電源から消費されるようにすることで待機電力の低減に対応する構成が知られている（例えば、特許文献１参照）。

以下、その制御装置の電源回路について図８を参照しながら説明する。

図８に示すように、商用電源１００に接続される整流部１０１と、この整流部１０１に１次側を接続して負荷となる直流モーターや制御部に対して商用電源１００の電力の一部を消費しながら降圧変換により低圧の安定電源を供給する高電力出力に適応させた第１トランス１０２と、及び制御部に対して商用電源１００の電力の一部を消費しながら降圧変換により低圧の安定電源を供給する低電力出力に適応させた消費電力が第１トランス１０２に対して小となる第２トランス１０３の２種の電源構成と、商用電源１００の第１トランス１０２と、及び第２トランス１０３への導通を交互に切替えるスイッチリレーから構成した切換手段１０４を備えることにより、切換手段１０４により、通常運転時は第１トランス１０２が通電され、待機状態時は、第２トランス１０３が通電されるように制御することにより、待機状態においては切換手段１０４にてより商用電源１００の第１トランス１０２への通電を停止して消費電力が第１トランス１０２より小となる第２トランス１０３へ通電させることで待機電力を低減させるものであった。

また、この種の制御装置の電源回路には、高圧の主電源の電力を消費しながら低電圧の安定化した電源を負荷側となる制御装置と、及び周辺の制御動作に必要となる回路構成に供給する電源変換の手段として、負荷側に要求される最大電力の供給に特化した電力変換にも相応の電力の消費を伴う構成と、負荷側に要求される最低限度の電力の供給に特化した電力変換に要する消費電力を低減させた２種類の回路構成を備え、また主電源に対する前記２種類の電源変換の手段の接続と切断を交互に変更できる切替えの手段を備えることで、機器の待機状態においては負荷側に要求される最低限度の電力の供給に特化した電源変換の手段のみを切替えの手段により主電源に接続させるように制御することで待機電力の低減に対応しているものもある（例えば、特許文献２参照）。

以下、その制御装置の電源回路について図９を参照しながら説明する。

図９に示すように、高圧の直流電源２００に対してその出力電圧よりも使用電圧の低い直流負荷との間に、電圧降下用の大容量ＤＣ−ＤＣコンバータ２０１とこの大容量ＤＣ−ＤＣコンバータ２０１よりも電力容量の小さい電圧降下用の小容量ＤＣ−ＤＣコンバータ２０２とを並列状態で介在させるとともに、大容量ＤＣ−ＤＣコンバータ２０１を前記直流電源２００から遮断し小容量ＤＣ−ＤＣコンバータ２０２のみを前記直流電源２００に接続し、また小容量ＤＣ−ＤＣコンバータ２０２を前記直流電源２００から遮断して大容量ＤＣ−ＤＣコンバータ２０１のみを直流電源に接続する切換スイッチ２０３とを備えて、切換スイッチ２０３によって後段の直流負荷の必要電力が小さい時には直流電源２００に小容量ＤＣ−ＤＣコンバータ２０２が接続される状態とし、必要電力が大きい時には直流電源２００に大容量ＤＣ−ＤＣコンバータ２０１が接続される状態にすることで直流電源２００の電力消費を節減しようとするものであった。

特開２００２−７８３４１号公報 特開２００１−２０４１３７号公報

このような従来の制御装置の電源回路においては、商用電源１００の電力の一部を消費することで高電力出力に適応させた低圧の安定電源を供給する第１トランス１０２と、同様に商用電源１００の電力の一部を消費することで制御部への低圧の安定電源を供給するための低電力出力に適応させた第１トランス１０２に対して消費電力が少ない第２トランス１０３の２種の電源構成を備えて、待機状態においては切換手段１０４にてより商用電源１００の第１トランス１０２への通電を停止して第２トランス１０３へ通電させることで待機電力を低減させる構成となっていたので、電力供給の基本となる高圧の商用電源１００から電圧の降圧変換により直接的に低圧の安定電源を供給する電源の構成となる第１トランス１０２と、及び第２トランス１０３の複数個と、及び商用電源１００からの各トランスへの電力導通を切替える切換手段１０４が必要となるが、商用電源１００を整流した高圧の電源から低圧の安定電源を降圧変換させる構成や、電力の導通切替える構成に用いる回路素子には高い耐圧性能が要求され、一般的にこのような高い耐圧性能が要求される回路素子は、より低い耐圧性能の回路素子に対してコスト的に高価であり、このような回路素子からなる構成要素が複数個必要となれば、電源の回路構成の全体としてのコスト増が避けられないことから、一般的な電気機器において広く活用することが難しい課題を有していた。

また、高圧の直流電源２００に対してその出力電圧よりも使用電圧の低い直流負荷との間に、電圧降下用の大容量ＤＣ−ＤＣコンバータ２０１とこの大容量ＤＣ−ＤＣコンバータ２０１よりも電力容量の小さい電圧降下用の小容量ＤＣ−ＤＣコンバータ２０２とを並列状態で配置し、直流負荷の必要電力が小さい時には切換スイッチ２０３により直流電源２００に対する大容量ＤＣ−ＤＣコンバータ２０１の接続を遮断するとともに小容量ＤＣ−ＤＣコンバータ２０２を接続することで直流電源２００の電力消費を節減させる構成であったために、電力供給の基本となる高圧の直流電源２００の大容量ＤＣ−ＤＣコンバータ２０１と、及び小容量ＤＣ−ＤＣコンバータ２０２への電力導通を切替える切換スイッチ２０３が必要となって、この電力導通を切替えるための切換スイッチ２０３のような大容量の電力の導通を切替えるための回路素子は、より低電力の導通に特化した回路素子に対して、前記同様に一般的に高価であって、電源の回路構成の全体としてのコスト増が避けられないことから、同じく一般的な電気機器において広く活用することが難しい課題を有していた。

そこで本発明は、上記従来の課題を解決するものであり、制御装置を動作させる低電圧を得るために主電源に対して２段階以上の降圧安定化の電源構成が必要とされる機器において搭載する、機器を待機状態とした時の主電源から消費される待機電力を低減させる電源回路の構成を、コスト増の要因となる高い耐圧性能や大容量の電力導通性能が要求される回路素子をできる限り用いることなく構成できるようにすることにより、一般的な電気機器においてより広く活用することができる制御装置の電源回路を提供することを目的とする。

そして、この目的を達成するために、本発明は、制御機能を備えた電気機器に搭載される、電力供給の主電源となる外部商用の交流電源を整流化した非安定高圧の１次電源の電力を一部消費し動作しながら電圧を規定値に降圧して安定化し、機器の機能を成す全ての負荷に要求される電力を２次電源として変換し出力する２次電源手段と、前記２次電源の電力を一部消費し動作することで電圧を２次電源より更に低圧に降圧して安定化し、負荷に要求される電力を３次電源として変換し出力する３次電源手段と、規定の基準となる周波数の時間間隔に同期して規定の手順に従い機器の機能を成す負荷の動作の制御処理を実行し、同期動作する周波数に応じた電力を消費する前記３次電源を電源として動作する制御手段とを備えたところの前記制御手段への電力供給の電源として１次電源から最低二段階の電圧降下が必要となる電源回路の構成において、
前記３次電源手段として３次電源を電力供給源とする全ての負荷に要求される最大電力の供給に対応し、且つ低電圧電力変換の動作を外部からの電圧信号による操作により停止可能であって、停止状態においては電力変換に要する電力消費が略零となる第１の３次電源手段と、
及び３次電源を電力供給源とする前記制御手段の動作に関連する最低限度の電力の供給のみに対応し、低電圧電力変換の動作に要する消費電力が前記第１の３次電源手段未満となる第２の３次電源手段との２つの構成を並列に接続して備え、合わせて、前記制御手段における制御処理の手順において、機器を通常の動作状態に制御する時には前記第１の３次電源手段を電圧信号で操作することにより低電圧電力変換を動作させた状態として、また、制御手段以外の負荷への電力供給を止めて機器の動作を停止させるところの待機状態にあっては、電圧信号による操作により第１の３次電源手段の低電圧電力変換の動作を停止させるようにしたものであり、これにより所期の目的を達成するものである。

本発明によれば、制御機能を備えた電気機器に搭載される、電力供給の主電源となる外部商用の交流電源を整流化した非安定高圧の１次電源の電力を一部消費し動作しながら電圧を規定値に降圧して安定化し、機器の機能を成す全ての負荷に要求される電力を２次電源として変換し出力する２次電源手段と、前記２次電源の電力を一部消費し動作することで電圧を２次電源より更に低圧に降圧して安定化し、負荷に要求される電力を３次電源として変換し出力する３次電源手段と、規定の基準となる周波数の時間間隔に同期して規定の手順に従い機器の機能を成す負荷の動作の制御処理を実行し、同期動作する周波数に応じた電力を消費する前記３次電源を電源として動作する制御手段とを備えたところの前記制御手段への電力供給の電源として１次電源から最低２段階の電圧降下が必要となる電源回路の構成において、前記３次電源手段として３次電源を電力供給源とする全ての負荷に要求される最大電力の供給に対応し、且つ低電圧電力変換の動作を外部からの電圧信号による操作により停止可能であって、停止状態においては電力変換に要する電力消費が略零となる第１の３次電源手段と、及び３次電源を電力供給源とする前記制御手段の動作に関連する最低限度の電力の供給のみに対応し、低電圧電力変換の動作に要する消費電力が前記第１の３次電源手段未満となる第２の３次電源手段との２つの構成を並列に接続して備え、合わせて、前記制御手段における制御処理の手順において、機器を通常の動作状態に制御する時には前記第１の３次電源手段を電圧信号で操作することにより低電圧電力変換を動作させた状態として、また、制御手段以外の負荷への電力供給を止めて機器の動作を停止させるところの待機状態にあっては、電圧信号による操作により第１の３次電源手段の低電圧電力変換の動作を停止させるようにしたという構成にしたことにより、
制御手段により機器の動作を停止させるところの待機状態においては制御手段の動作電力を供給する３次電源は、２次電源手段により非安定高圧の１次電源から電圧を降圧安定化させた２次電源を電力の供給源として、更に電圧を降圧安定化させるための低電圧電力変換の動作に要する消費電力が第１の３次電源手段未満となる第２の３次電源手段のみから供給されるために、第１の３次電源手段を低電圧電力変換の動作状態として３次電源を電力源とする機器の機能を成す全ての負荷を通常動作させる状態に対して２次電源の電力消費が低減できることなり、
よってこの２次電源へ電力を供給する２次電源手段への電力供給源となる１次電源の電力消費も低減できることで、制御装置を動作させる低電圧を得るために主電源に対して２段階以上の降圧安定化の電源構成が必要とされる機器においても、コスト増の要因となる高い耐圧性能を要求される回路素子が必要となる構成は１次電源から２次電源を変換し出力する２次電源手段のみとして追加することがなくても機器待機時の主電源から消費される待機電力を更に低減できることとなるので、
より一般的な電気機器において広く用いることできるという効果を得ることができる。

本発明の実施の形態１の電源回路の概略構成を示すブロック図 同電源回路に備える第１の３次電源手段の回路構成例を示す回路図 同第１の３次電源手段と及び制御手段との接続構成を示す回路図 同電源回路における制御手段による機器の待機状態変更時の制御処理の手順を示したフローチャート 同電源回路における制御手段による機器の待機状態変更時の制御処理の他の手順を示したフローチャート 同第１の３次電源手段と第２の３次電源手段と、及び電圧降下手段を抜き出して概略の回路構成を示した回路図 同第１の３次電源手段と第２の３次電源手段と、及び分圧手段を抜き出して概略の回路構成を示した回路図 従来の制御装置の電源回路の構成を示す回路図 他の従来の制御装置の電源回路の構成を示す回路図

本発明の請求項１記載の電気機器の電源回路は、
制御機能を備えた電気機器に搭載される、電力供給の主電源となる外部商用の交流電源を整流化した非安定高圧の１次電源の電力を一部消費し動作しながら電圧を規定値に降圧して安定化し、機器の機能を成す全ての負荷に要求される電力を２次電源として変換し出力する２次電源手段と、
前記２次電源の電力を一部消費し動作することで電圧を２次電源より更に低圧に降圧して安定化し、負荷に要求される電力を３次電源として変換し出力する３次電源手段と、
規定の基準となる周波数の時間間隔に同期して規定の手順に従い機器の機能を成す負荷の動作の制御処理を実行し、同期動作する周波数に応じた電力を消費する前記３次電源を電源として動作する制御手段とを備えたところの前記制御手段への電力供給の電源として１次電源から最低２段階の電圧降下が必要となる電源回路の構成において、
前記３次電源手段として３次電源を電力供給源とする全ての負荷に要求される最大電力の供給に対応し、且つ低電圧電力変換の動作を外部からの電圧信号による操作により停止可能であって、停止状態においては電力変換に要する電力消費が略零となる第１の３次電源手段と、及び３次電源を電力供給源とする前記制御手段の動作に関連する最低限度の電力の供給のみに対応し、低電圧電力変換の動作に要する消費電力が前記第１の３次電源手段未満となる第２の３次電源手段との２つの構成を並列に接続して備え、合わせて、前記制御手段における制御処理の手順において、機器を通常の動作状態に制御する時には前記第１の３次電源手段を電圧信号で操作することにより低電圧電力変換を動作させた状態として、また、制御手段以外の負荷への電力供給を止めて機器の動作を停止させるところの待機状態にあっては、電圧信号による操作により第１の３次電源手段の低電圧電力変換の動作を停止させるようにしたという構成を有する。

これにより、制御手段により機器の動作を停止させるところの待機状態においては制御手段の動作電力を供給する３次電源は、２次電源手段により非安定高圧の１次電源から電圧を降圧安定化させた２次電源を電力の供給源として、更に電圧を降圧安定化させるための低電圧電力変換の動作に要する消費電力が第１の３次電源手段未満となる第２の３次電源手段のみから供給されるために、第１の３次電源手段を低電圧電力変換の動作状態として３次電源を電力源とする機器の機能を成す全ての負荷を通常動作させる状態に対して２次電源の電力消費が低減できることなり、よってこの２次電源へ電力を供給する２次電源手段への電力供給源となる１次電源の電力消費も低減できることとなるので、制御装置を動作させる低電圧を得るために主電源に対して２段階以上の降圧安定化の電源構成が必要とされる機器においても、コスト増の要因となる高い耐圧性能を要求される回路素子が必要となる構成は１次電源から２次電源を変換し出力する２次電源手段のみとして追加することなく機器待機時の主電源から消費される待機電力を低減させることができることから、より一般的な電気機器において広く活用できるようにすることができるという効果を奏する。

また、前記制御手段として制御処理のための基準となる周波数自体を制御処理の中で変更できて、且つ周波数を通常動作の高周波の状態から低周波に切替えた状態においては電力消費が低減するものを用いて、更にこの制御手段の制御処理の手順において機器の動作を停止させるところの待機状態に制御する時には制御処理の基準となる周波数を高周波の状態から低周波に切替えた後に前記第１の３次電源手段の低電圧電力変換の動作を停止して、また、機器を待機状態から動作状態に制御する時には第１の３次電源手段の低電圧変換出力を動作状態に変更操作した後に制御処理の基準となる周波数を高周波の状態に戻す手順を実施させる構成にしてもよい。これにより、制御手段により機器の動作を停止させるところの待機状態においては制御処理において処理動作の基準となる周波数を通常動作の高周波の状態から低周波に切替えて３次電源からの電力消費を低減させた後に第１の３次電源手段の低電圧電力変換の動作を停止させることで、電力消費が低減した制御手段のみが第２の３次電源手段のからの低電圧出力による３次電源の電力を消費して動作するようすることで主電源から消費される待機電力を更に低減できることなり、また機器を待機状態から通常の動作状態に制御する時には第１の３次電源手段の低電圧変換出力を動作状態に変更した後に制御処理の基準となる周波数を通常の高周波の状態に戻すことで、制御手段は第１の３次電源安定降圧手段からの低電圧出力による３次電源の電力を消費して動作させることができることから、コスト増の要因となる高い耐圧性能を要求される回路素子が必要となる構成は１次電源から２次電源を変換し出力する２次電源手段のみとして追加することなく機器待機時の主電源から消費される待機電力をより低減できることとなるので、更により一般的な電気機器において広く活用できるようにすることができるという効果を奏する。

また、前記第１の３次電源手段と第２の３次電源手段は３供給する次電源としての出力電圧値を３次電源の負荷に許容される範囲で第２の３次電源手段の方を低電圧としたという構成にしてもよい。これにより、第１の３次電源手段と第２の３次電源手段が低電圧出力を同時に変換し出力することとなる機器の通常動作においては第２の３次電源手段の出力電圧は高い電圧値となる第１の３次電源手段の出力電圧により電位的に抑制されて３次電源としては供給されずに、３次電源を電力供給源とする全ての負荷が消費する電力は制御手段が動作する最低限度の電力のみを供給できるように構成した第２の３次電源手段から供給されることなく、第１の３次電源手段による低電圧変換出力から供給されることで第２の３次電源手段の過電力出力による破壊等の不具合を自律的に防止できるために、コスト増の要因となる高い耐圧性能を要求される回路素子が必要となる構成は１次電源から２次電源を変換し出力する２次電源手段のみとして追加することなく機器待機時の主電源から消費される待機電力を低減させる機能を更に安定的に提供できることとなるので、更により一般的な電気機器において広く活用できるようにすることができるという効果を奏する。

また、２次電源から前記第２の３次電源への電力導通経路に電流を導通させながら電圧を２次電源と３次電源の間の電位に降下させる電圧降下手段を備えた構成にしてもよい。これにより、第２の３次電源への電力供給源の電圧を電圧降下手段によって２次電源と３次電源の間の電位の電圧に降圧できるために、第２の３次電源として、より耐圧性能の低い低コストとなるものを用いることができることとなるので、更に、一般的な電気機器において、より広く活用できるようにすることができるという効果を奏する。

また、２次電源と３次電源の間に電流を導通させることで２次電源と３次電源の間の電位の電圧を分圧電源して出力する分圧手段を更に備えて、この分圧手段から出力される分圧電源を前記第２の３次電源への電力供給源とした構成にしてもよい。これにより、第２の３次電源への電力供給源の電圧を分圧手段によって２次電源と３次電源の間の電位の分圧電源として降圧できるために、第２の３次電源として、より耐圧性能の低い低コストとなるものを用いることができることとなるので、更に、一般的な電気機器において、より広く活用できるようにすることができるという効果を奏する。

以下、本発明の実施の形態について図面を参照しながら説明する。

（実施の形態１）
図１は制御機能を備えた電気機器に搭載される制御回路の構成の概略を示している。

図上、破線の囲み枠は機器の本体となる外郭１を示している。

外郭１の外部には機器への電力供給源となる主電源であるところの商用交流電源２が有る。

この商用交流電源２の交流電圧は、先ずは整流手段３により整流し平滑化することにより図上、Ｖ１で示している直流高圧の１次電源に変換することで外郭１の内部に引き込まれる。

この整流手段３の次段には１次電源に備わる電力を消費しながら電圧を降圧して規定の電圧に安定化させる２次電源手段４を接続して配置することで、１次電源から、図上、Ｖ２で示している低圧直流の安定化させた２次電源を生成している。

この２次電源手段４の次段には２次電源に備わる電力を消費しながら電圧を更に降圧して規定の電圧に安定化し、電力供給を行う負荷側に要求される最大の出力電力を変換して出力するための第１の３次電源手段５ａと、及び電力供給を行う負荷側に要求される最低限度の出力電力を変換して出力する第２の３次電源手段５ｂとを並列に接続して配置することで、２次電源から、図上、Ｖ３で示している低圧直流の安定化させた３次電源を生成している。

この、第１の３次電源手段５ａと第２の３次電源手段５ｂの次段には３次電源を電力源として動作し、出力する電圧信号により機器の機能を成す各種の負荷装置の制御動作を行うための制御手段６を接続している。

また、２次電源には、２次電源の電力消費の負荷となり制御手段６から出力される電圧信号により２次電源からの電力の導通を切替えることで動作状態が制御される機器の主機能を成す機器負荷装置７を接続している。

なお、３次電源には図１において３次電源の配線の右端に示した矢印以降においても３次電源を電力供給源として動作するＬＥＤ等の表示装置やブザー等の発音装置、あるいは電動機等の動力装置等の機器の制御要素となり、制御手段６による制御対象となる負荷装置が接続されることが一般的であるが、本考案の要旨には関係しないことから詳細の説明は省くものとする。

ここで、商用交流電源２は、例えば商用交流電源であり日本国内においてはＡＣ１００Ｖ（５０／６０Ｈｚ）である。

ここで、整流手段３は特定の構成を規定するものではなく、ダイオード等の整流素子を用いることで交流電圧を整流化するものでれば良い。

ここで、機器負荷装置７は２次電源の電力を消費することで機器の主機能を成すものであり、一例としては空調機器等における送風装置の駆動力源となるＤＣモーター等であり、駆動ＩＣや駆動動力用として制御手段６に要求される以上の、例えば１５Ｖ程度の電圧を電源電圧として必要とされるものとなるが、同構成も本考案の要旨には関係しないことから詳細の説明は省くものとする。

ここで、２次電源手段４は特定の構成を規定するものでは無いが、電力変換自体にも電力消費が伴い電力変換効率がより高い程、商用交流電源２の電力消費を低減できることから、例えばトランスの１次側に対して電源電圧の導通を断続的に切替えることでトランスの２次側に降圧させた断続電圧を発生させて、ダイオード等の整流素子を用いることで断続電圧を整流化しながら、この整流化した電圧の電圧値を帰還して、この帰還電圧が基準電圧と異なる時は断続電圧の周期や間隔を変化させることで規定の電圧値に出力する電圧を安定化させる、所謂スイッチングレギュレーターの構成を用いるものが電力消費の低減には望ましい。

なお、２次電源手段４は機器負荷装置７の仕様において規定される動作のために必要とされる最大電力を要求電圧で出力側に２次電源として供給できるように構成する必要がある。

なお、２次電源手段４においてスイッチングレギュレーターの構成を用いたものであっても、入力される電源の電力を消費することで電力変換の動作を行い降圧した出力を生成することから、入力電力に対する出力電力の変換効率は一般的には８５％程度となり、１５％前後の電力は損失となって熱となり消費されることとなる。

ここで、制御手段６は前述したマイクロコンピューターで構成しているものであり、例えば演算や判断処理を行う中央演算装置や、外部の電圧変化の信号を取り込み、且つ出力できる入出力端子や、アナログ電圧信号をデジタル値に変換して取り込めるＡ／Ｄ入力端子や、動作手順をソフトウェアーとして記憶するためのリードオンリーメモリーや、演算や判定状態を一時的に保存するランダムアクセスメモリー等を一体として内蔵することにより制御動作をリードオンリーメモリー上にソフトウェアー記述として記憶させた手順を一定の周波数の時間間隔に基づき順次処理することにより、機器の制御動作を単独で処理して実行できる、いわゆる１チップマイクロコンピューターを用いるものである。

なお、この１チップマイクロコンピューターに備わる入出力端子は、印加される電源が正常動作範囲以下の停止した状態にあれば高抵抗状態として電流の入出力が行われない状態であることが基本的仕様であり、印加される電源が正常動作範囲内へ変化した以降の正常動作において、リードオンリーメモリー上に記憶させたソフトウェアー記述に基づく内部処理により状態を規定（電源電位となるＨｉ電位や基準電位（ＧＮＤ）となるＬｏ電位、もしくは高抵抗状態の入力端子化等）できるものである。

また、１チップマイクロコンピューターは動作のための電源として通常、３Ｖから５Ｖの低圧に安定化させた電圧が要求され、その消費電流は多くの電気機器に搭載される標準的なものにあっては処理の基準となる周波数の設定にもよるが、低周波で周期の短い通常の動作モードの設定においては２ｍＡ前後で、通常の動作モードよりも周期の長い低速の動作モードの設定においては０．５ｍＡ前後であることが一般的である。

なお、前述のソフトウェアー処理の基準となる周波数は近年の１チップマイクロコンピューターにおいてはソフトウェアーの記述により制御処理の中で切替えが可能なものが一般的であることから、短時間当たりに要求される制御処理に遅れが生じない限りおいて、周波数を低周波方向に切替えることで制御手段６に要される消費電力も機器の動作に応じて、より低減させることができることとなる。

ここで、第２の３次電源手段５ｂは３次電源の負荷となる制御手段６の仕様において規定される動作のために必要な最低限度の電力を要求電圧で出力側に供給可能であることが要求条件なるが、この最低限度の電力供給のための電圧変換自体にも電力消費が伴うために、このことから消費電流が少ない程、２次電源の電力消費を低減できることから、例えば、変換動作に要する消費電流が１０μＡ前後と非常に少ない一般的なＣＭＯＳ型のシリーズ電圧安定化レギュレーター回路の構成や、同ＣＭＯＳの構成を１素子化した３端子レギュレーターＩＣ等を用いることが最適である。

同レギュレーターを用いる構成であれば、例えば２次電源の電圧に１５Ｖが必要とされて、制御手段６の電圧電流の要求仕様が前述の５Ｖ２ｍＡである時には、変換に要する消費電流が１０μＡであるとすれば２次電源の出力電力は約３０．２ｍＷとなり、また制御手段６の要求電流が前述の０．５ｍＡであれば７．７ｍＷ程度までに２次電源の電力消費を抑制することができることとなる。

ここで、第１の３次電源手段５ａは３次電源に接続される制御手段６等の負荷の仕様において規定される動作のために必要な最大電力を要求電圧で出力側に供給できるようにした電源回路の構成であり、外部から入力される電圧信号によって低電圧出力の変換の停止が可能であって、停止状態においては電力変換に要する電力消費が略零とできる構成である。

この第１の３次電源手段５ａの構成においても電力供給のための電力変換そのものにも電力消費が伴うことから、この電力変換に要する消費電力が少ない程、２次電源の電力消費を低減できることとなる。

なお、この第１の３次電源手段５ａの出力に要求される最大電力は電源を搭載する機器の機能等に左右されて規定できるものでは無いが、前記において一例としては示した空調機器等であれば１００ｍＡ以上の電流出力が求められることが多く、このとき、２次電源が１５Ｖで３次電源が５Ｖの電圧であるとすれば最低でも０．５Ｗ以上が出力できることが求められるものである。

よって、第１の３次電源手段５ａには図２に示しているような、入力となる電源を断続的に導通させた時の電力エネルギーをコイルのインダクタンスとコンデンサーの静電容量に蓄えて平滑化しながら断続の比率を出力が目標とする電圧値に一定化する帰還制御を行うことで入力電力から規定する安定電圧を高効率で降圧変換できるスイッチングレギュレーターの回路構成が適している。

スイッチングレギュレーターは入力電力の出力側への断続導通の比率を変化させることで電圧値の降圧変換を行う原理であるために、抵抗成分の電力消費で電圧を降下させるシリーズレギュレーターと異なり比較的大きな電力変換の出力においても８０％前後の高効率の電圧変換が行える特徴がある。

図２はこのようなスイッチングレギュレーターの概略の回路構成であり、説明の簡略化のために一例として最も単純な自励型発振方式の構成を示しているものである。

入力側となる２次電源と出力側の３次電源の間に外部からの信号により電流導通の開閉を切替えることができるスイッチ素子８とインダクタンス作用のためのコイル９を直列に配置し、更に３次電源には並列に３次電源の電圧を検知電圧の範囲に降圧させて帰還させるための分圧抵抗となる抵抗１０ａと抵抗１０ｂを接続している。

また、スイッチ素子８とコイル９との間には３次電源に並列となるようにスイッチ素子８が開放状態においてもコイル９に蓄積された電力を３次電源の側に一方向に流す環流用と成るダイオード１１のカソード側を接続している。

また、スイッチ素子８には抵抗１０ａと抵抗１０ｂにより分圧された３次電源の電圧を帰還信号として３次電源が規定の電圧値に一定化するようにスイッチ素子８の断続導通の比率を変化させるための電圧帰還スイッチ駆動回路１２を配置している。

ここで、スイッチ素子８は電圧信号で遮断と導通の状態が変化する、図上において示している電界効果トランジスター（ＦＥＴ）や、もしくは電圧信号に基づく微小な制御電流の変化により１００倍程度以上の導通させる電流を変化させることができるトランジスターが用いられることが一般的である。

ここで、電圧帰還スイッチ駆動回路１２は正負の２入力に印加される２つの電圧値を比較した時、電圧値が大きい入力端子の電圧の状態を出力する比較器１３と帰還電圧との比較対象となる基準電圧を出力する定電圧電源器１４で通常構成されている。

ここで、比較器１３は一般的な演算増幅素子やコンパレーター素子で構成されるものであり、定電圧電源器１４は電流の通電で両端電圧が一定化する定電圧ダイオードや、または２個同一のダイオードを用いて温度依存性を打ち消した順方向電圧を得るバンドギャップ電圧源の構成を使用することが一般的であり、その機能を果すためにはスイッチングレギュレーターに求められる電力変換により出力する電力に対しては僅かではあるが、やはり電力消費が伴うこととなる。

このように、電圧帰還スイッチ駆動回路１２の動作に電力を要し、及び実際のスイッチ素子８とコイル９には抵抗成分が備わることから、スイッチ素子８には電力の導通と遮断の切替え動作における電力損失が伴うことでスイッチングレギュレーターによる電源の回路構成においては前述した通り比較的大きな電力の出力においては８０％前後の高効率の電圧変換が行えるが数ｍＡ程度の低い出力電流においては１０％前後の電力変換効率となることが一般的である。

このことから、例えば前述と同じく２次電源の電圧が１５Ｖであって制御手段６の電圧と電流の要求仕様が５Ｖ２ｍＡである時には１００ｍＷの電力消費が生じ、制御手段６の要求電流が０．５ｍＡであっても２５ｍＷの２次電源の電力消費が生じることとなる。

ここで、２次電源から電圧帰還スイッチ駆動回路１２への電力供給の経路中に図に示しているような変換動作切替手段１５を設けて、この変換動作切替手段１５を開いた非導通状態とすれば比較器１３や定電圧電源器１４への電力供給が遮断されて機能が停止することとなるために、合わせて電圧帰還スイッチ駆動回路１２としてのスイッチ素子８の駆動機能が停止できることとなる。

スイッチ素子８の駆動機能が停止すると３次電源への電力供給も停止することとなるために、電圧帰還スイッチ駆動回路１２への電力導通が遮断されていることと相まって２次電源に対する第１の３次電源手段５ａの電力消費は概ね皆無とすることができることが分る。

よって、この変換動作切替手段１５に相当する電圧帰還スイッチ駆動回路１２への電源導通の遮断を外部からの電圧信号で切替えることができる構成を設ければ第１の３次電源手段５ａの低電圧電力変換の動作を停止させ消費電力を略零化できることとなる。

なお、消費電力が略零とは、電圧帰還スイッチ駆動回路１２への電力導通が遮断され、合わせてスイッチ素子８の駆動を停止して、後段への電流導通が生じないことから文字通り「０Ｗ」であることを示すが、１ｍＷ以下の微小な消費電力が生じるような構成であっても待機電力増加への影響は無視できる値であることから実用上構わない。

次に、このような変換動作切替手段１５の一例を図３に基づいて説明する。

図３は第１の３次電源手段５ａの構成と３次電源に接続される制御手段６のみを抜き出して示した回路図である。

変換動作切替手段１５は図上、２点差線の囲み枠で示しているが、２次電源から電圧帰還スイッチ駆動回路１２への電力供給の導通と遮断を切替える主体となるＰＮＰ型トランジスター１６と、この２次電源の電位となるＰＮＰ型トランジスター１６の駆動電流の導通と遮断を低電位となる３次電源側の制御手段６からの電圧信号により切替えるためのＮＰＮ型トランジスター１７とから構成している。

この、変換動作切替手段１５を構成するＰＮＰ型トランジスター１６とＮＰＮ型トランジスター１７は信号伝達の切替え程度の電力導通が切替えることができるものであって、またＰＮＰ型トランジスター１６においては導通状態にあって電圧帰還スイッチ駆動回路１２が消費する僅かな電力の供給が行えるものであれば良く、更には低電位となる２次電源が電力供給の主体であることからも低耐圧性で低導通電力の入手性に優れる一般的なトランジスター素子を用いることができる。

よって、同変換動作切替手段１５においては制御手段６を構成する１チップマイクロコンピューターの出力端子６ａからＬｏ電位を出力している状態であればＮＰＮ型トランジスター１７は停止状態となってＰＮＰ型トランジスター１６への駆動電流を流せないことなり、この時、ＰＮＰ型トランジスター１６も２次電源から電圧帰還スイッチ駆動回路１２への電力供給の遮断を維持することとなり、また出力端子６ａをＨｉ電位に変化させればＮＰＮ型トランジスター１７は導通状態となってＰＮＰ型トランジスター１６には駆動電流が流れることとなるために、２次電源から電圧帰還スイッチ駆動回路１２への電力供給がＰＮＰ型トランジスター１６によって維持された状態に切替えることができることとなる。

以上のことから、第１の３次電源手段５ａにおいては変換動作切替手段１５を制御手段６からの電圧信号によって２次電源から３次電源への電力変換による電力の供給と停止をほぼ電力消費を伴うことなく切替えることができることとなる。

ここで、第１の３次電源手段５ａと、及び第２の３次電源手段５ｂは３次電源の負荷となる制御手段６の仕様において要求される電圧を出力側に供給しているが、前述のとおり第２の３次電源手段５ｂは制御手段６の動作に必要となる最低限度の電力を出力側に供給する構成である。

このことから、第１の３次電源手段５ａを動作させている時で、３次電源に最小限度以上の電力供給が求められる状態にあっては第２の３次電源手段５ｂからの３次電源の供給は不要であって、且つ第２の３次電源手段５ｂの仕様を超える出力側への電力供給が生じた場合、構成する回路素子に仕様を超える過剰な電力が導通することにより破壊等の異常をきたす可能性があることから、第１の３次電源手段５ａから３次電源を供給させている状態にあっては第２の３次電源手段５ｂからは３次電源として電力が供給されないようにすることが望ましい。

よって、例えば図１に示しているように第１の３次電源手段５ａと、及び第２の３次電源手段５ｂのそれぞれの出力電圧Ｖ３ａとＶ３ｂを個別の値として３次電源の負荷となる制御手段６の仕様に要求される電圧範囲においてＶ３ａに対してＶ３ｂを低い電圧値に設定している。

このような関係に各出力電圧の値を設定すれば３次電源としてＶ３ａとＶ３ｂが同時に供給されている状態にあってはＶ３ａに対して低電圧のＶ３ｂの電圧を出力する第２の３次電源手段５ｂからは電圧差により３次電源には電力は供給されないこととなって、第１の３次電源手段５ａから３次電源を供給させている状態においては自律的に第２の３次電源手段５ｂからは３次電源に対して電力が供給されないようにすることができることとなる。

なお、以上の説明においてはスイッチングレギュレーターの説明の簡略化のために自励型発振方式の回路構成を示したが、スイッチング周期の時間基準を得るために発振器を搭載することで、より高効率な電力変換が行えるパルス変調方式を用いた構成であっても、同様に外部からの電圧信号によって消費電力を略零化した状態で低電圧電力変換の動作を停止させることができる点に違いはない。

なお、以上説明したスイッチングレギュレーターの主要な構成となるスイッチ素子８や電圧帰還スイッチ駆動回路１２、また変換動作切替手段１５の構成は、各構成要素となる回路素子を組み合わせて構成しても、また各回路素子を集積回路として一体の１チップ化することも可能である。

なお、１チップの集積回路でスイッチングレギュレーターを構成したものにあっては、構成機能として外部からの電圧信号により電力変換機能の停止と起動を切替えることを可能とし、停止状態においては電力変換に要する電力消費を略零化できる入力端子を備えたものも、現在は入手可能であるが、このような入力端子機能を備えたスイッチングレギュレーターの回路構成を用いれば、以上説明した変換動作切替手段１５を設ける必要がない。

次に、図４と図５に示したフローチャートにより制御手段６において機器を待機状態とする時の制御処理の手順について説明する。

ここで、同図は前記の通り、機器の制御処理の手順において通常動作の状態から待機状態への移行において実施する第１の３次電源手段５ａの操作処理のルーチンのみを抜き出して示したものである。

よって、機器の通常動作における制御の主な処理や待機状態への移行判定に伴う処理は主ルーチンの中で実行させるものとして、図上、点線で示した繰り返しループの中で実施しているものとする。

本ルーチンは、先ず、図４に示しているようにステップＳ１において機器が待機状態にあることを判断して、結果、待機状態に無い時にはステップＳ２に移行して、出力端子６ａをＨｉ電位の状態に保ったまま主ルーチンに戻ることとなる。

ステップＳ１において機器の待機状態への移行が判断された時には、次にステップＳ３に移行することとなる。

ステップＳ３においは機器の機能を成すための全制御対象の装置負荷への電力導通を停止させた後にステップ４に移行して、出力端子６ａをＬｏ電位に変更した後に主ルーチンに戻ることとなる。

以上、よって、ステップＳ４へと移行する状態にあれば機器は待機状態にあって、且つ第１の３次電源手段５ａによる３次電源への電力の供給を停止させた状態となる。

ここで、機器の待機状態においては制御手段６に求められる相応する短時間当たりに要求される制御処理の数が少なくなり、且つ制御手段６を構成する１チップマイクロコンピューターにおいては前述した通りソフトウェアー処理の基準となる周波数はソフトウェアーの記述により変更することが可能である。

このことから、図５に示しているように図４の手順に対して機器の待機状態への移行が判定されたステップＳ３の後に、基準の周波数を低下させる変更を行うステップＳ３ａを追加することで機器の待機状態においては制御手段６に要される消費電力も合わせて、更に低減することができることとなる。

なお、機器を通常の運転状態に制御する時には出力端子６ａをＨｉ電位として第１の３次電源手段５ａを動作状態とすることにより機器の動作状態に要求される３次電源の電力供給に備えた後、要求される制御処理に遅れが生じないように基準の周波数を高周波化させる制御処理の手順を制御手段６において実行させることとなる。

このような構成によれば、機器の外郭１に商用交流電源２の交流電圧が接続された状態において整流手段３は直流高圧の１次電源を生成し、２次電源手段４は、この１次電源に備わる電力を消費しながら低圧直流の安定化させた２次電源を生成して機器の主機能を成す機器負荷装置７の電力源として出力側に供給する。

また、２次電源の供給があれば、第１の３次電源手段５ａと、及び第２の３次電源手段５ｂは２次電源に備わる電力を消費しながら２次電源に対して更に低圧の安定化させた３次電源を生成して出力側に供給する。

制御手段６はこの３次電源を電力源として動作することで規定された手順に従い機器の制御動作を実行することとなるが、出力端子６ａから出力する電圧信号により第１の３次電源手段５ａの低電圧電力変換の動作状態を切替えることで、機器を通常動作に制御する時にあれば第１の３次電源手段５ａを動作状態に維持して機器の動作に必要となる３次電源の電力供給に備え、機器を待機状態とする時には第１の３次電源手段５ａを停止させる。

また、機器を通常動作に制御している時には第１の３次電源手段５ａと第２の３次電源手段５ｂが同時に低電圧変換出力を行うこととなるが、第２の３次電源手段５ｂの出力電圧は第１の３次電源手段５ａの出力に対して低い電圧値に設定していることから電圧差により第２の３次電源手段５ｂは３次電源への電力の供給には要されることがない。

このことから、３次電源を電力供給源とする機器に搭載する全ての負荷が消費する電力は制御手段６が動作する最低限度の電力のみを供給できるように構成した第２の３次電源手段５ｂからは供給されずに第１の３次電源手段５ａによる低電圧変換出力から供給されることとなる。

よって、第２の３次電源手段５ｂは機器に搭載する３次電源を電力供給源とする全ての負荷への電力供給による過負荷電力の出力によって破壊等の不具合に至ることが自律的に防止されるために、機器待機時の主電源から消費される待機電力を低減させる機能を長期に渡り安定的に提供できることとなる。

また、第１の３次電源手段５ａを停止させる機器の待機状態にあっては３次電源に対しては第２の３次電源手段５ｂからのみ電力が供給されることとなって、２次電源の備える電力は３次電源の負荷となる制御手段６の動作に要する電力を供給するために第２の３次電源手段５ｂにおける低電圧電力変換の動作と３次電源への電力出力で消費される最低限度の電力を供給するためのみに消費されることとなる。

このことから、機器の待機状態にあっては１次電源の備える電力は、前記の２次電源手段４から２次電源に対する最低限度の電力の供給のみで消費されるようにできることから、１次電源の電力供給源であるところの主電源となる商用交流電源２の電力消費を機器の通常動作状態に対して最低化することができる。

よって１次電源から２次電源の低電圧を変換し得るために高い耐圧性能が要求される２次電源手段４は単一の回路構成であっても待機状態の制御処理時は１次電源の電力消費を最低化とすることができることとなるので、コスト増の要因となる高い耐圧性能を要求する回路構成や素子を追加することなく機器の待機状態における電力消費を通常動作状態に対して、より低減できることとなる。

更に、機器の待機状態にあっては制御手段６において制御動作処理の基準となる周波数を低周波方向に切替えることで制御手段６の制御動作に要される電力消費を低減させるようにしていることから、更に商用交流電源２の電力消費を低減させることができることとなる。

なお、第２の３次電源手段５ｂは制御手段６の動作に必要な最低限度の電力を出力側に供給できるように設定するものであるが、搭載の対象となる機器の仕様において待機状態にあっても停止できない機能構成（例えば、機器外部からの操作信号を受信して機器の遠隔操作を可能とする遠隔操作受信構成等）が制御手段６の制御動作の関連として必要となる場合もある。

このような機器の仕様にあっては、同構成機能の動作に要される電力も合わせて３次電源として供給できるように第２の３次電源手段５ｂを構成する必要があるが、このように第２の３次電源手段５ｂを構成した場合においても、この待機状態に必要とされる全電力を第１の３次電源手段５ａから３次電源として供給した時に対して１次電源の電力消費が少ない機器の構成であれば応用の範疇であって、且つ、その作用効果に差異を生じない。

以上の説明においては２次電源から電圧を更に降圧し規定の電圧に安定化した３次電源を得るために３次電源から電力供給を行う負荷側に要求される最大の出力電力を変換して出力するための第１の３次電源手段５ａと、及び制御手段６における待機状態の動作に関連する最低限度の出力電力を変換して出力する第２の３次電源手段５ｂとを並列に接続して配置することでコスト増の要因となる高い耐圧性能を要求する１次電源から２次電源を変換して得る回路構成や素子を追加することなく機器の待機状態における電力消費を通常動作状態に対して、より低減できることを示してきた。

このことから、３次電源手段として、より低電圧の電源を入力として３次電源を降圧して出力するものを用いることができれば、耐圧性能が更に低いことから、より安価となる電源回路の構成の活用が可能となり、電源回路の全体のコストを更に低減できることとなる。

よって、図６に示しているように２次電源から第２の３次電源手段５ｂへの電力導通経路に電流を導通させながら電圧を２次電源と３次電源の間の電位に降下（図上、Ｖ２ａで指示）させる電圧降下手段１８を更に配置した構成としても良い。

ここで、図６は全体の電源回路の構成から第１の３次電源手段５ａと第２の３次電源手段５ｂの構成を部分的に抜き出して回路構成の概略を示した回路図である。

ここで、電圧降下手段１８は付加されるコストを可能な限り抑制するため単素子で電圧降下作用を得られるものが望ましく、例えば逆電圧の印加において一般的に降伏電圧として知られる規定電圧以上の電圧印加があれば電流を導通させる定電圧ダイオードを用いるものである。

この、定電圧ダイオードとしては、前述したように２次電源が１５Ｖで３次電源が５Ｖの電圧であるときには、例えば降伏電圧が７Ｖ程度のものを使用することが第２の３次電源手段５ｂによる３次電源の電圧の安定出力のためには望ましく、このとき前述した通り制御手段６の電圧電流の要求仕様が２ｍＡであったとすれば１６ｍＷ程度の消費電力に耐える素子を選定すれば良いこととなる。

また、図７に示しているように２次電源と３次電源の間に電流を導通させることで２次電源と３次電源の間の電位の電圧を分圧して出力する分圧手段１９を備えて、この分圧手段１９から出力される分圧電源を第２の３次電源手段５ｂへの電力供給源とした構成としても良い。

ここで、図７は全体の電源回路の構成から第１の３次電源手段５ａと第２の３次電源手段５ｂの構成を部分的に抜き出して回路構成の概略を示した回路図である。

ここで、分圧手段１９は付加されるコストを可能な限り抑制するため単純な構成で分圧電源を得られるものが望ましく、例えば２つの抵抗素子１９ａ，１９ｂを直列に接続して配置するものであり、抵抗素子１９ａ，１９ｂの接続点を分圧電源（図上、Ｖ２ａで指示）の出力として構成するものである。

この、抵抗素子１９ａ，１９ｂとしては、前述したように２次電源が１５Ｖで３次電源が５Ｖの電圧であるときには、例えば分圧電源が７Ｖ程度の電圧になるような分圧設定が第２の３次電源手段５ｂによる３次電源の電圧の安定出力のためには望ましい。

この時も前述同様に制御手段６の電源電流の要求仕様が２ｍＡであったとすれば１５Ｖの２次電源の電圧から分圧電源の７Ｖの電圧を生じさせるための８Ｖの電圧降下のために１６ｍＷ程度の消費電力に耐える抵抗素子１９ａと、分圧電源の７Ｖの電圧から３次電源の５Ｖの電圧を最低限度にて電圧降下させる４ｍＷ程度の消費電力に耐える抵抗素子１９ｂを選定すれば良いこととなる。

このように、選定対象となる定電圧ダイオードや抵抗素子が１６ｍＷ程度以下の微小な耐電力性能で良い場合にあっては、汎用的に使用されるものであって非常に安価にて入手可能であるために、電源回路の全体のコスト増加への影響もほぼ考慮不要となる。

よって、第２の３次電源手段５ｂとして２次電源の１５Ｖの供給電圧から７Ｖの供給電圧のより低圧となる耐電圧性能を備えた電源回路の構成を用いることができることとなり、結果、コスト増の要因となる高い耐圧性能を要求する１次電源から２次電源を変換して得る回路構成や素子を追加することなく、電源回路の全体のコストを更に低減できることとなる。

なお、２次電源から３次電源を変換する第１の３次電源手段５ａは前述した通り負荷側に要求される最大の出力電力を変換して出力できる性能が求められることから、電圧降下させる全体の電力耐力も相応に高い電源回路の構成が要求されることとなる。

このとき、電源回路の構成として電力耐力が高いものは、高い耐圧性能を備える構成と同様に一般的に耐圧性能が低い構成に対して高価となり、電源回路の全体のコストの低減には貢献しないこととなる。

このことから、第１の３次電源手段５ａの電力供給経路への電圧降下手段１８や分圧手段１９の適用は適さないが、電圧降下手段１８や分圧手段１９に求められる電力耐力を備えた電源の回路構成において電源回路の全体のコスト増加への影響が少ないものと判断される時には第１の３次電源手段５ａの電力供給経路への適用でき、同様の作用効果を備えている。

なお、制御手段６における待機状態の動作に関連する消費電力が１０％程度の変動幅に収まる場合にあっては第２の３次電源手段５ｂの以降は電力消費の主体が固定抵抗と同一と見なすことが可能となる。

このことから、電圧降下手段１８として定電圧ダイオードに替えて抵抗素子を用いることが可能であり、見なした固定抵抗と、及び電圧降下手段１８として用いる抵抗素子の直列接続における２次電源の導通により目標とする分圧電源の電圧を生じさせるように抵抗素子の抵抗値を選定すれば、電圧降下手段１８に求める同様の効果を果たす。

以上のことから、制御装置を動作させる低電圧を得るために主電源に対して２段階以上の降圧安定化の電源構成が必要とされる機器においても、コスト増の要因となる高い耐圧性能を要求される回路素子が必要となる構成は１次電源から２次電源を変換し出力する２次電源手段４のみとして追加することがなくても機器待機時の主電源から消費される待機電力を更に低減できることとなるので、より一般的な電気機器において広く用いることができることとなる。

本発明にかかる制御装置の電源回路は、電気機器に制御のために搭載される制御回路の構成に対して非安定高圧の電源から安定した低電圧の電源を生成して供給し、要されるコスト増の要因を抑制しながら機器の待機時には電力消費を低減させることができる構成であるために、一般的な電気機器や電気装置の全般に広く搭載できる制御装置の電源回路等として有用である。

４ ２次電源手段
５ａ 第１の３次電源手段
５ｂ 第２の３次電源手段
６ 制御手段
１８ 電圧降下手段
１９ 分圧手段

Claims (5)

1. 制御機能を備えた電気機器に搭載される、電力供給の主電源となる外部商用の交流電源を整流化した非安定高圧の１次電源の電力を一部消費し動作しながら電圧を規定値に降圧して安定化し、機器の機能を成す全ての負荷に要求される電力を２次電源として変換し出力する２次電源手段と、前記２次電源の電力を一部消費し動作することで電圧を２次電源より更に低圧に降圧して安定化し、負荷に要求される電力を３次電源として変換し出力する３次電源手段と、規定の制御処理の基準となる周波数の時間間隔に同期して規定の手順に従い機器の機能を成す負荷の動作の制御処理を実行し、同期動作する周波数に応じた電力を消費する前記３次電源を電源として動作する制御手段とを備えたところの前記制御手段への電力供給の電源として１次電源から最低２段階の電圧降下が必要となる電源回路の構成において、前記３次電源手段として３次電源を電力供給源とする全ての負荷に要求される最大電力の供給に対応し、且つ低電圧電力変換の動作を外部からの電圧信号による操作により停止可能であって、停止状態においては電力変換に要する電力消費が略零となる第１の３次電源手段と、及び３次電源を電力供給源とする前記制御手段の動作に関連する最低限度の電力の供給のみに対応し、低電圧電力変換の動作に要する消費電力が前記第１の３次電源手段未満となる第２の３次電源手段との２つの構成を並列に接続して備え、合わせて、前記制御手段における制御処理の手順において、機器を通常の動作状態に制御する時には前記第１の３次電源手段を電圧信号で操作することにより低電圧電力変換を動作させた状態として、また、制御手段以外の負荷への電力供給を止めて機器の動作を停止させるところの待機状態にあっては、電圧信号による操作により第１の３次電源手段の低電圧電力変換の動作を停止させるようにした電気機器の電源回路。
2. 前記制御手段として制御処理のための基準となる周波数自体を制御処理の中で変更できて、且つ周波数を通常動作の高周波の状態から低周波に切替えた状態においては電力消費が低減するものを用いて、更にこの制御手段の制御処理の手順において機器の動作を停止させるところの待機状態に制御する時には制御処理の基準となる周波数を高周波の状態から低周波に切替えた後に前記第１の３次電源手段の低電圧電力変換の動作を停止して、また、機器を待機状態から動作状態に制御する時には第１の３次電源手段の低電圧変換出力を動作状態に変更操作した後に制御処理の基準となる周波数を高周波の状態に戻す手順を実施させるようにした請求項１に記載の電気機器の電源回路。
3. 前記第１の３次電源手段と第２の３次電源手段は３次電源としての出力電圧値を３次電源の負荷に許容される範囲で第２の３次電源手段の方を低電圧とした請求項１または２に記載の電気機器の電源回路。
4. ２次電源から前記第２の３次電源への電力導通経路に電流を導通させながら電圧を２次電源と３次電源の間の電位に降下させる電圧降下手段を更に備えた請求項１から３に記載の電気機器の電源回路。
5. ２次電源と３次電源の間に電流を導通させることで２次電源と３次電源の間の電位の電圧を分圧電源して出力する分圧手段を更に備えて、この分圧手段から出力される分圧電源を前記第２の３次電源への電力供給源とした請求項１から３に記載の電気機器の電源回路。

Images