JP3317558B2 - 基準電圧発生回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電源電圧変動による出
力電圧変動を抑制した基準電圧発生回路に関する。

【０００２】

【従来の技術】図９に従来の基準電圧発生回路の回路図
を示す。図９において、基準電圧設定のための抵抗Ｒ１
およびＲ２が電源電位ＶDDと接地電位との間に直列に配
置されている。また、電源電位ＶDDには、ゲート電極が
互いに接続されたＰチャネルトランジスタＰ１とＰ２と
が並列に接続され、ＰチャネルトランジスタＰ１のドレ
イン電極には、ＮチャネルトランジスタＮ１のドレイン
電極が接続され、ＰチャネルトランジスタＰ２のドレイ
ン電極には出力端子１と、ＮチャネルトランジスタＮ２
のドレイン電極が接続され、ＮチャネルトランジスタＮ
１、Ｎ２のソース電極は共に接地電位に接続されてい
る。また、ＰチャネルトランジスタＰ１のゲート電極は
ドレイン電極に接続され、ＮチャネルトランジスタＮ２
のゲート電極は出力端子１に接続され、Ｎチャネルトラ
ンジスタＮ１のゲート電極は抵抗Ｒ１およびＲ２の電圧
分割点２に接続されている。

【０００３】次に動作について説明する。電源電圧は抵
抗Ｒ１およびＲ２で電圧分割点２で得られた電圧Ｖa で
ＮチャネルトランジスタＮ１を制御して、カレントミラ
ー回路を形成するＰチャネルトランジスタＰ１およびＰ
２に流れる電流を制御する。出力電圧Ｖo はＮチャネル
トランジスタＮ２で、ＰチャネルトランジスタＰ２のソ
ース・ドレイン電極間に流れる電流をもとにして設定す
る。

【０００４】いま、抵抗Ｒ１およびＲ２の抵抗値を各々
ｒ1 およびｒ2 とすると電圧分割点２での電圧Ｖa は、

【０００５】

【数１】

【０００６】で表され、トランジスタＰ１、Ｎ１に流れ
る電流Ｉ1 は、

【０００７】

【数２】

【０００８】で表される。ここで、βはトランジスタの
利得定数であり、ＶTHはトランジスタのスレッショルド
電圧である。

【０００９】ＰチャネルトランジスタＰ２およびＮチャ
ネルトランジスタＮ２に流れる電流Ｉ2 は、Ｐチャネル
トランジスタＰ１およびＰ２がカレントミラー回路を構
成しているので、Ｉ1 の値にＰチャネルトランジスタＰ
１とＰ２のトランジスタサイズ比を乗じた電流が流れる
ことになる。仮にサイズ比が１とすれば、Ｉ1 ＝Ｉ2と
なる。このとき、基準電圧発生回路の出力端子１の電圧
Ｖo はＮチャネルトランジスタＮ２に電流Ｉ2 を流すの
に必要なゲート・ソース間電圧であるので、

【００１０】

【数３】

【００１１】で表される。（１）、（２）式より（３）
式は、

【００１２】

【数４】

【００１３】のように変形され、出力端子１の電圧Ｖo
および電圧分割点２での電圧Ｖa が抵抗Ｒ１とＲ２の抵
抗比および電源電圧ＶDDの変化に比例して変化すること
になる。

【００１４】図１０に、ＮチャネルトランジスタＮ１の
ゲート電極に与えられる電圧分割点２の電圧Ｖa の特性
が電源電圧ＶDDが低い場合に最適となるように構成され
た従来の基準電圧発生回路の電圧特性を示す。図１０に
おいて、横軸は電源電圧ＶDDを表し、縦軸は電圧分割点
２での電圧Ｖa を表す。電源電圧ＶDDと電圧Ｖa との関
係は正比例である。

【００１５】

【発明が解決しようとする課題】従来の基準電圧発生回
路は以上のように構成されているので電源電圧の変動に
比例して出力電圧も変動するので、それにつれて該電圧
を供給される他の回路の回路電流も変動するという問題
があった。回路電流が変動するということは、該回路の
消費電力が最適化されないことを意味し、電源容量が限
定されている場合などには著しく不都合であった。

【００１６】本発明は上記のような問題点を解決するた
めになされたもので、電源電圧の変動に伴う出力電圧の
変動を抑制できる基準電圧発生回路を得ることを目的と
する。

【００１７】

【００１８】

【００１９】

【課題を解決するための手段】 本発明に係る基準電圧発
生回路の第１の態様は、出力電圧を与える出力端子と、
第１の電位と第２の電位との間に順に直列に接続された
第１の抵抗素子および第２の抵抗素子と、並列に配置さ
れ、前記第１の電位に共に一方の電極が接続され、互い
の制御電極どうしが接続された第１導電型の第１のトラ
ンジスタおよび第２のトランジスタと、一方の電極が前
記第１のトランジスタの他方の電極に接続されるととも
に、前記第１のトランジスタの制御電極に接続され、制
御電極が前記第１の抵抗素子および第２の抵抗素子の間
の接続点に接続され、他方の電極が前記第２の電位に接
続された第２導電型の第３のトランジスタと、一方の電
極が前記第２のトランジスタの他方の電極に接続される
とともに、前記出力端子および自身の制御電極に接続さ
れ、他方の電極が前記第２の電位に接続された第２導電
型の第４のトランジスタと、外部から制御信号を与える
外部端子と、入力端子を前記第１および第２の抵抗素子
の間の接続点に接続され、出力端子を前記第２の電位に
接続され、制御電極を前記外部端子に接続されたトラン
スミッションゲートとを備えている。

【００２０】本発明に係る基準電圧発生回路の第２の態
様は、出力電圧を与える出力端子と、第１の電位と第２
の電位との間に順に直列に接続された第１の抵抗素子お
よび第２の抵抗素子と、並列に配置され、前記第１の電
位に共に一方の電極が接続され、互いの制御電極どうし
が接続された第１導電型の第１のトランジスタおよび第
２のトランジスタと、一方の電極が前記第１のトランジ
スタの他方の電極に接続されるとともに、前記第１のト
ランジスタの制御電極に接続され、制御電極が前記第１
の抵抗素子および第２の抵抗素子の間の接続点に接続さ
れ、他方の電極が前記第２の電位に接続された第２導電
型の第３のトランジスタと、一方の電極が前記第２のト
ランジスタの他方の電極に接続されるとともに、前記出
力端子および自身の制御電極に接続され、他方の電極が
前記第２の電位に接続された第２導電型の第４のトラン
ジスタと、外部から制御信号を与える外部端子と、入力
端子を前記第１の電位に接続され、出力端子を前記第１
および第２の抵抗素子の間の接続点に接続され、制御電
極を前記外部端子に接続されたトランスミッションゲー
トとを備えている。

【００２１】本発明に係る基準電圧発生回路の第３の態
様は、出力電圧を与える出力端子と、第１の電位と第２
の電位との間に順に直列に接続された第１の抵抗素子お
よび第２の抵抗素子と、並列に配置され、前記第１の電
位に共に一方の電極が接続され、互いの制御電極どうし
が接続された第１導電型の第１のトランジスタおよび第
２のトランジスタと、一方の電極が前記第１のトランジ
スタの他方の電極に接続されるとともに、前記第１のト
ランジスタの制御電極に接続され、制御電極が前記第１
の抵抗素子および第２の抵抗素子の間の接続点に接続さ
れ、他方の電極が前記第２の電位に接続された第２導電
型の第３のトランジスタと、一方の電極が前記第２のト
ランジスタの他方の電極に接続されるとともに、前記出
力端子および自身の制御電極に接続され、他方の電極が
前記第２の電位に接続された第２導電型の第４のトラン
ジスタと、前記第１の電位を検出して制御信号を与える
電圧検出回路と、入力端子を前記第１および第２の抵抗
素子の間の接続点に接続され、出力端子を前記第２の電
位に接続され、制御電極を前記電圧検出回路に接続され
たトランスミッションゲートとを備えている。

【００２２】本発明に係る基準電圧発生回路の第４の態
様は、出力電圧を与える出力端子と、第１の電位と第２
の電位との間に順に直列に接続された第１の抵抗素子お
よび第２の抵抗素子と、並列に配置され、前記第１の電
位に共に一方の電極が接続され、互いの制御電極どうし
が接続された第１導電型の第１のトランジスタおよび第
２のトランジスタと、一方の電極が前記第１のトランジ
スタの他方の電極に接続されるとともに、前記第１のト
ランジスタの制御電極に接続され、制御電極が前記第１
の抵抗素子および第２の抵抗素子の間の接続点に接続さ
れ、他方の電極が前記第２の電位に接続された第２導電
型の第３のトランジスタと、一方の電極が前記第２のト
ランジスタの他方の電極に接続されるとともに、前記出
力端子および自身の制御電極に接続され、他方の電極が
前記第２の電位に接続された第２導電型の第４のトラン
ジスタと、前記第１の電位を検出して制御信号を与える
電圧検出回路と、入力端子を前記第１の電位に接続さ
れ、出力端子を前記第１および第２の抵抗素子の間の接
続点に接続され、制御電極を前記電圧検出回路に接続さ
れたトランスミッションゲートとを備えている。

【００２３】

【００２４】

【００２５】

【作用】 本発明に係る基準電圧発生回路の第１の態様に
よれば、第３のトランジスタの制御電極に与えられる電
圧特性が第１の電位が低い領域で最適となるように構成
された基準電圧発生回路の場合は、第２の抵抗素子に並
列に接続されたトランスミッションゲートを外部端子か
らの信号で動作させることにより、第１の電位が高い領
域においては、第１の電位の変動に対する第３のトラン
ジスタの制御電極に与えられる電圧の変動の割合を小さ
くすることができる。よって、第１の電位の変動に伴い
第３のトランジスタの動作が不安定になり基準電圧発生
回路の出力が不安定になることを抑制できる。

【００２６】本発明に係る基準電圧発生回路の第２の態
様によれば、第３のトランジスタの制御電極に与えられ
る電圧特性が第１の電位が高い領域で最適となるように
構成された基準電圧発生回路の場合は、第１の抵抗素子
に並列に接続されたトランスミッションゲートを外部端
子からの信号で動作させることにより、第１の電位が低
い領域においては、第３のトランジスタの制御電極に与
える電圧を高めて、該トランジスタを動作し、第１の電
位が高い領域においては、トランスミッションゲートの
動作を停止することにより、最適な電圧特性に復帰して
第１の電位の変動に対する第３のトランジスタの制御電
極に与えられる電圧の変動の割合を小さくすることがで
きる。よって、第１の電位の変動に伴い第３のトランジ
スタの動作も不安定になって基準電圧発生回路の出力が
不安定になることを抑制できる。

【００２７】本発明に係る基準電圧発生回路の第３の態
様によれば、第３のトランジスタの制御電極に与えられ
る電圧特性が第１の電位が低い領域で最適となるように
構成された基準電圧発生回路の場合は、第２の抵抗素子
に並列に接続されたトランスミッションゲートを、第１
の電位を検出し、該電位に応じて制御信号を出力する電
圧検出回路により動作させることで、第１の電位が高い
領域においては、第１の電位の変動に対する第３のトラ
ンジスタの制御電極に与えられる電圧の変動の割合を小
さくすることができる。よって、第１の電位の変動に伴
い第３のトランジスタの動作も不安定になって基準電圧
発生回路の出力が不安定になることを抑制できる。

【００２８】本発明に係る基準電圧発生回路の第４の態
様によれば、第３のトランジスタの制御電極に与えられ
る電圧特性が第１の電位が低い領域で最適となるように
構成された基準電圧発生回路の場合は、第１の抵抗素子
に並列に接続されたトランスミッションゲートを、第１
の電位を検出し、該電位に応じて制御信号を出力する電
圧検出回路により動作させることにより、第１の電位が
低い領域においては、第３のトランジスタの制御電極に
与える電圧を高めて、該トランジスタを動作し、第１の
電位が高い領域においては、トランスミッションゲート
の動作を停止することにより、最適な電圧特性に復帰し
て第１の電位の変動に対する第３のトランジスタの制御
電極に与えられる電圧の変動の割合を小さくすることが
できる。よって、第１の電位の変動に伴い第３のトラン
ジスタの動作も不安定になって基準電圧発生回路の出力
が不安定になることを抑制できる。

【００２９】

【実施例】図１および図２を用いて本発明に係る基準電
圧発生回路の第１の実施例を説明する。図１において
は、図９で説明した従来の基準電圧発生回路の抵抗Ｒ２
に並列してＮチャネルトランジスタＮ３が配置され、該
トランジスタＮ３のドレイン電極およびゲート電極は電
圧分割点２に接続され、ソース電極は接地電位に接続さ
れている。その他の構成は従来の基準電圧発生回路と同
様である。

【００３０】次に動作について説明する。基本的な動作
は図９で説明した従来の基準電圧発生回路と同様であ
る。電源電圧ＶDDが低く電圧分割点２での電圧Ｖa がＮ
チャネルトランジスタＮ３のスレッショルド電圧より低
い場合はＮチャネルトランジスタＮ３に流れる電流は微
小であり、電圧Ｖa は抵抗Ｒ１およびＲ２の値で決定さ
れる。電源電圧ＶDDが高くなると抵抗分割点２での電圧
Ｖa がＮチャネルトランジスタＮ３のスレッショルド電
圧よりも高くなり、電圧Ｖa は抵抗Ｒ１の抵抗値と、Ｎ
チャネルトランジスタＮ３と抵抗Ｒ２の合成抵抗値との
比によって決定される。抵抗Ｒ１に流れる電流ＩDD1
は、

【００３１】

【数５】

【００３２】で表され、Ｒ２に流れる電流ＩDD2 は、

【００３３】

【数６】

【００３４】で表され、ＮチャネルトランジスタＮ３に
流れる電流ＩDD3 は、

【００３５】

【数７】

【００３６】で表される。ここで、

【００３７】

【数８】

【００３８】の関係があるので、（５）〜（８）式より
電圧Ｖa は、

【００３９】

【数９】

【００４０】で表される。仮にｒ1 ＝ｒ2 とすると
（９）式は、

【００４１】

【数１０】

【００４２】となり、出力電圧Ｖo は、

【００４３】

【数１１】

【００４４】のように表される。従来の基準電圧発生回
路では電源電圧ＶDDの変動に比例して出力電圧Ｖo 、電
圧分割点２の電圧Ｖa も変動するのに対して、本実施例
では電源電圧ＶDDの影響は２乗根で効くので従来回路に
比べて電源電圧の影響を受けにくいことになる。

【００４５】図２に本実施例による基準電圧発生回路の
電圧特性を示す。図２において、横軸は電源電圧ＶDDを
表し、縦軸は電圧分割点２での電圧Ｖa を表す。実線で
示される特性が本実施例による電圧分割点２における電
圧特性４である。破線はＴＧ５をＯＮしない場合の特性
であり、ＮチャネルトランジスタＮ１のゲート電極に与
えられる電圧分割点２の電圧Ｖa の特性が電源電圧ＶDD
が低い場合に最適となるように構成された従来の基準電
圧発生回路の電圧分割点２における電圧特性と同様であ
る。電源電圧ＶDDが低い領域では従来回路の特性と同様
であるが、電源電圧ＶDDが高くなると電源電圧ＶDDの影
響は２乗根で効くので、電源電圧ＶDDの変化量ΔＶDDに
対して出力電圧Ｖa の変化量ΔＶa は小さいことがわか
る。

【００４６】よって、本実施例により、電源電圧が変動
しても出力電圧は追随せず、安定な出力電圧を得ること
ができる。

【００４７】次に図３および図４を用いて本発明に係る
基準電圧発生回路の第２の実施例を説明する。図３にお
いては、図１１で説明した従来の基準電圧発生回路の抵
抗Ｒ２に並列してトランスミッションゲート（以後ＴＧ
と略記）５が配置され、ＴＧ５の入力端子は電圧分割点
２に接続され、出力端子は接地電位に接続されている。
また、ＴＧ５の制御電極にはＴＧ５制御のための外部端
子６が接続されている。その他の構成は従来の基準電圧
発生回路と同様である。

【００４８】次に動作について説明する。Ｎチャネルト
ランジスタＮ１のゲート電極に与えられる電圧分割点２
の電圧Ｖa の特性が電源電圧ＶDDが低い場合に最適とな
るように構成された従来の基準電圧発生回路の場合は、
電源電圧ＶDDが低く外部端子６からの制御信号によって
ＴＧ５がＯＦＦになっているときの電圧特性は従来と同
様である。電源電圧ＶDDがＮチャネルトランジスタＮ１
を動作できるまでに高くなると、外部端子６から制御信
号を与えてＴＧ５をＯＮする。その結果、電圧分割点２
での電圧Ｖa は、

【００４９】

【数１２】

【００５０】で表されるように、抵抗Ｒ２とＴＧ５の抵
抗の合成抵抗と抵抗Ｒ１との抵抗比によって決定される
ことになり、ＴＧ５をＯＮすることで電源電圧ＶDDの変
化に対するＶa の変化の割合を、従来の基準電圧発生回
路よりも小さくすることができる。

【００５１】図４に本実施例による基準電圧発生回路の
電圧特性を示す。図４において、横軸は電源電圧ＶDDを
表し、縦軸は電圧分割点２での電圧Ｖa を表す。実線で
示される特性が本実施例による電圧分割点２における電
圧特性４である。破線はＴＧ５をＯＮしない場合の特性
であり、ＮチャネルトランジスタＮ１のゲート電極に与
えられる電圧分割点２の電圧Ｖa の特性が電源電圧ＶDD
が低い場合に最適となるように構成された従来の基準電
圧発生回路の電圧分割点２における電圧特性と同様であ
る。電源電圧ＶDDが低くＴＧ５をＯＦＦしている場合に
は従来と同じ特性を示し、電源電圧ＶDDが高くなってＴ
Ｇ５をＯＮすると、電源電圧ＶDDの変化量ΔＶDDに対し
て、電圧分割点２での電圧Ｖa の変化量ΔＶa が従来の
特性よりも傾きが小さい特性に変わることがわかる。

【００５２】よって、本実施例により、電源電圧が変動
しても出力電圧が追随せず、安定な出力電圧を得ること
ができる。

【００５３】次に図５および図６を用いて本発明に係る
基準電圧発生回路の第３の実施例を説明する。図５にお
いては、図９で説明した従来の基準電圧発生回路の抵抗
Ｒ１に並列してＴＧ５が配置され、ＴＧ５の入力端子電
源電位に接続され、出力端子は電圧分割点２に接続され
ている。また、ＴＧ５の制御電極にはＴＧ５制御のため
の外部端子６が接続されている。

【００５４】次に動作について説明する。Ｎチャネルト
ランジスタＮ１のゲート電極に与えられる電圧分割点２
の電圧Ｖa の特性が電源電圧ＶDDが高い場合に最適とな
るように構成された従来の基準電圧発生回路の場合は、
電源電圧ＶDDが低い場合には電圧分割点２での電圧Ｖa
も低いためトランジスタＮ１を動作できないということ
がある。電源電圧ＶDDが低いときには外部端子６から制
御信号を与えてＴＧ５をＯＮする。電圧分割点２での電
圧Ｖa は、抵抗Ｒ１とＴＧ５の抵抗の合成抵抗と抵抗Ｒ
２との抵抗比によって決定されることになり、ＴＧ５を
ＯＮすることで電源電圧ＶDDの変化に対する電圧Ｖa の
変化の割合を、従来の基準電圧発生回路よりも大きくす
ることができる。Ｖa がＮチャネルトランジスタＮ１を
動作できるまでに十分高くなった時点でＴＧ５をＯＦＦ
する。

【００５５】図６に本実施例による基準電圧発生回路の
電圧特性を示す。図６においてグラフの構成は図４で示
した第２の実施例のグラフと同様である。実線で示され
る特性が本実施例による電圧分割点２における電圧特性
４である。破線はＴＧ５をＯＮしない場合の特性であ
り、ＮチャネルトランジスタＮ１のゲート電極に与えら
れる電圧分割点２の電圧Ｖa の特性が電源電圧ＶDDが高
い場合に最適となるように構成された従来の基準電圧発
生回路の電圧特性と同様である。電源電圧ＶDDが低くＴ
Ｇ５をＯＮした場合には、電源電圧ＶDDに対する電圧分
割点２での電圧Ｖa の変化の割合が増加する。電源電圧
ＶDDが高くなってＴＧ５をＯＦＦすると、最適化された
特性に戻ることがわかる。この特性は、電源電圧ＶDDの
変化量ΔＶDDに対して、電圧分割点２での電圧Ｖa の変
化量ΔＶa は十分小さいので電源電圧の影響を受けにく
いことがわかる。

【００５６】よって、本実施例により、電源電圧が低い
場合にも、外部端子を操作することで基準電圧発生回路
を動作することでき、安定な出力電圧を得ることができ
る。

【００５７】次に図７および図４を用いて本発明に係る
基準電圧発生回路の第５の実施例を説明する。図７にお
いては、図１１で説明した従来の基準電圧発生回路の抵
抗Ｒ２に並列してＴＧ５が配置され、ＴＧ５の入力端子
は電圧分割点２に接続され、出力端子は電源電位に接続
されている。また、ＴＧ５の制御電極には電源電圧を検
出し、その値に応じてＴＧ５を制御するための検出回路
７が接続されている。

【００５８】次に動作について説明する。Ｎチャネルト
ランジスタＮ１のゲート電極に与えられる電圧分割点２
の電圧Ｖa の特性が電源電圧ＶDDが低い場合に最適とな
るように構成された従来の基準電圧発生回路の場合は、
電源電圧ＶDDが低く検出回路７からの制御信号によって
ＴＧ５がＯＦＦになっているときの電圧特性は従来と同
様である。電源電圧ＶDDがＮチャネルトランジスタＮ１
を動作できるまでに高くなったことを検出回路７が検出
し、制御信号を与えてＴＧ５をＯＮする。その結果、電
圧分割点２での電圧Ｖa は、抵抗Ｒ２とＴＧ５の抵抗の
合成抵抗と抵抗Ｒ１との抵抗比によって決定されること
になり、ＴＧ５を動作させることで電源電圧ＶDDの変化
に対するＶa の変化の割合を、従来の基準電圧発生回路
よりも小さくすることができる。

【００５９】本実施例による基準電圧発生回路の電圧特
性は図４で示した第２の実施例の特性と同様である。

【００６０】よって、本実施例により、電源電圧の変動
を自動的に検出して安定な出力電圧を得ることができ
る。

【００６１】次に図８および図５を用いて本発明に係る
基準電圧発生回路の第５の実施例を説明する。図９にお
いては、図１１で説明した従来の基準電圧発生回路の抵
抗Ｒ１に並列してＴＧ５が配置され、ＴＧ５の入力端子
は電源電位に接続され、出力端子は電圧分割点２に接続
されている。また、ＴＧ５の制御電極には電源電圧を検
出してその値に応じてＴＧ５を制御するための電圧検出
回路７が接続されている。

【００６２】次に動作について説明する。Ｎチャネルト
ランジスタＮ１のゲート電極に与えられる電圧特性が電
源電圧ＶDDが高い場合に最適となるように構成された従
来の基準電圧発生回路の場合は、電源電圧ＶDDが低い場
合には電圧分割点２での電圧Ｖａも低いためトランジス
タＮ１を動作できないということがある。電源電圧ＶDD
が低く、ＮチャネルトランジスタＮ１を動作できないこ
とを電圧検出回路７が検出し、制御信号を与えてＴＧ５
をＯＮする。その結果、電圧分割点２での電圧Ｖa は、
抵抗Ｒ１とＴＧ５の抵抗の合成抵抗と抵抗Ｒ２との抵抗
比によって決定されることになり、ＴＧ５をＯＮするこ
とで電源電圧ＶDDの変化に対する電圧Ｖa の変化の割合
を、従来の基準電圧発生回路よりも大きくすることがで
きる。Ｖa がＮチャネルトランジスタＮ１を動作できる
までに十分高くなった時点でＴＧ５をＯＦＦする。

【００６３】本実施例による基準電圧発生回路の電圧特
性は図５で示した第３の実施例の特性と同様である。

【００６４】よって、本実施例により、電源電圧が低い
場合にも、自動的に電源電圧を検出して基準電圧発生回
路を動作し、安定な出力電圧を得ることができる。

【００６５】

【００６６】

【００６７】

【発明の効果】 請求項１記載の基準電圧発生回路によれ
ば、第１の電位の変動に伴って基準電圧発生回路の出力
が不安定になることを抑制するためのトランスミッショ
ンゲートを外部から制御することができるので、必要に
応じて該トランスミッションゲートを動作させて、安定
した出力電圧を得ることができ、該出力電圧を供給され
る他の回路の回路電流を安定させることで、該回路の消
費電力の最適化に寄与する効果がある。

【００６８】請求項２記載の基準電圧発生回路によれ
ば、トランスミッションゲートを外部から制御すること
ができるので、第１の電位が低い場合にも基準電圧発生
回路を動作させることができ、必要に応じて該トランス
ミッションゲートを動作させて、安定した出力電圧を得
ることができ、該出力電圧を供給される他の回路の回路
電流を安定させることで、該回路の消費電力の最適化に
寄与する効果がある。

【００６９】請求項３記載の基準電圧発生回路によれ
ば、第１の電位の変動に伴って基準電圧発生回路の出力
が不安定になることを抑制するためのトランスミッショ
ンゲートを電圧検出回路からの制御信号で自動的に制御
することができる。よって、自動的に該トランスミッシ
ョンゲートを動作させて安定した出力電圧を得ることが
でき、該出力電圧を供給される他の回路の回路電流を安
定させることで、該回路の消費電力の最適化に寄与する
効果がある。

【００７０】請求項４記載の基準電圧発生回路によれ
ば、トランスミッションゲートを電圧検出回路からの制
御信号で自動的に制御することができるので、第１の電
位が低い場合にも基準電圧発生回路を動作させることが
できる。よって、自動的に該トランスミッションゲート
を動作させて安定した出力電圧を得ることができ、該出
力電圧を供給される他の回路の回路電流を安定させるこ
とで、該回路の消費電力の最適化に寄与する効果があ
る。

【図面の簡単な説明】

【図１】本発明に係る基準電圧発生回路の第１の実施例
を示す回路図である。

【図２】本発明に係る基準電圧発生回路の第１の実施例
の電圧特性を示すグラフである。

【図３】本発明に係る基準電圧発生回路の第２の実施例
を示す回路図である。

【図４】本発明に係る基準電圧発生回路の第２の実施例
の電圧特性を示すグラフである。

【図５】本発明に係る基準電圧発生回路の第３の実施例
を示す回路図である。

【図６】本発明に係る基準電圧発生回路の第３の実施例
の電圧特性を示すグラフである。

【図７】本発明に係る基準電圧発生回路の第４の実施例
を示す回路図である。

【図８】本発明に係る基準電圧発生回路の第５の実施例
を示す回路図である。

【図９】従来の基準電圧発生回路を示す回路図である。

【図１０】従来の基準電圧発生回路の電圧特性を示すグ
ラフである。

【符号の説明】

４ 本発明による電圧特性 ５ トランスミッションゲート ６ 外部端子 ７ 電圧検出回路 Ｒ１ 抵抗素子（第１の抵抗素子） Ｒ２ 抵抗素子（第２の抵抗素子） Ｐ１ Ｐチャネルトランジスタ（第１のトランジスタ） Ｐ２ Ｐチャネルトランジスタ（第２のトランジスタ） Ｎ１ Ｎチャネルトランジスタ（第３のトランジスタ） Ｎ２ Ｎチャネルトランジスタ（第４のトランジスタ） Ｎ３ Ｎチャネルトランジスタ（第５のトランジスタ）

───────────────────────────────────────────────────── フロントページの続き (72)発明者 三木 務 兵庫県伊丹市瑞原４丁目１番地 三菱電 機株式会社 北伊丹製作所内 (56)参考文献 特開 平３−78810（ＪＰ，Ａ) 特開 平４−358212（ＪＰ，Ａ) 特開 平２−16613（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G05F 3/24 H03F 3/343 H03F 3/345

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 出力電圧を与える出力端子と、 第１の電位と第２の電位との間に順に直列に接続された
   第１の抵抗素子および第２の抵抗素子と、 並列に配置され、前記第１の電位に共に一方の電極が接
   続され、互いの制御電極が接続された第１導電型の第１
   のトランジスタおよび第２のトランジスタと、 一方の電極が前記第１のトランジスタの他方の電極に接
   続されるとともに、前記第１のトランジスタの制御電極
   に接続され、制御電極が前記第１の抵抗素子および第２
   の抵抗素子の間の接続点に接続され、他方の電極が前記
   第２の電位に接続された第２導電型の第３のトランジス
   タと、 一方の電極が前記第２のトランジスタの他方の電極に接
   続されるとともに、前記出力端子および自身の制御電極
   に接続され、他方の電極が前記第２の電位に接続された
   第２導電型の第４のトランジスタと、外部から制御信号を与える外部端子と、 入力端子を前記第１および第２の抵抗素子の間の接続点
   に接続され、出力端子を前記第２の電位に接続され、制
   御電極を前記外部端子に接続されたトランスミッション
   ゲート とを備えた基準電圧発生回路。
2. 【請求項２】 出力電圧を与える出力端子と、 第１の電位と第２の電位との間に順に直列に接続された
   第１の抵抗素子および第２の抵抗素子と、 並列に配置され、前記第１の電位に共に一方の電極が接
   続され、互いの制御電極が接続された第１導電型の第１
   のトランジスタおよび第２のトランジスタと、 一方の電極が前記第１のトランジスタの他方の電極に接
   続されるとともに、前記第１のトランジスタの制御電極
   に接続され、制御電極が前記第１の抵抗素子および第２
   の抵抗素子の間の接続点に接続され、他方の電極が前記
   第２の電位に接続された第２導電型の第３のトランジス
   タと、 一方の電極が前記第２のトランジスタの他方の電極に接
   続されるとともに、前記出力端子および自身の制御電極
   に接続され、他方の電極が前記第２の電位に接続された
   第２導電型の第４のトランジスタと、 外部から制御信号を与える外部端子と、 入力端子を前記第１の電位に接続され、出力端子を前記
   第１および第２の抵抗素子の間の接続点に接続され、制
   御電極を前記外部端子に接続されたトランスミッション
   ゲートとを、備えた 基準電圧発生回路。
3. 【請求項３】 出力電圧を与える出力端子と、 第１の電位と第２の電位との間に順に直列に接続された
   第１の抵抗素子および第２の抵抗素子と、 並列に配置され、前記第１の電位に共に一方の電極が接
   続され、互いの制御電極が接続された第１導電型の第１
   のトランジスタおよび第２のトランジスタと、 一方の電極が前記第１のトランジスタの他方の電極に接
   続されるとともに、前記第１のトランジスタの制御電極
   に接続され、制御電極が前記第１の抵抗素子および第２
   の抵抗素子の間の接続点に接続され、他方の電極が前記
   第２の電位に接続された第２導電型の第３のトランジス
   タと、 一方の電極が前記第２のトランジスタの他方の電極に接
   続されるとともに、前記出力端子および自身の制御電極
   に接続され、他方の電極が前記第２の電位に接続された
   第２導電型の第４のトランジスタと、 前記第１の電位を検出して制御信号を与える電圧検出回
   路と、 入力端子を前記第１および第２の抵抗素子の間の接続点
   に接続され、出力端子を前記第２の電位に接続され、制
   御電極を前記電圧検出回路に接続されたトランスミッシ
   ョンゲートとを、備えた 基準電圧発生回路。
4. 【請求項４】 出力電圧を与える出力端子と、 第１の電位と第２の電位との間に順に直列に接続された
   第１の抵抗素子および第２の抵抗素子と、 並列に配置され、前記第１の電位に共に一方の電極が接
   続され、互いの制御電極が接続された第１導電型の第１
   のトランジスタおよび第２のトランジスタと、 一方の電極が前記第１のトランジスタの他方の電極に接
   続されるとともに、前記第１のトランジスタの制御電極
   に接続され、制御電極が前記第１の抵抗素子および第２
   の抵抗素子の間の接続点に接続され、他方の電極が前記
   第２の電位に接続された第２導電型の第３のトランジス
   タと、 一方の電極が前記第２のトランジスタの他方の電極に接
   続されるとともに、前記出力端子および自身の制御電極
   に接続され、他方の電極が前記第２の電位に接続された
   第２導電型の第４のトランジスタと、 前記第１の電位を検出して制御信号を与える電圧検出回
   路と、 入力端子を前記第１の電位に接続され、出力端子を前記
   第１および第２の抵抗素子との間の接続点に接続され、
   制御電極を前記電圧検出回路に接続されたトランスミッ
   ションゲートとを、備えた 基準電圧発生回路。