TWI437403B - Voltage regulator - Google Patents

Description

電壓調整器

本發明是關於電壓調整器。

就習知電壓調整器加以說明。圖4是顯示習知電壓調整器的電路圖。

NMOS 46~47、PMOS 48~49、NMOS 53~54、PMOS 52及PMOS 55構成差動放大電路。在該差動放大電路，NMOS 46~47的閘極為輸入端子，PMOS 55及NMOS 54的汲極為輸出端子。PMOS 55及NMOS 54構成推挽電路。NMOS 44~45構成電流鏡電路且具有定電流特性，定電流電路58及NMOS 44~45作用為對差動放大電路之電流供給手段。

又，輸入端子42被輸入電源電壓，也就是輸入電壓Vin。PMOS 56根據輸入電壓Vin及差動放大電路的輸出電壓，將被控制為預定之定電壓的輸出電壓Vout輸出至輸出端子43。輸出端子43輸出被控制為預定之定電壓的輸出電壓Vout。分壓電路57被輸入輸出端子43的輸出電壓Vout，將該輸出電壓Vout分壓，而輸出分壓電壓Vfb。定電流電路58將定電流Ibias供給至差動放大電路。基準電壓電路59對NMOS 46的閘極施加基準電壓Vref。差動放大電路被輸入基準電壓Vref和分壓電壓Vfb，進行該等之差分電壓Vdiff的放大，而輸出根據差 分電壓Vdiff的輸出電壓Vout。該差動放大電路藉由控制PMOS 56的閘極電壓使得基準電壓Vref和分壓電壓Vfb相等，而控制使得輸出電壓Vout成為預定之定電壓(例如，參照專利文獻1)。

在此，假設PMOS 48~49、PMOS 52及PMOS 55的特性相同，NMOS 46~47的特性相同，NMOS 53~54所成之電流鏡電路的鏡比(mirror ratio)為1：1。

當基準電壓Vref和分壓電壓Vfb的差分電壓Vdiff變為0時，NMOS 46~47的閘極電壓之值變為相同，NMOS 46~47的汲極電流之值亦變為相同。因此，該汲極電流之值和PMOS 48~49、PMOS 52及PMOS 55的汲極電流之值變為相同，NMOS 53~54的汲極電流之值亦變為相同。各個汲極電流為NMOS 45之汲極電流Itail的一半之電流。

接著將說明各電晶體的汲極電流。圖5是顯示習知各電晶體的汲極電流之圖。

圖5的(A)顯示了差分電壓Vdiff和差動放大電路的輸入級之電晶體，也就是NMOS 46~47的汲極電流之絕對值的關係。當差分電壓Vdiff變為0時，NMOS 46~47的汲極電流之值相同，且各個汲極電流為NMOS 45之汲極電流Itail的一半之電流。一旦差分電壓Vdiff變動，則NMOS 46~47其中一方的MOS之汲極電流的絕對值增加，而另一方的MOS之汲極電流的絕對值減少。

圖5的(B)顯示了差分電壓Vdiff和PMOS 55及 NMOS 54的汲極電流之絕對值(對於輸出電晶體，也就是PMOS 56之閘極的充放電電流之絕對值)的關係。當差分電壓Vdiff變為0時，PMOS 55及NMOS 54的汲極電流之值相同，且各個汲極電流為NMOS 45之汲極電流Itail的一半之電流。

一旦差分電壓Vdiff變動，則PMOS 55及NMOS 54其中一方的MOS之汲極電流的絕對值增加，而另一方的MOS之汲極電流的絕對值減少。該汲極電流(對於PMOS 56之閘極的充放電電流)的最大值Imax變為NMOS 45的汲極電流Itail之值。

[專利文獻1]特開2001－273042號公報(圖2)

在此，可攜式電子機器等之電子機器，因內部之電子電路具有以低消耗電力動作的待機狀態和待機狀態以外的正常動作狀態之兩狀態，故會降低消耗電力。因此，將電源電壓供給至電子機器的電壓調整器亦會降低消耗電力。

但是，在一般的電壓調整器，一旦消耗電力降低，暫態響應特性便會惡化。

本發明是鑑於上述問題所作成，以提供暫態響應特性良好的電壓調整器。

為了解決上述問題，本發明提供一種電壓調整器，其特徵為具備：輸入端子，被輸入輸入電壓；輸出電晶體，根據前述輸入電壓及差動放大電路的輸出電壓，將被控制為預定之定電壓的輸出電壓輸出至輸出端子；前述輸出端子，輸出前述輸出電壓；分壓電路，被輸入前述輸出電壓，並將前述輸出電壓分壓，而輸出分壓電壓；定電流電路，將定電流供給至前述差動放大電路；基準電壓電路，產生基準電壓；前述差動放大電路，輸入級之電晶體被輸入前述基準電壓和前述分壓電壓，基於根據前述輸入級之電晶體的汲極電流之變化的電壓之平方而流動對於前述輸出電晶體之閘極的充放電電流，藉由控制前述輸出電晶體的閘極電壓使得前述基準電壓和前述分壓電壓相等，而控制使得前述輸出電壓成為前述預定之定電壓。

在本發明，由於差動放大電路是基於根據輸入級之電晶體的汲極電流之變化的電壓之平方而流動對於輸出電晶體之閘極的充放電電流，故充放電電流的最大值增大，輸出電晶體的閘極電壓之轉移時間縮短，而電壓調整器的暫態響應特性改善。

以下將參照圖式來說明本發明的實施形態。

首先，就電壓調整器的結構加以說明。圖1是顯示電 壓調整器的電路圖。

電壓調整器具備：接地端子11、輸入端子12、輸出端子13、NMOS 14~17、電阻20~21、NMOS 23~24、PMOS 18~19、PMOS 22、PMOS 25~26、分壓電路27、定電流電路28及基準電壓電路29。

定電流電路28被設於輸入端子12和NMOS 14的汲極之間。NMOS 14的源極連接於接地端子11，閘極連接於汲極及NMOS 15的閘極。NMOS 15的源極連接於接地端子11，汲極連接於NMOS 16~17的源極。基準電壓電路29被設於接地端子11和NMOS 16的閘極之間。NMOS 16的汲極連接於PMOS 18的汲極。NMOS 17的閘極連接於分壓電路27，汲極連接於PMOS 19的汲極。PMOS 18的閘極連接於PMOS 19的閘極，源極連接於輸入端子12。PMOS 19的源極連接於輸入端子12。電阻20被設於PMOS 18的閘極和汲極之間，電阻21被設於PMOS 19的閘極和汲極之間。

PMOS 22的閘極連接於PMOS 18的汲極，源極連接於輸入端子12，汲極連接於NMOS 23的汲極。NMOS 23的閘極連接於NMOS 24的閘極，源極連接於接地端子11，汲極連接於閘極。NMOS 24的源極連接於接地端子11，汲極連接於PMOS 25的汲極。PMOS 25的閘極連接於PMOS 19的汲極，源極連接於輸入端子12。分壓電路27被設於輸出端子13和接地端子11之間。PMOS 26的閘極連接於PMOS 25的汲極，源極連接於輸入端子12， 汲極連接於輸出端子13。

在此，NMOS 16~17、PMOS 18~19、電阻20~21、NMOS 23~24、PMOS 22及PMOS 25構成差動放大電路。在該差動放大電路，NMOS 16~17的閘極為輸入端子，PMOS 25及NMOS 24的汲極為輸出端子。PMOS 25及NMOS 24構成推挽電路。NMOS 14~15構成電流鏡電路，且具有定電流特性，而定電流電路28及NMOS 14~15作用為對差動放大電路之電流供給手段。

又，輸入端子12被輸入電源電壓，也就是輸入電壓Vin。輸出電晶體，也就是PMOS 26，係根據輸入電壓Vin及差動放大電路的輸出電壓，將被控制為預定之定電壓的輸出電壓Vout輸出至輸出端子13。輸出端子13將輸出電壓Vout輸出。分壓電路27被輸入輸出端子13的輸出電壓Vout，並將該輸出電壓Vout分壓，而輸出分壓電壓Vfb。定電流電路28將定電流Ibias供給至差動放大電路。基準電壓電路29產生基準電壓Vref，並將基準電壓Vref施加至NMOS 16的閘極。差動放大電路在輸入級之電晶體被輸入基準電壓Vref和分壓電壓Vfb，並進行其差分電壓Vdiff之放大，而將根據差分電壓Vdiff之輸出電壓輸出至PMOS 26的閘極。該差動放大電路藉由控制PMOS 26的閘極電壓使得基準電壓Vref和分壓電壓Vfb相等，而控制使得輸出電壓Vout成為預定之定電壓。

接著，就電壓調整器的動作加以說明。

在此，假設PMOS 18~19、PMOS 22及PMOS 25的特性相同，NMOS 16~17的特性相同，NMOS 23~24所成之電流鏡電路的鏡比為1：1。

當基準電壓Vref和分壓電壓Vfb的差分電壓Vdiff變為0時，NMOS 16~17的閘極電壓之值變為相同，NMOS 16~17的汲極電流之值亦變為相同。由於電流鏡電路，PMOS 18~19的汲極電流之值相同。各個汲極電流為NMOS 15之汲極電流Itail的一半之電流。由於連接點A及連接點B的電壓之值變為相同，故電流不流至連接點A和連接點B之間的電阻20~21。因此，連接點A、連接點B及連接點C的電壓之值變為相同。此時，PMOS 18~19、PMOS 22及PMOS 25的閘極．源極間電壓之值變為相同，PMOS 18~19、PMOS 22及PMOS 25的汲極電流之值亦變為相同。由於PMOS 18~19、PMOS 22及PMOS 25分別流動電流Itail/2，故差動放大電路變為流動電流2Itail。

一旦輸出電流暫態地變動，而輸出電壓Vout變成比預定電壓還低，則NMOS 17的閘極電壓會變成比NMOS 16的閘極電壓還低，而NMOS 17的汲極電流比NMOS 16的汲極電流還少電流2△I。此時，NMOS 17的汲極電流減少電流△I，而NMOS 16的汲極電流增多電流△I。在此，因電阻20及電阻21之值相同，故連接點C的電壓不變化，且因PMOS 18~19的閘極電壓亦不變化，故PMOS 18~19的汲極電流亦不變化。又，由於電流鏡電路， PMOS 18~19的汲極電流之值相同。因此，前述之電流2△I是從連接點B流至連接點A。若令電阻20~21之值為電阻值R，則因在電阻20~21會產生電壓下降，故連接點B的電壓提高電壓△IR，而PMOS 25的閘極．源極電壓降低電壓△IR；又，連接點A的電壓降低電壓△IR，而PMOS 22的閘極．源極電壓提高電壓△IR。在此，PMOS 22及PMOS 25是在飽和區域動作，而在PMOS 22及PMOS 25之汲極電流與閘極．源極間電壓的平方成比例。因此，PMOS 25的汲極電流與電壓△IR的平方成比例地減少，而PMOS 22及NMOS 23~24的汲極電流與電壓△IR的平方成比例地增多。PMOS 22的汲極電流是經由NMOS 23~24所成之電流鏡電路，使PMOS 25及NMOS 24推挽動作。因此，PMOS 25的汲極電壓、NMOS 24的汲極電壓及PMOS 26的閘極電壓降低，而PMOS 26的汲極電流(輸出電流)增多，輸出電壓Vout提高。

一旦輸出電流暫態地變動，而輸出電壓Vout變成比預定電壓還高，則NMOS 17的閘極電壓會變成比NMOS 16的閘極電壓還高，而NMOS 17的汲極電流比NMOS 16的汲極電流還多電流2△I。前述之電流2△I是從連接點A流至連接點B。連接點B的電壓降低電壓△IR，而PMOS 25的閘極．源極電壓提高電壓△IR；又，連接點A的電壓提高電壓△IR，而PMOS 22的閘極．源極電壓降低電壓△IR。PMOS 25的汲極電流與電壓△IR的平方成比例地增多，而PMOS 22及NMOS 23~24的汲極電流與 電壓△IR的平方成比例地減少。因此，PMOS 25的汲極電壓、NMOS 24的汲極電壓及PMOS 26的閘極電壓提高，而PMOS 26的汲極電流(輸出電流)減少，輸出電壓Vout降低。

接著，就各電晶體的汲極電流加以說明。圖2是顯示各電晶體的汲極電流之圖。

圖2的(A)顯示了差分電壓Vdiff和差動放大電路的輸入級之電晶體，也就是NMOS 16~17的汲極電流之絕對值的關係。當差分電壓Vdiff變為0時，NMOS 16~17的汲極電流之值相同，且各個汲極電流為NMOS 15之汲極電流Itail的一半之電流。一旦差分電壓Vdiff變動，則NMOS 16~17其中一方的MOS之汲極電流的絕對值增加，而另一方的MOS之汲極電流的絕對值減少。

圖2的(B)顯示了差分電壓Vdiff和PMOS 25及NMOS 24的汲極電流之絕對值(對於輸出電晶體，也就是PMOS 26之閘極的充放電電流之絕對值)的關係。當差分電壓Vdiff變為0時，PMOS 25及NMOS 24的汲極電流之值相同，且各個汲極電流為NMOS 15之汲極電流Itail的一半之電流。一旦差分電壓Vdiff變動，則PMOS 25及NMOS 24其中一方的MOS之汲極電流的絕對值增加，而另一方的MOS之汲極電流的絕對值減少。該汲極電流(對於PMOS 26之閘極的充放電電流)的最大值Imax變為比NMOS 15的汲極電流Itail之值還大的值。

在此，於PMOS 26，因在閘極存在較大之閘極寄生電 容，故在閘極電壓之轉移會產生一定的轉移時間。若令閘極電壓的轉移寬度為△Vg，閘極寄生電容為Cg，對於閘極之充放電電流的最大值為Imax，則閘極電壓的轉移時間t可由t＝△Vg×Cg/Imax所算出。閘極電壓的轉移寬度△Vg是由輸出電流及輸出電壓Vout的變動寬度所決定，而閘極寄生電容Cg是由PMOS 26的驅動能力及閘極絕緣膜的膜厚度所決定，因此，若對於閘極之充放電電流的最大值Imax增大，則閘極電壓的轉移時間t會縮短，而電壓調整器的暫態響應特性改善。

如此一來，由於PMOS 25及NMOS 24係基於根據NMOS 16~17之汲極電流的變化(△I)之電壓(△IR)的平方而流動汲極電流(對於PMOS 26之閘極的充放電電流)，故充放電電流的最大值Imax增大，PMOS 26之閘極電壓的轉移時間t縮短，而電壓調整器的暫態響應特性改善。於是，於負載的狀態轉移之轉移時，即使輸出電流暫態地變動，電壓調整器仍具有良好的暫態響應特性而可正常地動作，且電壓調整器的輸出電壓Vout變成預定之定電壓。

又，由於電壓調整器的暫態響應特性改善，消耗電力之抑制亦改善。

另外，在圖1，雖然定電流電路28及NMOS 14~15成為對差動放大電路的電流供給手段，但如圖3所示，定電流電路32~33及電阻31亦可成為電流供給手段。

又，雖未圖示，但藉由追加電晶體，由NMOS 23~24所成之電流鏡電路亦可成為威爾森型電流鏡電路或串級電 流鏡電路。

11‧‧‧接地端子

12‧‧‧輸入端子

13‧‧‧輸出端子

14~17、23~24‧‧‧NMOS

18~19、22、25~26‧‧‧PMOS

20~21‧‧‧電阻

27‧‧‧分壓電路

28‧‧‧定電流電路

29‧‧‧基準電壓電路

A、B、C‧‧‧連接點

圖1是顯示電壓調整器的電路圖。

圖2是顯示各電晶體的汲極電流之圖。

圖3是顯示電壓調整器的電路圖。

圖4是顯示習知電壓調整器的電路圖。

圖5是顯示習知各電晶體的汲極電流之圖。

11‧‧‧接地端子

12‧‧‧輸入端子

13‧‧‧輸出端子

14~17、23~24‧‧‧NMOS

18~19、22、25~26‧‧‧PMOS

20~21‧‧‧電阻

27‧‧‧分壓電路

28‧‧‧定電流電路

29‧‧‧基準電壓電路

A、B、C‧‧‧連接點

Claims (1)

1. 一種電壓調整器，具備：輸出電晶體，係根據輸入到輸入端子的輸入電壓，輸出控制在預定之定電壓之輸出電壓到輸出端子；分壓電路，係被輸入有前述輸出電壓，並將前述輸出電壓分壓，而輸出分壓電壓；基準電壓電路，係產生基準電壓；及差動放大電路，係具有：被輸入前述基準電壓的輸入級之第1電晶體、被輸入前述分壓電壓的輸入級之第2電晶體、汲極連接到前述第1電晶體的汲極之第3電晶體、汲極連接到前述第2電晶體的汲極之第4電晶體、閘極連接到前述第1電晶體的汲極之第5電晶體、連接到前述第5電晶體的汲極之電流鏡電路、及閘極連接到前述第2電晶體的汲極之第6電晶體，前述第1電晶體的汲極與閘極係介隔著第1電阻而連接，前述第2電晶體的汲極與閘極係介隔著第2電阻而連接，前述第1電晶體的閘極與前述第2電晶體的閘極相連接。