CN1722062A - 产生时钟信号的集成电路和方法 - Google Patents

产生时钟信号的集成电路和方法 Download PDF

Info

Publication number
CN1722062A
CN1722062A CNA2005100913881A CN200510091388A CN1722062A CN 1722062 A CN1722062 A CN 1722062A CN A2005100913881 A CNA2005100913881 A CN A2005100913881A CN 200510091388 A CN200510091388 A CN 200510091388A CN 1722062 A CN1722062 A CN 1722062A
Authority
CN
China
Prior art keywords
voltage
current
integrated circuit
maximum allowable
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100913881A
Other languages
English (en)
Other versions
CN100386712C (zh
Inventor
金善券
李炳勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1722062A publication Critical patent/CN1722062A/zh
Application granted granted Critical
Publication of CN100386712C publication Critical patent/CN100386712C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

一种产生时钟信号的集成电路，包括电压转换单元、最大功率确定单元、时钟控制单元和时钟发生器。该电压转换单元将外部电源电压转换成内部电源电压，并检测功能块电流消耗量的变化，以产生测得电压，其中该功能块利用内部电源电压消耗预定电流。该最大功率确定单元确定功能块的最大电流消耗量，并将该最大电流消耗量转换成对应的最大容许电压。该时钟控制单元根据该测得电压和最大容许电压之间的比较结果，而产生至少一个频率控制信号。该时钟发生器产生根据频率控制信号调节其频率的时钟信号。

Description

产生时钟信号的集成电路和方法
相关申请的交叉引用
本申请要求2004年6月29日提交的韩国专利申请第2004-49510号在35USC§119下的优先权，在此通过引用而整体合并其内容。
技术领域
本发明涉及一种产生时钟信号的集成电路和方法，并特别涉及这样一种产生时钟信号的集成电路和方法，它能够根据设备消耗的功率量来调节该时钟信号的频率，同时稳定地维持内部电源电压。
背景技术
对采用电池的便携式设备的使用已变得很广泛。对于这样的便携式设备，由于它们能在不需要充电或者更换电池的情况下被更频繁地使用，所以低功耗是一个有吸引力的因素。一种降低这种设备的功耗的方法是，当系统空闲一段时间时，使系统处于睡眠模式。
另一种降低功耗的方法是，当系统与时钟信号同步工作时，调节在功耗、功率电压电平或时钟频率的不同状态之间的切换概率。在韩国专利公开号2004-17039中公开了一种用于调节时钟频率(或时钟速度)的示范电路。
韩国专利公开号2004-17039中的电路检测集成电路设备所消耗的电流量，并根据所检测的电流消耗量而调节时钟频率。当所检测到的电流消耗量增加时，时钟频率降低。另外，将参考电压与内部电源电压相比较，并利用比较结果来控制时钟发生电路。这个内部电源电压用作该时钟发生电路的电源电压。
韩国专利公开号2004-17039中的电路不根据系统的工作模式而改变最大容许电流。因此，该电路不能可变地调节系统的操作速度，因为这个电路是采用一个受限的最大容许电流而工作的。因此，需要一种产生时钟信号的集成电路，这个时钟信号的最大电流消耗量是可以变化地调节的，并且该集成电路能够根据所调节的最大电流消耗量调节该时钟信号的频率。
发明内容
本发明的特征是提供一种产生时钟信号的集成电路和方法，它能够根据时钟信号的最大电流消耗量而调节该时钟信号的频率。
根据本发明的一个方面，提供了一种产生时钟信号的集成电路。该集成电路包括电压转换单元、最大功率确定单元、时钟控制单元和时钟发生器。该电压转换单元将外部电源电压转换成内部电源电压，并检测功能块的电流消耗量的变化，以产生测得电压。该功能块采用内部电源电压消耗预定量的电流。该最大功率确定单元确定功能块的最大电流消耗量并将该最大电流消耗量转换成对应的最大容许电压。该时钟控制单元根据测得电压和最大容许电压之间的比较结果，而产生至少一个频率控制信号。该时钟发生器产生根据频率控制信号而调节其频率的时钟信号。
根据本发明的另一个方面，提供了一种产生时钟信号的方法。在该方法中，将外部电源电压转换成内部电源电压，并且检测电流消耗量的变化以产生测得电压。确定最大电流消耗量，并将该最大电流消耗量转换成对应的最大容许电压。根据测得电压和最大容许电压之间的比较结果，产生至少一个频率控制信号。产生根据频率控制信号而调节其频率的时钟信号。
附图说明
通过参照附图详细描述本发明的示范实施例，本发明对于本领域的普通技术人员来说将变得更明显，其中相同的附图标记表示相同的部件，给出附图是为了图示而非限制本发明的示范实施例。
图1是图示了根据本发明示范实施例的用于产生时钟信号的集成电路的方框图。
图2是图示了根据本发明示范实施例的用于产生时钟信号的集成电路的电路图。
图3A是图示了根据本发明示范实施例的最大功率确定单元的电路图。
图3B是图示了根据本发明另一示范实施例的最大功率确定单元的电路图。
图4A是图示了根据本发明示范实施例的时钟控制单元的电路图。
图4B是图示了根据本发明另一示范实施例的时钟控制单元的电路图。
具体实施方式
下文中，将参照附图详细解释本发明
图1是图示了根据本发明示范实施例的用于产生时钟信号的集成电路的电路图。
参考图1，所述产生时钟信号的集成电路包括电压转换单元100、最大功率确定单元200、时钟控制单元300、时钟产生单元400和功能块500。
为该电压转换单元100供给外部电源电压Ext_VDD和参考电压Vref。该电压转换单元100将该外部电源电压Ext_VDD转换成内部电源电压Int_VDD。另外，电压转换单元100利用参考电压Vref对功能块500的电流消耗量的变化进行检测，以产生测得电压Vmon。当功能块500的电流消耗量增加时，内部电源电压Int_VDD降低，而与功能块500的电流消耗量对应的电压也会降低。根据参考电压Vref与对应于功能块500的电流消耗量的电压之间的比较结果，测得电压Vmon降低。当测得电压Vmon降低时，由外部电源电压Ext_VDD提供的电流增加。因此，内部电源电压Int_VDD可以保持在预定电平。
最大功率确定单元200根据外部提供的功率控制信号Vctl，而确定集成电路的最大电流消耗量。该最大电流消耗量被转换成定义为最大容许电压Vmax的电压。
该时钟控制单元300根据检得电压Vmon与最大容许电压Vmax之间的比较结果，而产生频率控制信号Fctl。例如，时钟控制单元300将测得电压Vmon转换成比较电压Vcomp，并将这个比较电压Vcomp与最大容许电压Vmax进行比较，以产生频率控制信号Fctl。
例如，当内部电源电压Int_VDD降低时，测得电压Vmon降低，并且比较电压Vcomp基于下降的测得电压Vmon而增加。增加的比较电压Vcomp与最大容许电压Vmax作比较，以降低时钟控制单元300所产生的频率控制信号Fctl的电平。根据频率控制信号Fctl的降低的电平，从时钟产生单元400输出的时钟信号PACLK具有降低的频率。
当将时钟信号PACLK的降低的频率提供给功能块500时，功能块500的电流消耗量会减少。因此，用于产生时钟信号的集成电路的功耗减少，并由此该电路以负反馈结构工作。
图2是图示了根据本发明示范实施例的用于产生时钟信号的集成电路的电路图。
参考图2，电压转换单元100包括电流检测单元140和第一电压比较单元120。
该电流检测单元140包括电流源和与该电流源连接以产生第一比较电压和内部电源电压Int_VDD的电流检测通路。图2中，电流源包括PMOS晶体管P10，而电流检测通路包括电阻R10和R11。
该第一电压比较单元120包括比较器CMP1。参考电压Vref被施加到比较器CMP1的负输入端上，而第一比较电压被施加到比较器CMP1的正输入端上。
当功能块500的电流消耗量增加时，内部电源电压Int_VDD的电平减少。基于减少的内部电源电压Int_VDD，流过电流检测通路中的电阻R10和R11的电流量也减少。因此，第一比较电压降低。
例如，比较器CMP1对应于线性比较器。因此，测得电压Vmon根据第一比较电压的降低而降低。因为测得电压Vmon被施加到电流源的PMOS晶体管P10的栅极上，所以测得电压Vmon的降低引起PMOS晶体管P10的栅源电压升高。因此，流过电路检测通路中的电阻R10和R11的电流量增加，而降低的内部电源电压Int_VDD则增加到预定电平。
最大功率确定单元200根据外部提供的功率控制信号Vctl而确定最大电流消耗量，并将该最大电流消耗量转换成对应的最大容许电压Vmax。
最大功率确定单元200包括电流消耗量确定单元220和最大容许电压产生单元240。电流消耗量确定单元220确定功能块500的最大电流消耗量，而最大容许电压产生单元240产生最大容许电压Vmax。
图2中，电流消耗量确定单元220包括多个并联连接的晶体管P20、P21和P22，最大容许电压产生单元240包括电阻R21，其将流过电流消耗量确定单元220中的选择性导通的晶体管的电流转换成电压。
晶体管P20、P21和P22可以响应于功率控制信号Vctl而独立工作。另外，各个晶体管P20、P21和P22的尺寸(例如，晶体管通道宽度(W)与晶体管通道长度(L)的比率(W/L))可以彼此不同。例如，晶体管P21的宽度与长度(W/L)比是晶体管P20的W/L比的二倍。另外，晶体管P22的W/L比是晶体管P20的W/L比的四倍。
为了扩大可选最大功率消耗量的范围，具有不同晶体管尺寸(例如不同W/L比)的至少一个晶体管可以附加设置为与电流消耗量确定单元220并联。
如电流消耗量确定单元220所示，晶体管P20、P21和P22响应于功率控制信号Vctl而被选择性地导通。流过电阻R21的电流量由导通晶体管的源栅电压、导通晶体管的W/L比和导通晶体管的数量来确定。因此，导通晶体管用作电流源。从电流源(例如导通晶体管)提供的电流流过最大容许电压产生单元240以产生预定电压电平。
最大容许电压产生单元240包括至少一个负载。图2中，最大容许电压产生单元240包括电阻R21。因此，流过电阻R21的电流确定该最大容许电压Vmax。
另外，最大功率确定单元200还可包括初始容许电压确定单元260。图2中，该初始容许电压确定单元260包括电阻R20。电阻R20连接在内部电源电压Int_VDD和电阻R21之间。当电流消耗量确定单元220的晶体管P20、P21和P22通过功率控制信号Vctl而被全部关断时，该最大容许电压Vmax由电阻R20和R21之间的电阻比确定。这里，所确定的最大容许电压Vmax被定义为最大容许电压的初始值。
该时钟控制单元300包括比较电压发生器320和第二电压比较单元340。该比较电压发生器320包括晶体管P30，其是电流检测单元140的晶体管P10的电流反射镜。也就是，晶体管P10的栅极与比较电压发生器320的晶体管P30的栅极耦接，两个晶体管P10和P30的栅源电压是相同的。因此，晶体管P30的源极到漏极的电流由两个晶体管P10和P30之间的尺寸比确定。通过对电流检测单元140的晶体管P10中的电流进行镜像，可以产生晶体管P30的源极到漏极的电流。
因此，比较电压发生器320的晶体管P30用作压控电流源。另外，比较电压发生器320包括电阻R30，用于将压控电流源(例如晶体管P30)提供的电流转换成电压。值得注意的是，比较电压发生器320可以包括两个或多个电阻，以将压控电流源提供的电流转换成电压。
因此，在大信号分析中，比较电压发生器320的偏置电流与经过电流检测单元140中的晶体管P10的源极到漏极的偏置电流成正比。当晶体管P10的偏置电流增加时，晶体管P30的偏置电流也与晶体管P10的偏置电流成正比地增加。两个晶体管P10和P30之间的偏置电流比由晶体管P10和P30的尺寸比(例如W/L比)确定。
当测得电压Vmon下降时，晶体管P30的源栅电压升高，经过晶体管P30的源极到漏极的偏置电流也增加。根据增加的偏置电流，施加到第二电压比较单元340的比较器CMP2的负输入端的电压也增加。另外，将施加到比较器CMP2的负输入端的电压与施加到比较器CMP2的正输入端的最大容许电压Vmax进行比较，以产生频率控制信号Fctl。基于这个频率控制信号Fctl，时钟信号PACLK具有预定频率。
图2中，时钟发生单元400包括其中串联了三个变换器的环形振荡器。可替换地，时钟发生单元400可包括压控振荡器(VCO)，以产生根据电压控制进行调节的频率。
时钟产生单元400产生时钟信号PACLK，该时钟信号具有根据频率控制信号Fctl进行调节的频率，并将该时钟信号PACLK提供给功能块500。
基于内部电源电压Int_VDD而为功能块500提供电力，以执行预定功能。
图3A是图示了根据本发明示范实施例的最大功率确定单元200的电路图，而图3B是图示了根据本发明另一示范实施例的最大功率确定单元200的电路图。
参考图3A，该最大功率确定单元200包括具有至少一个电流源的电流消耗量确定单元220a。图3A中，该电流消耗量确定单元220a包括作为电流源的PMOS晶体管P23。可替换地，该电流消耗量确定单元220a包括多个并排并且彼此耦接的晶体管。
最大功率确定单元200还包括最大容许电压发生单元240a。该最大容许电压发生单元240a包括串联耦接的电阻R22、R23和R24以及分别与电阻R22、R23和R24并联耦接的晶体管N22、N23和N24。
晶体管P23具有根据功率控制信号Vctl而变化的负载阻抗。换句话说，晶体管P23的负载阻抗由功率控制信号Vctl选择性地导通的晶体管N22、N23和N24进行调节。
该最大功率确定单元200还可包括初始容许电压确定单元260a，用于确定最大容许电压的初始值。图3A中，该初始容许电压确定单元260a包括电阻R20a和R21a。电阻R20a耦接在内部电源电压Int_VDD与最大容许电压发生单元240a之间，电阻R21a耦接在最大容许电压发生单元240a和地之间。
初始容许电压确定单元260a防止最大容许电压Vmax通过根据功率控制信号Vctl而选择性地导通或关断的电流消耗量确定单元220a的晶体管P23以及最大容许电压发生单元240a的晶体管N22、N23和N24而耦接到内部电源电压Int_VDD或地。
另外，虽然功率控制信号Vctl处于浮动状态，但是最大容许电压Vmax有预定电压电平。也就是，最大容许电压Vmax可在晶体管P23、N22、N23和N24基于功率控制信号Vctl开始工作之前就具有预定电压电平。这里，最大容许电压Vmax被定义为最大容许电压的初始值。
参考图3B，最大功率确定单元200包括电流消耗量确定单元220b，其具有至少一个电流源。图3B中，电流消耗量确定单元220b包括作为电流源的NMOS晶体管N25。可替换地，电流消耗量确定单元220b还包括多个并排并且彼此耦接的晶体管。
最大容许电压发生单元240b包括串联耦接的电阻R25、R26和R27以及分别与电阻R25、R26和R27并联耦接的晶体管P25、P26和P27。晶体管N25具有根据功率控制信号Vctl变化的负载阻抗。换句话说，晶体管N25的负载阻抗由功率控制信号Vctl选择性地导通的晶体管P25、P26和P27进行调节。
最大功率确定单元200还可包括初始容许电压确定单元260b。图3b中，该初始容许电压确定单元260b包括电阻R20b和R21b。电阻R21b耦接在内部电源电压Int_VDD与电流消耗量确定单元220b之间，电阻R20b耦接在最大容许电压发生单元240b和地之间。
初始容许电压确定单元260b防止最大容许电压Vmax通过根据功率控制信号Vctl而选择性地导通或关断的电流消耗量确定单元220b的晶体管N25以及最大容许电压发生单元240b的晶体管P25、P26和P27而耦接到内部电源电压Int_VDD或地。另外，虽然功率控制信号Vctl处于浮动状态，但是最大容许电压Vmax有预定电压电平。因此，最大容许电压Vmax可以在晶体管基于功率控制信号Vctl开始工作之前，就具有预定电压电平。这里，最大容许电压Vmax被定义为最大容许电压的初始值。
图4A是图示了根据本发明示范实施例的时钟控制单元300的电路图，而图4B是图示了根据本发明另一示范实施例的时钟控制单元300的电路图。
参考图4A，该时钟控制单元300包括比较电压发生器320a和包括比较器CMP2的第二电压比较单元340a。该比较电压发生器320a包括晶体管P30、N31、N32和N33以及电阻R31、R32和R33。晶体管P30可以工作在饱和区中。晶体管N31、N32和N33用于调节晶体管P30的负载阻抗。
晶体管N31、N32和N33由负载控制信号Vload选择性地导通，其中该负载控制信号Vload从外部输入以调节晶体管P30的负载阻抗。所调节的晶体管P30的负载阻抗控制施加到晶体管P30的漏极的比较电压Vcomp。
参考图4B，时钟控制单元300包括比较电压发生器320b、包括比较器CMP2的第二电压比较单元340b、和电流源选择单元350。该电流源选择单元350包括晶体管P34、P35和P36。晶体管P34、P35和P36由选择信号Vsel选择性地导通。比较电压发生器320b的晶体管P31、P32和P33经由晶体管P31、P32和P33中选择性导通的晶体管而与外部电源电压Ext_VDD相连。与外部电源电压Ext_VDD电气耦接的晶体管可以对经过图2中晶体管P20的电流进行镜像。
可替换地，在图4B中可以使用用于调节图4A中负载阻抗的晶体管。也就是，由负载控制信号Vload控制的晶体管N31、N32和N33以及电阻R31、R32和R33可以代替图4B中的电阻R34。
根据本发明的示范实施例，测得电压Vmon的电平被调节并提供给第二比较器CMP2。当调节后的测得电压Vmon具有超过最大容许电压Vmax的电压电平时，由比较器CMP2产生的频率控制信号Fctl的电平会降低。根据频率控制信号Fctl的电平的降低，时钟信号PACLK的频率降低，并因此超过最大容许电压Vmax的功能块500的功率消耗量也会降低。
根据本发明的示范实施例，时钟信号的频率可以控制在确定的最大电流消耗量之内，这样施加到功能块的时钟信号频率可以根据功能块的功率消耗量得到精确控制，同时基本上维持了内部电压。另外，考虑到功能块的性能和功率消耗量，可有效控制功能块的电流消耗量。
尽管已描述了本发明的示范实施例，但是应理解由所附权利要求限定的本发明不限于以上描述提出的特定细节，在不脱离权利要求要求保护的精神或范围的情况下，许多明显变化都是可能的。

Claims (20)

1、一种用于产生时钟信号的集成电路，包括：
电压转换单元，配置成将外部电源电压转换成内部电源电压，检测功能块电流消耗量的变化，并产生测得电压，其中该功能块使用内部电源电压消耗电流量；
最大功率确定单元，配置成确定功能块的最大电流消耗量，并将该最大电流消耗量转换成对应的最大容许电压；
时钟控制单元，配置成基于测得电压和该最大容许电压之间的比较结果，而产生至少一个频率控制信号；和
时钟发生器，配置成产生时钟信号，其中该时钟信号的频率根据该频率控制信号进行调节。
2、根据权利要求1的集成电路，其中该电压转换单元包括：
电流检测单元，配置成产生第一比较电压和内部电源电压；和
第一比较器，配置成将该第一比较电压与输入参考电压进行比较，以产生该测得电压。
3、根据权利要求2的集成电路，其中该电流检测单元包括：
电流检测通路，配置成在功能块的电流消耗量增加时降低第一比较电压的电压电平；和
电流源，配置成为该电流检测通路和功能块提供电流。
4、根据权利要求3的集成电路，其中根据测得电压而对该电流源提供的电流量进行调节。
5、根据权利要求1的集成电路，其中该最大功率确定单元包括：
电流消耗量确定单元，配置成基于功率控制信号确定功能块的最大电流消耗量；和
最大容许电压产生单元，配置成产生与电流消耗量确定单元的输出电流对应的最大容许电压。
6、根据权利要求5的集成电路，其中该电流消耗量确定单元包括：
多个并联连接的电流源，其中该电流源由功率控制信号选择性地导通。
7、根据权利要求6的集成电路，其中该最大容许电压产生单元包括：
负载，用于根据从电流源中至少一个选择性导通的电流源提供的电流，而产生最大容许电压。
8、根据权利要求5的集成电路，其中该电流消耗量确定单元包括：
电流源，由该功率控制信号选择性地导通。
9、根据权利要求8的集成电路，其中该最大容许电压产生单元的负载阻抗根据该功率控制信号而进行调节。
10、根据权利要求9的集成电路，其中该电流消耗量确定单元还包括：
初始容许电压确定单元，用于确定最大容许电压的初始值。
11、根据权利要求1的集成电路，其中该时钟控制单元包括：
比较电压发生器，配置成根据该测得电压而产生比较电压；和
第二比较器，配置成将该比较电压与最大容许电压进行比较，以产生频率控制信号。
12、根据权利要求11的集成电路，其中该比较电压发生器包括：
至少一个压控电流源，用于基于该测得电压而产生电流；和
至少一个负载，用于基于该至少一个压控电流源提供的电流而产生该比较电压。
13、根据权利要求12的集成电路，其中该比较电压发生器的负载阻抗被可变地调节。
14、根据权利要求12的集成电路，其中该最大功率确定单元还包括：
电流源选择单元，其选择性地导通至少一个压控电流源。
15、根据权利要求1的集成电路，其中该时钟发生器包括：
环形振荡器，其中串联连接了三个逆变器。
16、根据权利要求1的集成电路，其中该时钟发生器包括：
压控振荡器。
17、一种产生时钟信号的方法，包括：
将外部电源电压转换成内部电源电压，并检测该内部电源电压的变化以产生测得电压；
确定最大电流消耗量，将该最大电流消耗量转换成对应的最大容许电压；
根据该测得电压和最大容许电压之间的比较结果，而产生至少一个频率控制信号；和
产生时钟信号，其中该时钟信号的频率根据该频率控制信号而进行调节。
18、根据权利要求17的方法，其中所述转换最大电流消耗量的步骤包括：
选择性地导通至少一个电流源；和
将来自该选择性导通的电流源的电流提供给与该至少一个电流源耦接的负载。
19、根据权利要求18的方法，其中产生至少一个频率控制信号的步骤包括：
产生与该测得电压对应的比较电压；
将该比较电压与该最大容许电压进行比较；和
基于该比较电压和该最大容许电压之间的比较结果而产生该频率控制信号。
20、根据权利要求17的方法，其中所述将外部电源电压转换成内部电源电压并检测该内部电源电压的变化以产生测得电压的步骤包括：
产生第一比较电压和内部电源电压；和
将该第一比较电压与输入参考电压进行比较以产生该测得电压。
CNB2005100913881A 2004-06-29 2005-06-29 产生时钟信号的集成电路和方法 Active CN100386712C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040049510A KR100598011B1 (ko) 2004-06-29 2004-06-29 클럭 사용 회로 및 클럭 신호 발생 방법
KR49510/04 2004-06-29

Publications (2)

Publication Number Publication Date
CN1722062A true CN1722062A (zh) 2006-01-18
CN100386712C CN100386712C (zh) 2008-05-07

Family

ID=35505035

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100913881A Active CN100386712C (zh) 2004-06-29 2005-06-29 产生时钟信号的集成电路和方法

Country Status (5)

Country Link
US (2) US7183830B2 (zh)
JP (1) JP4373370B2 (zh)
KR (1) KR100598011B1 (zh)
CN (1) CN100386712C (zh)
DE (1) DE102005031075B4 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102640078A (zh) * 2009-11-13 2012-08-15 马维尔国际贸易有限公司 针对电源管理的时钟开启策略
CN103746691A (zh) * 2014-01-23 2014-04-23 海信集团有限公司 一种时钟信号控制系统及方法
CN104637539A (zh) * 2015-02-15 2015-05-20 上海华虹宏力半导体制造有限公司 Rom读数据内部时钟脉冲产生电路和方法
CN104951045A (zh) * 2015-06-05 2015-09-30 广东欧珀移动通信有限公司 一种根据信号的频率衰减其功率的方法及装置
CN111446848A (zh) * 2020-04-28 2020-07-24 上海爻火微电子有限公司 通道开关阻抗可调节的电源电路与电子设备

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070150765A1 (en) * 2005-12-26 2007-06-28 Takayuki Ochiai Information processing apparatus having electronic device whose operating speed is controlled, and method of controlling the operating speed of the electronic device
US7853745B2 (en) * 2007-02-23 2010-12-14 Sony Corporation Electronic system with removable computing device and mutable functions
US20090080276A1 (en) * 2007-09-23 2009-03-26 Jin Cai Temperature Dependent Bias for Minimal Stand-by Power in CMOS Circuits
KR101502033B1 (ko) * 2008-04-11 2015-03-12 삼성전자주식회사 Ａｄｃ의 전류 제어 회로 및 방법
US7519843B1 (en) 2008-05-30 2009-04-14 International Business Machines Corporation Method and system for dynamic processor speed control to always maximize processor performance based on processing load and available power
KR101005997B1 (ko) * 2009-01-29 2011-01-05 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그 동작 방법
KR101258877B1 (ko) * 2009-11-26 2013-04-29 한국전자통신연구원 클럭 검출기 및 이를 이용한 바이어스 전류 조절 회로
JP6503214B2 (ja) 2015-03-30 2019-04-17 ルネサスエレクトロニクス株式会社 電子装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5378935A (en) * 1991-06-18 1995-01-03 Nokia Mobile Phones Ltd. Clock frequency adjustment of an electrical circuit
GB9226522D0 (en) * 1992-12-19 1993-02-10 Harvey Geoffrey P Power saving electronic logic circuit
JP3267756B2 (ja) * 1993-07-02 2002-03-25 株式会社日立製作所 半導体集積回路装置
US5463352A (en) * 1994-09-23 1995-10-31 At&T Global Information Solutions Company Supply voltage tolerant phase-locked loop circuit
US5627460A (en) * 1994-12-28 1997-05-06 Unitrode Corporation DC/DC converter having a bootstrapped high side driver
US6489833B1 (en) * 1995-03-29 2002-12-03 Hitachi, Ltd. Semiconductor integrated circuit device
JP3350345B2 (ja) 1996-04-09 2002-11-25 株式会社東芝 半導体装置
JP3732884B2 (ja) 1996-04-22 2006-01-11 株式会社ルネサステクノロジ 内部電源電圧発生回路、内部電圧発生回路および半導体装置
US5761517A (en) * 1996-08-14 1998-06-02 International Business Machines Corporation System and method for reducing power consumption in high frequency clocked circuits
JPH10240373A (ja) * 1997-02-25 1998-09-11 Matsushita Electric Ind Co Ltd パワーセーブ回路
KR100264206B1 (ko) * 1997-12-26 2000-08-16 김영환 내부전압 발생장치
US6415388B1 (en) * 1998-10-30 2002-07-02 Intel Corporation Method and apparatus for power throttling in a microprocessor using a closed loop feedback system
JPH11250663A (ja) * 1998-12-25 1999-09-17 Hitachi Ltd 半導体装置
JP3993354B2 (ja) * 2000-01-26 2007-10-17 株式会社東芝 電圧発生回路
JP2002099432A (ja) * 2000-09-22 2002-04-05 Sony Corp 演算処理システム及び演算処理制御方法、タスク管理システム及びタスク管理方法、並びに記憶媒体
US6466126B2 (en) 2001-01-19 2002-10-15 Motorola, Inc. Portable data device efficiently utilizing its available power and method thereof
DE10121821B4 (de) * 2001-05-04 2004-04-08 Infineon Technologies Ag Frequenzregelschaltung
WO2003021453A2 (en) * 2001-08-29 2003-03-13 Analog Devices, Inc. Generic serial port architecture and system
JP3652304B2 (ja) * 2001-11-29 2005-05-25 Ｎｅｃマイクロシステム株式会社 クロック生成回路及びクロック生成方法
KR100828156B1 (ko) 2002-06-20 2008-05-08 주식회사 포스코 직경의 조절기능을 갖는 일발 비트
KR100471181B1 (ko) * 2002-08-20 2005-03-10 삼성전자주식회사 소모 전력에 따라 동작 성능을 최적화할 수 있는 집적회로 장치
US6894463B2 (en) * 2002-11-14 2005-05-17 Fyre Storm, Inc. Switching power converter controller configured to provide load shedding

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102640078A (zh) * 2009-11-13 2012-08-15 马维尔国际贸易有限公司 针对电源管理的时钟开启策略
CN102640078B (zh) * 2009-11-13 2015-09-23 马维尔国际贸易有限公司 针对电源管理的时钟开启策略
CN103746691A (zh) * 2014-01-23 2014-04-23 海信集团有限公司 一种时钟信号控制系统及方法
CN103746691B (zh) * 2014-01-23 2017-01-11 海信集团有限公司 一种时钟信号控制系统及方法
CN104637539A (zh) * 2015-02-15 2015-05-20 上海华虹宏力半导体制造有限公司 Rom读数据内部时钟脉冲产生电路和方法
CN104637539B (zh) * 2015-02-15 2017-10-24 上海华虹宏力半导体制造有限公司 Rom读数据内部时钟脉冲产生电路和方法
CN104951045A (zh) * 2015-06-05 2015-09-30 广东欧珀移动通信有限公司 一种根据信号的频率衰减其功率的方法及装置
CN104951045B (zh) * 2015-06-05 2017-08-25 广东欧珀移动通信有限公司 一种根据信号的频率衰减其功率的方法及装置
CN111446848A (zh) * 2020-04-28 2020-07-24 上海爻火微电子有限公司 通道开关阻抗可调节的电源电路与电子设备

Also Published As

Publication number Publication date
CN100386712C (zh) 2008-05-07
US20070103222A1 (en) 2007-05-10
US7183830B2 (en) 2007-02-27
JP4373370B2 (ja) 2009-11-25
JP2006020309A (ja) 2006-01-19
KR100598011B1 (ko) 2006-07-06
DE102005031075A1 (de) 2006-02-09
KR20060000598A (ko) 2006-01-06
US20050285654A1 (en) 2005-12-29
US7453304B2 (en) 2008-11-18
DE102005031075B4 (de) 2011-01-13

Similar Documents

Publication Publication Date Title
CN1722062A (zh) 产生时钟信号的集成电路和方法
CN1967428A (zh) 能带隙电压参考电路
CN1251042C (zh) 便携式电脑的总线时钟控制装置及方法
CN1680901A (zh) 电子装置及其控制方法
CN1932720A (zh) 降低功耗的自适应电源系统与方法
CN1420405A (zh) 电压调节器
CN101030345A (zh) 自发光显示设备、功耗检测设备、以及程序
CN101069343A (zh) 电流电压变换电路、以及利用它的功耗检测电路和电子设备
CN1776559A (zh) 调节器电路
CN1956308A (zh) 电源电压控制装置
CN101057198A (zh) 测试装置以及电源电路
CN101048717A (zh) 电源装置及便携设备
JP2007006555A (ja) 降圧型スイッチングレギュレータ、その制御回路、ならびにそれを用いた電子機器
CN1501093A (zh) 磁场传感器和磁场检测装置及磁场检测方法
CN1760681A (zh) 电压检测电路
CN1925295A (zh) 输出电压检测电路、绝缘型开关电源及半导体器件
WO2009097769A1 (zh) 电源管理方法、装置及终端
CN1731113A (zh) 数字cmos片上温度传感器
CN1893247A (zh) 多电源供应电路和多电源供应方法
CN1643480A (zh) 一种用于大规模数字集成电路中的自适应电压定标时钟发生器及其工作方法
US20040090216A1 (en) Method and apparatus for control of voltage regulation
CN1212705C (zh) 半导体器件
TWI418111B (zh) 電池充電系統和方法以及移動設備
CN1612458A (zh) 开关电源装置
US20060132218A1 (en) Body biasing methods and circuits

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant