CN102640078B - 针对电源管理的时钟开启策略 - Google Patents

针对电源管理的时钟开启策略 Download PDF

Info

Publication number
CN102640078B
CN102640078B CN201080051386.9A CN201080051386A CN102640078B CN 102640078 B CN102640078 B CN 102640078B CN 201080051386 A CN201080051386 A CN 201080051386A CN 102640078 B CN102640078 B CN 102640078B
Authority
CN
China
Prior art keywords
control signal
frequency
circuit block
normal working
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080051386.9A
Other languages
English (en)
Other versions
CN102640078A (zh
Inventor
P·萨塔德雅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaiwei International Co
Marvell International Ltd
Marvell Asia Pte Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Publication of CN102640078A publication Critical patent/CN102640078A/zh
Application granted granted Critical
Publication of CN102640078B publication Critical patent/CN102640078B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/324Power saving characterised by the action undertaken by lowering clock frequency
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08Clock generators with changeable or programmable clock frequency
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/28Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/30Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G06F1/305Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)

Abstract

一种系统,包括电压感测模块和频率调节模块。电压感测模块配置用于感测电路块的电源电压、当电源电压小于或者等于第一电压时生成第一控制信号、以及当电源电压在第二电压的预定范围内时生成第二控制信号。频率调节模块配置用于当上电复位操作之后电源电压被初始供应到电路块以及接收到第一控制信号或者第二控制信号时,将供应到电路块的时钟信号的频率设置为小于电路块的正常工作频率。

Description

针对电源管理的时钟开启策略
相关申请的交叉引用
本申请要求于2010年11月8日提交的美国申请No.12/941,534的优先权并要求于2009年11月13日提交的美国临时申请No.61/261,181的权益。上述申请的公开内容通过引入整体并入于此。
技术领域
本公开内容涉及在计算设备中使用的电源管理系统。
背景技术
在此提供的背景技术描述是出于一般性地呈现本公开内容的背景的目的。当前署名的发明人的工作以该工作在本背景技术章节中所描述的程度,以及该描述的在提交时可能不属于现有技术的方面既不被明示也不被暗示地承认为针对本公开内容的现有技术。
计算设备通常包括执行预定功能的电路块(circuit block)。依赖由计算设备在给定时间执行的功能,某电路块在该给定时间可以在使用中或者可以不在使用中。然而,未使用的电路块可能继续消耗功率。功率门控和/或时钟门控是一些用于控制由未使用的电路块消耗的功率的技术。
功率门控是用于减少泄露功率的技术。未使用的电路块被暂时关闭(即,关断)以减少总泄露功率。暂时关闭被称为低功率模式或者非活动模式。当需要电路块再次运行时,电路块被开启(即,激活到活动模式)。在适当时间并且按照适合的方式转换这两种模式以最大化功率性能同时最小化对速度性能的影响。
时钟门控是在同步电路中使用的节能技术。在同步电路中,时钟分发网络将来自公共点(common point)的一个或者多个时钟信号分发给使用该一个或者多个时钟信号的所有元件。当时钟分发网络形成树时,时钟分发网络被称为时钟树。
为了节省功率,将时钟门控逻辑添加到时钟树。时钟门控逻辑通过关断到电路的时钟供应从而使得电路中的触发器不改变状态来禁用电路。原本由于触发器的转换而将消耗的功率减小到接近零,并且仅仅引起泄露电流。
一般而言,如果没有使用时钟门控逻辑,则可以使用诸如多路复用器之类的电路元件来控制时钟分发。然而,这些电路元件需要附加的控制逻辑。这些电路元件和相关联的控制逻辑耗散附加的功率并且占据芯片上的附加面积。
与此相反,可以使用比诸如多路复用器和相关联的控制逻辑之类的电路元件耗散更少的功率并且占据芯片上的更少面积的时钟门控逻辑。因此,为了节省功率和芯片面积,可以使用时钟门控而不是多路复用器和相关联的控制逻辑。
发明内容
一种系统,包括电压感测模块和频率调节模块。电压感测模块配置用于感测电路块的电源电压、当电源电压小于或者等于第一电压时生成第一控制信号、以及当电源电压在第二电压的预定范围内时生成第二控制信号。频率调节模块配置用于当上电复位操作之后电源电压被初始供应到电路块以及接收到第一控制信号或者第二控制信号时,将供应到电路块的时钟信号的频率设置为小于电路块的正常工作频率。
在其他特征中,频率调节模块配置用于当接收到第一控制信号或者第二控制信号之后已经过预定时间以及接收到第二控制信号时,将供应到电路块的时钟信号的频率设置为正常工作频率。
在其他特征中,频率调节模块配置用于当再次接收到第一控制信号时将频率从正常工作频率转换为小于正常工作频率,以及当再次接收到第二控制信号时将频率从小于正常工作频率转换为正常工作频率。
在另一些特征中,一种系统包括电压感测模块和频率调节模块。电压感测模块配置用于感测电路块的电源电压、当电源电压小于或者等于预定电压时生成第一控制信号、以及当电源电压在电源电压的额定值的预定范围内时生成第二控制信号。频率调节模块配置用于当接收到第一控制信号时将供应到电路块的时钟信号的频率设置为小于电路块的正常工作频率,以及当断言(assert)第二控制信号时将时钟信号的频率设置为正常工作频率。
在其他特征中,频率调节模块配置用于当再次接收到第一控制信号时将频率从正常工作频率转换为小于正常工作频率,以及当再次接收到第二控制信号时将频率从小于正常工作频率转换为正常工作频率。
在另一些其他特征中,一种方法包括:感测电路块的电源电压、当电源电压小于或者等于第一电压时生成第一控制信号,以及当电源电压在第二电压的预定范围内时生成第二控制信号。该方法还包括当上电复位操作之后电源电压被初始供应到电路块以及接收到第一控制信号或者第二控制信号时,将供应到电路块的时钟信号的频率设置为小于电路块的正常工作频率。
在其他特征中,该方法还包括当接收到第一控制信号或者第二控制信号之后已经过预定时间以及接收到第二控制信号时,将供应到电路块的时钟信号的频率设置为正常工作频率。
在其他特征中,该方法还包括当再次接收到第一控制信号时将频率从正常工作频率转换为小于正常工作频率,以及当再次接收到第二控制信号时将频率从小于正常工作频率转换为正常工作频率。
本公开内容的更多适用领域将通过具体实施方式、权利要求书和附图而变得明显。具体实施方式和特定示例仅旨在出于例示目的,而并非旨在限制本公开内容的范围。
附图说明
从具体实施方式和附图中将更全面地理解本公开内容,在附图中:
图1A是用于对电路块的时钟信号进行排序的系统的功能框图;
图1B是电压感测模块的示意图;
图2是用于对电路块的时钟信号进行排序的方法的流程图;以及
图3是用于对电路块的时钟信号进行排序的方法的流程图。
具体实施方式
以下描述本质上仅为例示性并且决非旨在限制本公开内容、其应用或者用途。出于清楚的目的,相同参考号将在附图中用来标识相似要素。如在此使用的,短语A、B和C中的至少一个应当解释为意味着使用非排他逻辑OR(或)的逻辑(A或者B或者C)。应当理解,可以按不同顺序执行方法内的步骤而不改变本公开内容的原理。
如在此使用的,术语模块可以指代以下各项、是以下各项的部分或者包括以下各项:诸如在片上系统内之类的专用集成电路(ASIC)、电子电路、组合逻辑电路、现场可编程门阵列(FPGA)、执行代码的处理器(共享、专用或者成组)、提供所描述的功能性的其它适合部件或者上述的某些或者全部的组合。术语模块可以包括存储由处理器执行的代码的存储器(共享、专用或者成组)。
如以上使用的,术语代码可以包括软件、固件和/或微代码,并且可以指代程序、例程、函数、类和/或对象。如以上使用的,术语共享意味着可以使用单个(共享)处理器执行来自多个模块的某些或者所有代码。此外,可以由单个(共享)存储器存储来自多个模块的某些或者所有代码。如以上使用的,术语成组意味着可以使用一组处理器执行来自单个模块的某些或者所有代码。此外,可以使用一组存储器存储来自单个模块的某些或者所有代码。
在此描述的装置和方法可以通过由一个或者多个处理器执行的一个或者多个计算机程序实施。计算机程序包括存储在非瞬态有形计算机可读介质上的处理器可执行指令。计算机程序也可以包括存储的数据。非瞬态有形计算机可读介质的非限制的示例是非易失性存储器、磁存储设备和光存储设备。
计算设备处理数据的速度依赖计算设备的工作频率和电源电压的组合。一般而言,更高的电源电压提供更高的工作频率。通常,在计算设备的电源电压(以及由此的功率损耗)和计算设备的工作频率之间存在权衡。为了减小工作功率,通常将电源电压设置为给定工作频率所需要的最小值。然而,这样做几乎没有为任何电源扰动留出余量。
为了进一步减小工作功率,许多电路块设计用于通过功率门控和/或时钟门控关闭。然而,使用功率门控和/或时钟门控调制功率消耗可能宽范围地改变电源电压。在瞬变操作期间,电源电压的最小值确定最大工作频率。
为了提供针对在电路块的上电/断电期间的电压瞬变的余量,通常将电源电压设置为略微更高的电压。然而,这样做增加了设备的基线功率耗散,从而抹杀了由功率门控和/或时钟门控提供的功率节省。
大多数电路块可以逐渐开启以最小化功率扰动。然而,对电路块的功率扰动可能由其他块的开启特性而引起。例如,当其他电路块同时开启时和/或当具有宽速度余量的电路块不逐渐开启时可能引起功率扰动。
本公开内容涉及监测对电路块造成的功率扰动以及基于功率扰动调节电路块的工作频率的系统和方法。因此,在此公开的系统和方法允许积极/大规模的功率门控和/或时钟门控同时使用最小的电源电压。
具体而言,使用电压感测模块来感测电路块的电源电压。当电源电压小于或者等于预定电压时(即,当感测到电源低状态时)电压感测模块生成第一控制信号。当电源电压在电源电压的额定值的预定范围内时(即,当感测到电源有效状态时)电压感测模块生成第二控制信号。
只要电源电压停留在电源电压的额定值的预定范围内(即,只要电源有效状态存在),第二控制信号就保持断言。因此,当第二控制信号没有生成或者断言时,指示电源无效状态。在某些实现方式中,当第一控制信号和第二控制信号两者都没有生成时可以指示电源无效状态。
电压感测模块可以使用迟滞来感测电源电压。例如,当电源电压低于生成第二控制信号的电压时电压感测模块可以生成第一控制信号。换言之,预定电压可以小于电源电压的额定值。
基于第一控制信号和第二控制信号为电路块提供上电时钟序列。具体而言,当上电复位操作之后电路块被初始开启时,仅在接收到第一控制信号或者第二控制信号之后开启到电路块的时钟。在接收到第一控制信号或者第二控制信号之后,将时钟的频率设置为低于标称目标频率。例如,将频率设置为比标称目标频率低20%。为了设计的简单,可以将频率设置为标称目标频率的整数因数(即,1/X,其中X是大于1的整数)。随后,在经过可编程时间段之后,如果断言了第二控制信号,则将频率设置为标称目标频率。
在初始开启上述序列之后的任何时间,执行以下自动排序。如果再次检测到第一控制信号,则将频率自动设置为较低频率。此后,当再次断言第二控制信号时,将频率复位为标称目标频率。
在某些实现方式中,当上电复位操作之后初始开启电路块时,可以跳过初始上电时钟序列并且作为替代可以直接执行自动排序。这样做潜在地支持当在上电复位操作之后初始开启电路块时电路块以全速运行,这是因为可以直接将时钟的频率设置为标称目标频率。然而,由于这样的开启,电源电压可能降低,这继而可能导致其他电路块执行自动排序。
现在参考图1A和图1B,其示出了根据本公开内容的用于对电路块的时钟进行排序的系统100。系统100包括多个电路块102-1、102-2、...,以及102-N(共同地为电路块102),其中N是大于1的整数。系统100还包括电源104、时钟发生器106、功率门控模块108、时钟门控模块110以及控制模块112。
附加地,系统100包括对各个电路块102的时钟信号进行排序的时钟排序模块114-1、114-2、...,以及114-N(共同地为时钟排序模块114)。在某些实现方式中,电路块102可以包括各自的时钟排序模块114。
电源104向电路块102供应功率。时钟发生器106生成由电路块102使用的时钟信号。功率门控模块108使用功率门控技术来控制向电路块102供应的功率。时钟门控模块110使用时钟门控技术来控制由电路块102使用的时钟信号。以下将详细描述时钟门控和功率门控两者。
控制模块112控制功率门控模块108和时钟门控模块110。例如,控制模块112确定由功率门控模块108和时钟门控模块110使用的功率门控方案和时钟门控方案。
现在详细描述时钟排序模块114-1。其他时钟排序模块114按照与时钟排序模块114-1类似的方式操作。因此,为了避免重复,既未在图1中详细示出也未详细描述其他时钟排序模块114。
时钟排序模块114-1包括上电感测模块116、电压感测模块118以及频率调节模块120。上电感测模块116感测在上电复位操作之后何时向电路块102-1初始供应功率。当在上电复位操作之后初始开启电路块102-1时,仅在接收到第一控制信号或者第二控制信号之后开启到电路块102-1的时钟。电压感测模块118感测通过功率门控模块108向电路块102-1供应的电压。电压感测模块118生成第一控制信号和第二控制信号。
具体而言,如图1B中所示,电压感测模块118包括第一比较器C1和第二比较器C2。第一比较器C1比较电路块114-1的电源电压与预定电压V1。第二比较器C2比较电路块114-1的电源电压与第二电压V2。电压V2具有电路块102-1的电源电压的额定值的预定范围内的值。预定电压V1小于电路块102-1的电源电压的额定值。附加地,预定电压V1小于电压V2。
当向电路块102-1供应的电压小于或者等于预定电压V1时第一比较器C1生成第一控制信号。当向电路块102-1供应的电压在电路块102-1的电源电压的额定值(例如,V2)的预定范围内时,第二比较器C2生成第二控制信号。由于预定电压V1小于电路块102-1的电源电压的额定值,因此以比第二控制信号更低的电压生成第一控制信号。
将预定电压V1的值设置为小于电源电压的额定值提供了迟滞。具体而言,当在上电复位操作之后初始开启电路块102-1时,仅在接收到第一控制信号或者第二控制信号之后开启到电路块102-1的时钟。将V1设置为小于电源电压的额定值允许电压感测模块118在电源电压小于生成第二控制信号的电压时生成第一控制信号。因此,当在上电复位操作之后初始开启电路块102-1时,因为V1被设置为小于电源电压的额定值,所以可以在接收到第一控制信号或者第二控制信号之后开启到电路块102-1的时钟。因此,将预定电压V1的值设置为小于电源电压的额定值提供了迟滞。
在图1A中,频率调节模块120调节由时钟门控模块110向电路块102-1供应的时钟的频率。频率调节模块120依赖由功率门控模块108向电路块102-1供应的电压的值调节时钟的频率。频率调节模块120基于第一控制信号和第二控制信号调节时钟的频率。
频率调节模块120在两个阶段中调节时钟的频率。第一阶段被称为初始时钟序列阶段,其在上电复位操作之后向电路块102-1初始供应功率时发生。第一阶段之后是第二阶段,其被称为自动排序阶段。
在第一阶段中,当在上电复位操作之后向电路块102-1初始供应功率时,频率调节模块120如下控制向电路块102-1输出的时钟。频率调节模块120并不向电路块102-1输出从时钟门控模块110接收的时钟,直到从电压感测模块118接收到第一控制信号或者第二控制信号。当接收到第一控制信号或者第二控制信号时,频率调节模块120将时钟的频率设置为低于电路块102-1的正常工作频率的较低频率。例如,较低频率可以是正常工作频率的1/X倍,其中X是大于1的整数。
随后,频率调节模块120启动对预定时间进行计数的计时器。预定时间是可编程的并且可以由控制模块112进行编程。在经过预定时间之后,频率调节模块120确定电压感测模块118是否断言了第二控制信号。如果断言了第二控制信号,则频率调节模块120将时钟的频率设置为电路块102-1的正常工作频率。
此后,在第二阶段中,频率调节模块120监测第一控制信号和第二控制信号。当电压感测模块118生成第一控制信号时,频率调节模块120将时钟的频率从正常工作频率转换为较低频率。相反地,当电压感测模块118生成第二控制信号时,频率调节模块120将时钟的频率从较低频率转换为正常工作频率,依此类推。
在某些实现方式中,可以去除第一阶段。频率调节模块120简单地在全部时间(包括当在上电复位操作之后向电路块102-1初始供应功率时)基于第一控制信号和第二控制信号控制时钟的频率。因此,控制模块112可以禁用由频率调节模块120使用的计时器和上电感测模块116。
当在上电复位操作之后向电路块102-1初始供应功率时,频率调节模块120可从电压感测模块118接收第一控制信号或者第二控制信号。如果接收到第一控制信号,则频率调节模块120将时钟的频率设置为电路块102-1的较低频率。相反,如果接收到第二控制信号,则频率调节模块120将时钟的频率设置为电路块102-1的正常工作频率。
随后,每当从电压感测模块118接收到第一控制信号时,频率调节模块120将时钟的频率从正常工作频率转换为较低频率。相反地,每当从电压感测模块118接收到第二控制信号时,频率调节模块120将时钟的频率从较低频率转换为正常工作频率,依此类推。
现在参考图2,其示出了根据本公开内容的用于对电路块N(N≥1)的时钟进行排序的方法200。控制在202处开始。在204处,控制确定是否开启了到电路块N的功率。控制等待直到开启到电路块N的功率。当开启了到电路块N的功率时,控制在206处确定是否接收到第一控制信号或者第二控制信号。控制等待直到接收到第一控制信号或者第二控制信号。当接收到第一控制信号或者第二控制信号时,控制在208处开启电路块N的时钟。
在210处,控制将时钟的频率设置为与电路块N的正常工作频率相比较低的频率。在212处,控制确定在将时钟的频率设置为较低频率之后是否经过了预定时间。控制等待直到经过了预定时间。在214处,控制确定是否接收到第二控制信号。控制等待直到接收到第二控制信号。当接收到第二控制信号时,控制在216处将时钟的频率设置为正常工作频率。
在218处,控制确定是否再次接收到第一控制信号。控制等待直到再次接收到第一控制信号。当再次接收到第一控制信号时,控制再次将时钟的频率设置为较低频率。此后,控制返回214。
现在参考图3。其示出了根据本公开内容的用于对电路块N(N≥1)的时钟进行排序的方法300。控制在302处开始。在304处,控制确定是否开启了到电路块N的功率。控制等待直到开启了到电路块N的功率。当开启了到电路块N的功率时,控制在306处确定是否接收到第一控制信号或者第二控制信号。控制等待直到接收到第一控制信号或者第二控制信号。当接收到第一控制信号或者第二控制信号时,控制在308处开启电路块N的时钟。
在310处,如果接收到第二控制信号,则控制将时钟的频率设置为正常工作频率。备选地,如果接收到第一控制信号,则控制将时钟的频率设置为与正常工作频率相比较低的频率。
随后,控制在312处确定在将时钟的频率设置为正常工作频率之后是否再次接收到第一控制信号。当再次接收到第一控制信号时,控制在314处将时钟的频率从正常工作频率转换为较低频率。
此后,或如果未再次接收到第一控制信号,则控制在316处确定在将时钟的频率设置为较低频率之后是否再次接收到第二控制信号。当再次接收到第二控制信号时,控制在318处将时钟的频率从较低频率转换为正常工作频率。此后,或如果未再次接收到第二控制信号,则控制返回312。
可以按照多种形式实施本公开内容的广泛教导。因此,尽管本公开内容包括特定示例,但是本公开内容的真实范围不应局限于此,因为其它修改将通过研读附图、说明书和所附权利要求而变得明显。

Claims (12)

1.一种电源管理系统,包括:
电压感测模块,配置用于:
感测电路块的电源电压,
当所述电源电压小于或者等于第一电压时生成第一控制信号,以及
当所述电源电压在预定的第二电压范围内时生成第二控制信号;以及
频率调节模块,配置用于当以下情况时将向所述电路块供应的时钟信号的频率设置为小于所述电路块的正常工作频率,其中所述时钟信号的所述频率大于零:
(i)在上电复位操作之后向所述电路块初始供应所述电源电压,以及
(ii)接收到所述第一控制信号或者所述第二控制信号;以及
当以下情况时将向所述电路块供应的所述时钟信号的所述频率设置为所述正常工作频率:
(i)在接收到所述第一控制信号或者所述第二控制信号之后经过了预定时间,以及
(ii)接收到所述第二控制信号。
2.根据权利要求1所述的系统,其中所述第一电压小于所述第二电压。
3.根据权利要求1所述的系统,其中所述频率调节模块配置用于:
当再次接收到所述第一控制信号时将所述时钟信号的所述频率从所述正常工作频率转换为小于所述正常工作频率,以及
当再次接收到所述第二控制信号时将所述时钟信号的所述频率从所述小于所述正常工作频率转换为所述正常工作频率。
4.一种电源管理系统,包括:
电压感测模块,配置用于:
感测电路块的电源电压,
当所述电源电压在所述电源电压的额定值的预定范围内时生成第一控制信号,以及
当以下情况时生成第二控制信号:(i)所述电源电压小于或者等于预定电压,和(ii)所述电源电压小于生成所述第一控制信号时的电压;以及
频率调节模块,配置用于:
当接收到所述第二控制信号时将向所述电路块供应的时钟信号的频率设置为小于所述电路块的正常工作频率,其中所述时钟信号的所述频率大于零,以及
当断言所述第一控制信号时将所述时钟信号的所述频率设置为所述正常工作频率。
5.根据权利要求4所述的系统,其中所述预定电压小于所述电源电压的额定值。
6.根据权利要求4所述的系统,其中所述频率调节模块配置用于:
当再次接收到所述第二控制信号时将所述时钟信号的所述频率从所述正常工作频率转换为小于所述正常工作频率,以及
当再次接收到所述第一控制信号时将所述时钟信号的所述频率从所述小于所述正常工作频率转换为所述正常工作频率。
7.一种电源管理方法,包括:
感测电路块的电源电压;
当所述电源电压小于或者等于第一电压时生成第一控制信号;
当所述电源电压在预定的第二电压范围内时生成第二控制信号;当以下情况时将向所述电路块供应的时钟信号的频率设置为小于所述电路块的正常工作频率,其中所述时钟信号的所述频率大于零:
(i)在上电复位操作之后向所述电路块初始供应所述电源电压,以及
(ii)接收到所述第一控制信号或者所述第二控制信号;以及
当以下情况时将向所述电路块供应的所述时钟信号的所述频率设置为所述正常工作频率:
(i)在接收到所述第一控制信号或者所述第二控制信号之后经过了预定时间,以及
(ii)接收到所述第二控制信号。
8.根据权利要求7所述的方法,其中所述第一电压小于所述第二电压。
9.根据权利要求7所述的方法,还包括:
当再次接收到所述第一控制信号时将所述时钟信号的所述频率从所述正常工作频率转换为小于所述正常工作频率;以及
当再次接收到所述第二控制信号时将所述时钟信号的所述频率从所述小于所述正常工作频率转换为所述正常工作频率。
10.一种电源管理方法,包括:
感测电路块的电源电压,
当所述电源电压在所述电源电压的额定值的预定范围内时生成第一控制信号;
当以下情况时生成第二控制信号:(i)所述电源电压小于或者等于预定电压,和(ii)所述电源电压小于生成所述第一控制信号时的电压;以及
当接收到所述第二控制信号时将向所述电路块供应的时钟信号的频率设置为小于所述电路块的正常工作频率,其中所述时钟信号的所述频率大于零,以及
当断言所述第一控制信号时将所述时钟信号的所述频率设置为所述正常工作频率。
11.根据权利要求10所述的方法,其中所述预定电压小于所述电源电压的额定值。
12.根据权利要求10所述的方法,还包括:
当再次接收到所述第二控制信号时将所述时钟信号的所述频率从所述正常工作频率转换为小于所述正常工作频率;以及
当再次接收到所述第一控制信号时将所述时钟信号的所述频率从所述小于所述正常工作频率转换为所述正常工作频率。
CN201080051386.9A 2009-11-13 2010-11-12 针对电源管理的时钟开启策略 Expired - Fee Related CN102640078B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US26118109P 2009-11-13 2009-11-13
US61/261,181 2009-11-13
US12/941,534 2010-11-08
US12/941,534 US8775854B2 (en) 2009-11-13 2010-11-08 Clock turn-on strategy for power management
PCT/US2010/056509 WO2011060248A2 (en) 2009-11-13 2010-11-12 Clock turn-on strategy for power management

Publications (2)

Publication Number Publication Date
CN102640078A CN102640078A (zh) 2012-08-15
CN102640078B true CN102640078B (zh) 2015-09-23

Family

ID=43608068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080051386.9A Expired - Fee Related CN102640078B (zh) 2009-11-13 2010-11-12 针对电源管理的时钟开启策略

Country Status (7)

Country Link
US (1) US8775854B2 (zh)
EP (1) EP2499549B1 (zh)
JP (1) JP5776124B2 (zh)
KR (1) KR101699916B1 (zh)
CN (1) CN102640078B (zh)
TW (1) TWI524166B (zh)
WO (1) WO2011060248A2 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2783267A4 (en) 2011-11-21 2015-07-08 Intel Corp RECONFIGURABLE GRAPHIC PROCESSOR FOR PERFORMANCE IMPROVEMENT
CN103176576A (zh) * 2011-12-26 2013-06-26 联芯科技有限公司 一种片上系统的复位控制系统及方法
US9600024B2 (en) 2012-09-28 2017-03-21 Mediatek Singapore Pte. Ltd. Control method of clock gating for dithering in the clock signal to mitigate voltage transients
US10242652B2 (en) * 2013-06-13 2019-03-26 Intel Corporation Reconfigurable graphics processor for performance improvement
CN103605539B (zh) * 2013-11-15 2017-10-27 美的集团股份有限公司 单片机系统时钟频率控制方法及系统
KR102320399B1 (ko) 2014-08-26 2021-11-03 삼성전자주식회사 전원 관리 칩, 그것을 포함하는 모바일 장치 및 그것의 클록 조절 방법
JP2016143206A (ja) * 2015-01-30 2016-08-08 日本電信電話株式会社 半導体集積回路
JP6428529B2 (ja) * 2015-08-17 2018-11-28 京セラドキュメントソリューションズ株式会社 画像形成装置
EP3388243B1 (en) * 2015-12-11 2023-02-22 Kyocera Document Solutions Inc. Image forming apparatus
KR20170088765A (ko) * 2016-01-25 2017-08-02 삼성전자주식회사 반도체 장치 및 그 구동 방법
US10348281B1 (en) * 2016-09-06 2019-07-09 Ampere Computing Llc Clock control based on voltage associated with a microprocessor
JP6467078B1 (ja) 2018-01-30 2019-02-06 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US10627883B2 (en) * 2018-02-28 2020-04-21 Advanced Micro Devices, Inc. Onboard monitoring of voltage levels and droop events
JP7166884B2 (ja) * 2018-11-14 2022-11-08 キヤノン株式会社 ソフトウェアの改ざんを検知することが可能な情報処理装置
JP7452259B2 (ja) 2020-06-02 2024-03-19 富士通株式会社 半導体装置
KR20220004374A (ko) * 2020-07-03 2022-01-11 삼성전자주식회사 전자 장치 및 그 전자 장치의 제어 방법
US11514551B2 (en) 2020-09-25 2022-11-29 Intel Corporation Configuration profiles for graphics processing unit
CN113076141A (zh) * 2021-03-30 2021-07-06 山东英信计算机技术有限公司 一种加速卡上电初始化方法、装置及加速卡

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6026498A (en) * 1994-08-10 2000-02-15 Fujitsu Limited Clock signal generator circuit using a logical result of an output of a computer and a source clock to generate plurality of clock signals
US6061803A (en) * 1993-11-15 2000-05-09 International Microcircuits, Inc. Variable frequency clock for an electronic system and method therefor
US6429704B1 (en) * 1999-09-28 2002-08-06 International Business Machines Corporation Power consumption reduction method, power consumption reduction circuit, control circuit, and hard disk drive apparatus
CN1722062A (zh) * 2004-06-29 2006-01-18 三星电子株式会社 产生时钟信号的集成电路和方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63200220A (ja) * 1987-02-14 1988-08-18 Sharp Corp 電子機器の動作速度切換方式
FR2699755B1 (fr) 1992-12-22 1995-03-10 Sgs Thomson Microelectronics Circuit de démarrage et de sécurité contre les coupures d'alimentation, pour circuit intégré.
JPH1139868A (ja) * 1997-07-18 1999-02-12 Matsushita Electric Ind Co Ltd 半導体集積回路システム、半導体集積回路、及び半導体集積回路システムの駆動方法
JP2002202829A (ja) * 2000-12-28 2002-07-19 Fujitsu Ltd マイクロコンピュータ
JP3942387B2 (ja) * 2001-02-13 2007-07-11 株式会社小糸製作所 放電灯点灯回路
WO2003036722A1 (fr) * 2001-10-26 2003-05-01 Fujitsu Limited Circuit integre a semi-conducteur, dispositif electronique dans lequel ce circuit integre est incorpore et procede d'economie d'energie
US7225349B2 (en) 2003-07-25 2007-05-29 Intel Corporation Power supply voltage droop compensated clock modulation for microprocessors
DE10354215B4 (de) 2003-11-20 2010-02-25 Infineon Technologies Ag Taktregulierungsvorrichtung sowie Schaltungsanordnung
US7038506B2 (en) 2004-03-23 2006-05-02 Stmicroelectronics Pvt. Ltd. Automatic selection of an on-chip ancillary internal clock generator upon resetting a digital system
JP4504108B2 (ja) 2004-06-15 2010-07-14 富士通セミコンダクター株式会社 リセット回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6061803A (en) * 1993-11-15 2000-05-09 International Microcircuits, Inc. Variable frequency clock for an electronic system and method therefor
US6026498A (en) * 1994-08-10 2000-02-15 Fujitsu Limited Clock signal generator circuit using a logical result of an output of a computer and a source clock to generate plurality of clock signals
US6429704B1 (en) * 1999-09-28 2002-08-06 International Business Machines Corporation Power consumption reduction method, power consumption reduction circuit, control circuit, and hard disk drive apparatus
CN1722062A (zh) * 2004-06-29 2006-01-18 三星电子株式会社 产生时钟信号的集成电路和方法

Also Published As

Publication number Publication date
US20110115567A1 (en) 2011-05-19
WO2011060248A2 (en) 2011-05-19
CN102640078A (zh) 2012-08-15
KR20120095901A (ko) 2012-08-29
KR101699916B1 (ko) 2017-01-25
EP2499549B1 (en) 2015-04-01
TWI524166B (zh) 2016-03-01
EP2499549A2 (en) 2012-09-19
WO2011060248A4 (en) 2011-10-27
WO2011060248A3 (en) 2011-09-09
JP2013511096A (ja) 2013-03-28
US8775854B2 (en) 2014-07-08
JP5776124B2 (ja) 2015-09-09
TW201135401A (en) 2011-10-16

Similar Documents

Publication Publication Date Title
CN102640078B (zh) 针对电源管理的时钟开启策略
US8338988B2 (en) Adaptation of an active power supply set using an event trigger
CN102687094B (zh) 多电源供电时的处理方法和设备
US7275164B2 (en) System and method for fencing any one of the plurality of voltage islands using a lookup table including AC and DC components for each functional block of the voltage islands
US9377841B2 (en) Adaptively limiting a maximum operating frequency in a multicore processor
CN101714020B (zh) 对处理单元的功率管理
US20140181545A1 (en) Dynamic Balancing Of Power Across A Plurality Of Processor Domains According To Power Policy Control Bias
US20110179299A1 (en) Power Management In A System Having A Processor And A Voltage Converter That Provide A Power Voltage To The Processor
US20130132753A1 (en) Information processing device and method
KR20120061558A (ko) 멀티 칩 패키지 장치 및 그의 동작 방법
US20160321070A1 (en) Arithmetic processing device and method of controlling arithmetic processing device
US10152106B2 (en) Power excursion tolerant power system
EP2972660B1 (en) Controlling power supply unit power consumption during idle state
US10732697B2 (en) Voltage rail coupling sequencing based on upstream voltage rail coupling status
CN106292987B (zh) 一种处理器掉电时序控制系统及方法
CN104798002B (zh) 在处理器中实施功率消耗占空比
US7000133B2 (en) Method and apparatus for controlling power states in a memory device utilizing state information
US9971535B2 (en) Conversion method for reducing power consumption and computing apparatus using the same
US20100066342A1 (en) Control circuit for single chip ic
US20090302889A1 (en) Integrated circuit containing multi-state restore circuitry for restoring state to a power-managed functional block
CN109814700A (zh) 电源管理系统的待机模式控制系统和控制方法
CN114662267A (zh) 管理数据中心内电力的方法和系统
CN113067403A (zh) 一种共享移动电源业务处理方法及装置
CN111176410A (zh) 用于延长电源供应器的保持时间的系统与方法
CN115128333A (zh) 一种SoC设计方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200428

Address after: Singapore City

Patentee after: Marvell Asia Pte. Ltd.

Address before: Ford street, Grand Cayman, Cayman Islands

Patentee before: Kaiwei international Co.

Effective date of registration: 20200428

Address after: Ford street, Grand Cayman, Cayman Islands

Patentee after: Kaiwei international Co.

Address before: Hamilton, Bermuda

Patentee before: Marvell International Ltd.

Effective date of registration: 20200428

Address after: Hamilton, Bermuda

Patentee after: Marvell International Ltd.

Address before: Babado J San Mega Le

Patentee before: MARVELL WORLD TRADE Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150923

Termination date: 20211112

CF01 Termination of patent right due to non-payment of annual fee