JPS63200220A - 電子機器の動作速度切換方式 - Google Patents

電子機器の動作速度切換方式

Info

Publication number
JPS63200220A
JPS63200220A JP62032063A JP3206387A JPS63200220A JP S63200220 A JPS63200220 A JP S63200220A JP 62032063 A JP62032063 A JP 62032063A JP 3206387 A JP3206387 A JP 3206387A JP S63200220 A JPS63200220 A JP S63200220A
Authority
JP
Japan
Prior art keywords
level
clock signal
circuit
power supply
central control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62032063A
Other languages
English (en)
Inventor
Isamu Haneda
勇 羽田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP62032063A priority Critical patent/JPS63200220A/ja
Publication of JPS63200220A publication Critical patent/JPS63200220A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)
  • Calculators And Similar Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子機器の動作速度切換方式に関し、さらに
詳しくは、たとえば小形コンピュータなどの電子は器に
おいて電源電圧が低下するなどしてその動作速度を調整
する必要がある場合などに好適に用いられる電子機器の
動作速度切換方式に関する。
従来技術 小形コンピュータなどの電子機器を構成する回路素子に
は、たとえばM OS  (M etal  Oxid
eS emicon’ductor)形LSIなどが用
いられる。一般に、MO8形LSIなどによって実現さ
れる回路素子は供給電圧と動作電圧は比例関係にあり、
これら回路素子への供給電圧が低下すると、同じ速度で
動作しないものがある。たとえば小形コンピュータの電
源電圧が一定レベル以下に低下すると、小形コンピュー
タを構成する複数の回路素子のうち動作速度が低下して
正常に作動しないものがある。
発明が解決すべき問題点 したがって、たとえば正常な動作速度を有する中央制御
部などの回路素子から動作速度が低下した回路素子に対
してアクセスすると、これら2つの回路素子の動作速度
が一致しないので、アクセス動作が安定した状態で実現
されない、このようにして小形コンピュータなどの電子
機器においては、電源電圧が一定レベル以下になると、
システム全体を安定して動作させることができない場合
がある。
本発明の目的は、前述の同居点を解決して、供給電圧が
低下してもシステム全体を安定に動作させることができ
る電子機器の動作速度切換方式を提供することである。
問題点を解決するための手段 本発明は、電源部によって電力付勢され、入力されたク
ロック信号の周波数に対応する速度で動作する電子機器
と、 上記電源部の電圧レベルを検出するレベル検出手段と、 第1クロック信号を上記電子機器に出力する第1クロッ
ク信号発生手段と、 第1クロフク信号の周波数と異なる周波数を有する第2
クロック信号を上記電子機器lこ出力する第2クロック
信号発生手段と、 レベル検出手段によって検出された電源部の電圧レベル
が一定レベル以上であれば、第1クロック信号を選択し
、一定レベル未満であれば第2クロック信号を選択して
上記電子機器lこ与えるスイッチング手段とを含むこと
を特徴とする電子機器の動作速度切換方式である。
作  用 本発明に従う電子は器の動作速度切換方式においては、
電源部の電圧レベルがレベル検出手段に上って常時検出
されて、この電圧レベルが一定レベル以上であれば、第
1クロック信号発生手段から出力される第1クロック信
号をスイッチング手段によって選択して電子機器に与え
、一方、上記電圧レベルが一定レベル未満であれば、第
2クロック信号から出力される第2クロック信号をスイ
ッチング手段によって選択して電子機器に与えるように
した。
また、当該電子機器は入力されたクロック信号の周波数
に対応する速度で動作するので、スイッチング手段によ
って上記第1および第2クロック信号が選択的に入力さ
れると、当該電子機器においてはこれら2つのクロック
信号が有する周波数に対応した2つの動作速度が選択さ
れる。
このように本発明に従う電子は器においでは、電源部の
電圧レベルが一定レベル以上か未満かによって、異なる
2つの動作速度を選択的に設定することができる。した
がって、電″fi部の電圧レベルが一定レベル未満にな
ると、該電子1f19.n全体の動作速度を所望の程度
に低下するように設定すれば、上記電圧レベルの低下に
拘わらず、該電子機器を安定に動作させることが可能で
ある。
実施例 FA1図は、本発明の一実施例である小形コンピュータ
1の電気的構成を示すブロック図である。小形コンピュ
ータ1は、中央制御H部2、電源回路3、たとえば液晶
表示素子などによって実現される表示部4およびキーボ
ード5などを含み、上記表示部4およびキーボード5は
、それぞれ表示用バッフy6およ1入出力回路7を介し
て中央制御部2に接続されるシステムバスノ1に接続さ
れる。入出力回路7はキーボード5のキースキャンを行
なう機能を有するとともに、システムバスノ1からのデ
ータが順次記憶されるバッファなどを含む。
また、このシステムパス!1には、たとえばリードオン
リメモリ(ROM )などによって実現される固定ノモ
リ8およびたとえばランダムアクセスメモリ(RA M
 )などによって実現される随時メモリ9が接続されて
おり、上記固定メモリ8には中火制御部2の動作を制御
するプログラムが格納されており、また随時メモリ9は
中央制御部2のワークエリアとして用いられるとともに
、捏作者が作成したプログラムあるいはプログラム実行
中に使用されるデータなどが記憶されるエリアも含まれ
る。
後述される@、能を有するレベル検出部11は、前記電
源回路3からの電源ライン17によって電力付勢され、
後述される割込み信号が出力される割込みライン!4を
介して中央制御部2に接続される一方、このレベル検出
部11から中央制御部2に対して出力されるデータは、
ライン!5を介してシステムパスノ1に与えられる。ま
た中央制御g2には、クロック信号発生回路10が出力
用ラインノ2および入力用ラインノ3を介して接続され
る。これら中央制御部2、表示部4およびキーボード5
などの回路素子は、電源回路3からの電源ライン!6に
よってすべて電力付勢される。
第2図はレベル検出?!l5IIの電気的梼戊を示すブ
ロック図である。レベル検出部11は、処理部12、定
電圧発生部13、バッフT14および7リツプ70ツブ
15などから補機される。処理部12には、電源回路3
によって電力付勢される電源ラインノアおよびこの電源
ラインノアの電圧レベルが2つの抵抗R1,R’2によ
って分圧された電圧レベルを有する電源検出ライン18
が接続されるとともに、同じくこの電源ライン!7から
定電圧発生i13を介して定電圧出カライン19が接続
される。
処理部12は、たとえば制御回路、固定メモリおよび随
時メモリなどを有、する1チツプマイクロコンピユータ
などによって実現され、中央制御部2から所定のコマン
ドが伝送されない限り、前記電源検出ラインノ8からの
出力レベルを一定時間毎にアナログ/デフタル変換を行
なう機能を有する。また、この処理部12は上記定電圧
出カライン!9によって電力付勢され、定電圧出力ライ
ンノ9は何らかの異常により電源ラインノアの電圧が降
下しても常に一定のレベルを有する電圧が出力される。
また、処理部12は前記ラインノ4を介して中央制御部
2に対して割込み信号11を与えて割込みをかけること
ができる一方、処理部12において中央制御部2に対し
て伝送すべきデータがあるときには、伝送ライン710
を介して伝送すべきデータをバッファ14に一時記憶さ
せる。このデータを中央制御部2が読取る際には、呼出
し信号CLをバッファ14に与える。これによってバッ
ファ14のデートが開かれ、上記データはシステムパス
!1を介して中央制御部2に伝送される。
一方、中央制御部2から処理部12にデータを伝送する
場合には、中央制御部2から前記7リツプ70ツブ15
に伝送すべ島データが伝送される。
このデータは7リツプ70ツブ15に一時記憶され、書
込み制御信号WRが与えると、処理部12に伝送される
。なお、上記書込み制御信号WRは、7リツプ70ツブ
15に与えられる一方、割込みライン!12を介して処
理部12に与えられる。
また、処理部12からは、中央制御部2から出力される
コマンドを受信したかどうかを中央制御部2に知らせる
コマンド受信信号CMがコマンド受信ライン、/13を
介して中央制御g2に出力される。このコマンド受信信
号CMは、たとえば前記入出力回路7に設けられるバッ
フ7に一時記憶される。中央制御部2は、これを読取る
ことによって、前述したコマンドの受信に関する情報を
得ることができる。
次に、電源回路3の電圧レベルが一定レベル未満になっ
た場合におけるレベル検出部11の動作について説明す
る。
前述したように、処理部12は電源電圧検出ライン!8
の出力レベルを一定時間毎に検、出しており、電源ライ
ン!7の電圧レベルが予め定められたレベル未満になる
と、この電圧レベルにU応する電源電圧検出ライン!8
の電圧レベル(以下、動作レベルL1と称する)未満に
なったことが検知され、これによって処理部12は中央
制御?IS2に対して、これを知らせるために割込み信
号■1を出力する。
この割込み信号工1を受けた中央制御部2は、処理部1
2が割込みをかけた要因を尋ねるコマンドを7リツプ7
0ツブ15に書込み、書込み制御信号WRを7リツプ7
0ツブ15に与える一方、該割込みラインノ12を介し
て処理部12に与え。
る。これによって処理部12は割込みががけられ、コマ
ンド受信ラインノ13をト■レベルにして上記コマンド
を受取ったことを中央制御部2に知らせる、このように
して、処理部12は中央制御部2が割込みをかけられた
理由を尋ねていると解釈することができる。
そこで処理部12は、電源電圧が一定レベル未満になっ
たことを知らせるレベル検出信号りをバッファ14に書
込むとともに、これを中央制御部2に知らせるために前
記割込み信号11をHレベルにする。
また同時に処理部12は、レベル検出信号りをバッファ
14に出力するという上記中央制御部2からのコマンド
の実行を終了したので、これを中央制御部2に知らせる
ためにコマンド受信ライン113をLレベルにする。こ
れによって中央制御部2は上記コマンドが処理部12に
おいて実行終了されたと判断し、バッファ14に呼出し
信号CLを与えてバッファ14に書込まれたレベル検出
信号りを読出す。このようにして中央制御部2は、電源
回路3の電圧レベルが一定レベル未満になったことを認
知することができる。
第3図はクロック信号発生回路10の電気的構成を示す
ブロック図である。クロック信号発生回路10は、Pt
5lクロック信号発生手段である発振器本体17、発振
器本体17から出力される基準クロック信号を1/2に
分周する第2クロック信号発生手段である分周回路18
、発振器本体17からの出力と分周回路18からの出力
とを選択的に出力するスイッチング手段19およびたと
えばラッチ回路などによって実現される制御部20など
から構成される。
スイッチング手段19は、2つのAND回路21.22
、インバータ23およびOR回路24から構成され、制
御部20からの出力はAND回路21の一方端子に与え
られる一方、インバータ23を介してAND回路22の
一方端子に入力される。発振器本体17から出力される
基準クロック信号CKIは分周回路18に与えられる一
力、前記AND回路21の他方端子に入力され、分周回
路18によって1/2に分周されたクロック信号CK2
はAND回路22の他方端子に入力される。
これら2つのAN[)回路21.22の出力はともにO
R回路24に入力され、このOR回路24の出力が中央
制御部2の動作速度を規定する基準クロックとして中央
制御部2に与えられる。
1!源回路3の1!*電圧が正常なレベルにあるときに
は、中央制御部2からはHレベルの制御信号Pが上記制
御部20に与えられる。制御部20は上記制御信号Pが
Lレベルとならない限り、あるいは後述されるリセット
信号が入力されない限り、この14レベルの制御信号を
保持し続けて同じくHレベルの制御信号Qを出力する。
これによってAND回路21の一方端子にはHレベルの
制御信号が入力され、A N D回路22の一方端子に
はインバータ23を介してLレベルの制御信号が与えら
れる。したがって発振器本体17からの出力である基準
クロック信号CKIがOR回路24から出力され、これ
がライン73を介して中央制御部2に与えられる。
一方、電源回路3の電圧レベルが一定レベル以下に低下
すると、すなわち電源電圧検出ライン18の電圧レベル
が動作レベルL1未満になると、前述したように中央制
御部2がこれを検知して、上記制御部20にLレベルの
制御信号Qを出力する。これによって、AND回路21
の一方端子の入力がLレベルとなり、A N D回路2
2の一方端子の入力が■]レベルとなる。したがって、
OR回路24からは、分周回路18の出力である1/2
分周された基準クロック信号CK2が出力されて中央制
御部2に与えられる。
このようにして電源電圧検出ラインノ8の電圧レベルが
勤1ヤレベルL1未満になると、中央制御部2に与えら
れる基準クロック信号が1/2分周されてシステム全体
の動作速度が1/2となる。
したがって、電rA電圧が低下して一定レベル未満にな
っても中央制御部2内に使用される回路素子に規格上の
余裕ができ、システム全体の動作を安定させる二とが可
能となる。なお、中央制御部2が電源電圧が低下したこ
とを検知すると、これを操作者に認知させるためにたと
えば発光グイオードなどによって実現される表示体を点
灯させるようにしてもよい。
次に電源電圧が正常なレベルに戻った場合の動作につい
て説明する。
電源電圧検出ラインノ8の電圧レベルが動作レベル上1
未満にある状態から上記動作レベルL1より高く設定さ
れた復帰レベルL2に復帰すると、処理部12がこれを
検知して中央制御部2に割込みをかける。そこで、中央
制御部2は、電rA?!!圧検出うインノ8の電圧レベ
ルが動作レベル上1未満になった状態に行なう前述した
動作と同様な動作を行なって、電源電圧が正常な状態に
復帰したことを認知する。
そこで中央制御部2は、クロック信号発生回路10の制
御部20を制御して、正常な基準クロック信号CKIを
選択する。このようにして電源電圧が正常なレベルに戻
った場合には、中央制御部2は基準クロック信号を元に
戻して、1/2分周された基準クロックCK2が出力さ
れている旨を示す前記表示体を消灯させる。
なお、上記復帰レベルL2を動作レベルL1よりも高く
設定するのは、以下の理由による。ナなわち、たとえば
?1m源電圧検出ライう!8の電圧レベルが復帰レベル
ト2以上の正常なレベルから動作レベル上1未満に低下
したときには、処理部12は復帰レベルL2を検知した
後に動作レベルL1を検知することになり、これによっ
て電源電圧が低下したことを認知することが可能となる
一方、上記電圧レベルが動作レベル上1未満の状態から
復帰レベルL2の正常な状態に復帰したときには、処理
部12は動作レベルL1を検知し  □た後に復帰レベ
ルL2を検知することになり、これによって処理部12
は電源電圧が正常な状態に復帰したことを認知すること
ができる。このようにして動作レベルL1よりも高い復
帰レベルL2を設定することによって、ヒステリシスを
もたせ、処理部12が電源電圧の変化を迷うことなく読
取ることができるからである。
また、この小形コンピュータ1の電源投入時には、中央
制御部2は、最初に制御部2oを制御して、172分周
されたクロックイボ号CK2を選択し、この後に、処理
部12に対して電源電圧検出ラインJ!8の電圧レベル
を尋ねるコマンドを出力して、電圧レベルに関する情報
を得る。
これによって、中央制御部2は上記電圧レベルに関して
以下のようなt、++断を行なう。すなわち、上記電圧
レベルが復帰レベルト2以上にあるときは正常なレベル
と判断し、復帰レベルト2未満にあるときはすべて動作
レベル上1未満であると判断し、この情報を初期条件と
してこれ以降電源電圧に変動がない限りこの情報を保持
する。これによってたとえば正常と判断されると、中央
制御部2は正常な基準クロック信号CKIを選択し、動
作レベル上1未満であると判断されると、上記1/2分
周された基準クロック信号CK2の出力を続行させる。
このように電源投入時における2つの基亭クロック信号
の選択基準を復帰レベルL2に設定したのは以下の理由
による。すなわち、たとえば電源投入時における電源電
圧検出ライン!8の電圧レベルが動作レベルL1と復帰
レベルL2との間にあり、その後何らかの方法によって
復帰レベルト2以上になったとすると、中央制御部2は
動作レベルL1を検出した後に復帰レベルL2を検出す
ることになり、これによって基準クロック信号を正規な
基準クロック信号CKIに選択することができるが、仮
に電源投入時における上記設定条件を付加しなければ、
このような場合には正常なレベルに復帰したにもががわ
らず、1/2分周された基準クロック信号CK2が出力
され続けることになるからである。
なお、中央制御部2およびクロック信号発生回路10に
は、正常に動作する電圧レベルに一定の許容範囲を持た
せてあり、電源電圧が上記動作レベルL1に対応するレ
ベル以下に低下しても正常に動作するものとする。
このようにして本実施例に従う小形コンピュータ1にお
いては、電源電圧が低下して一定レベル未満になると、
これを自動的に検知して中央制御部2の動作速度を遅く
することができる。これによって該小形コンピュータ1
を安定に作動させるとともに、低消費電力にてシステム
全体を艮時間駆動させることが可能となる。なお、本実
施例においては、第2クロック信号発生手段として1/
2分周回路を用いたが、その他の分周周期を有する分周
回路を用いるようにしてもよい。
効  果 以上のように本発明に従う電気機器の動作速度切換方式
においては、電源部の電圧レベルが低下して正常なレベ
ルから一定レベル未満になると、該電子機器の動作速度
を予め設定された異なる動作速度に切換えることができ
るので、上記電圧レベルの低下ら拘わらず、該電子機器
を安定に動作させることが可能となる。
【図面の簡単な説明】
第1図は本発明の一実施例である小形コンピュータ1の
電気的構成を示すブロック図、第2図はレベルの検出部
11の電気的構成を示すブロック図、第3図はクロック
信号発生回路10の電気的構成を示すブロック図である

Claims (1)

  1. 【特許請求の範囲】 電源部によって電力付勢され、入力されたクロック信号
    の周波数に対応する速度で動作する電子機器と、 上記電源部の電圧レベルを検出するレベル検出手段と、 第1クロック信号を上記電子機器に出力する第1クロッ
    ク信号発生手段と、 第1クロック信号の周波数と異なる周波数を有する第2
    クロック信号を上記電子機器に出力する第2クロック信
    号発生手段と、 レベル検出手段によって検出された電源部の電圧レベル
    が一定レベル以上であれば、第1クロック信号を選択し
    、一定レベル未満であれば第2クロック信号を選択して
    上記電子機器に与えるスイッチング手段とを含むことを
    特徴とする電子機器の動作速度切換方式。
JP62032063A 1987-02-14 1987-02-14 電子機器の動作速度切換方式 Pending JPS63200220A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62032063A JPS63200220A (ja) 1987-02-14 1987-02-14 電子機器の動作速度切換方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62032063A JPS63200220A (ja) 1987-02-14 1987-02-14 電子機器の動作速度切換方式

Publications (1)

Publication Number Publication Date
JPS63200220A true JPS63200220A (ja) 1988-08-18

Family

ID=12348423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62032063A Pending JPS63200220A (ja) 1987-02-14 1987-02-14 電子機器の動作速度切換方式

Country Status (1)

Country Link
JP (1) JPS63200220A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0344719A (ja) * 1989-07-07 1991-02-26 Sgs Thomson Microelectron Sa 可変周波数クロックを備える集積回路
JPH0496810A (ja) * 1990-08-13 1992-03-30 Matsushita Electric Ind Co Ltd 情報端末装置
JP2013511096A (ja) * 2009-11-13 2013-03-28 マーベル ワールド トレード リミテッド 電力管理においてクロックを起動させる戦略法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0344719A (ja) * 1989-07-07 1991-02-26 Sgs Thomson Microelectron Sa 可変周波数クロックを備える集積回路
JPH0496810A (ja) * 1990-08-13 1992-03-30 Matsushita Electric Ind Co Ltd 情報端末装置
JP2013511096A (ja) * 2009-11-13 2013-03-28 マーベル ワールド トレード リミテッド 電力管理においてクロックを起動させる戦略法

Similar Documents

Publication Publication Date Title
JP2002351737A (ja) 半導体記憶装置
EP0173967B1 (en) Microprogram load unit
TW403880B (en) Relocatable code storage in an integrated circuit with an embedded microcontroller
JPS63200220A (ja) 電子機器の動作速度切換方式
JPH11202968A (ja) マイクロコンピュータ
US7007181B2 (en) Microcontroller
JPH0944467A (ja) マイクロコンピュータ
US5590303A (en) Memory designation control device
JPH0786787B2 (ja) マイクロコンピュータ
JPS61285521A (ja) 低消費電力形コンピユ−タ装置
JP3466755B2 (ja) 電子機器
JPH0844622A (ja) 情報処理装置
JP3009236B2 (ja) デバイスの活性保守方式
JPH07191905A (ja) 情報処理装置
JP3131918B2 (ja) メモリ装置
JPH026996A (ja) 表示装置
JPH01243164A (ja) Eprom内蔵シングルチップマイクロコンピュータ
JPS63198110A (ja) 電子機器の動作速度制御方式
JP2647962B2 (ja) 表示制御装置
JPS61105935A (ja) 信号制御盤制御方式
JP2767794B2 (ja) マイクロコンピュータ
JPH10307651A (ja) プロセッサ電源制御装置
JPH11353170A (ja) フラッシュメモリ制御装置およびフラッシュメモリ制御装置のメモリアクセス方法
JPH0675610A (ja) プログラマブルコントローラの表示装置
JPS59218545A (ja) ワ−クステ−シヨン装置の画面切換装置