JPH026996A - 表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、文字などのキャラクタの表示に用いられる表
示装置に関する。

従来の技術 液晶、プラズマ、Ｌ　Ｅ　Ｄ　（Ｌｉｇｈｔ　Ｅｍｉｔ
ｔｉｎｇＤｉｏｄｅ）などを用いた表示装置では、文字
などのキャラクタを各キャラクタごとにフォントデータ
としてメモリにストアしておき、それらのキャラクタデ
ータをメモリから選択的に読出すことによって所望のキ
ャラクタを表示するようにしたものが周知である。この
ようにキャラクタを表示する表示装置の場合、従来はデ
ータ用ＲＯＭ　（ＲｅａｄＯｎｌｙ　Ｍｅｍｏｒｙ、通
常はキャラクタジェネレータと称される）にストアされ
た標準のキャラクタデータをそのまま読出して１文字な
どのキャラクタを表示していたため−、標準的な字形な
どしが表示できなかった。

このような欠点を改善するために、近年においてはデー
タ用ＲＯＭにストアされた標準のキャラクタデータを読
出したあと、そのデータに修正を施して元の標準的な文
字を大文字、斜め文字あるいは影付き文字などに変更し
て個性的なキャラクタを表示できるようにした表示装置
も開発されている。

第７図は、キャラクタ修正機能を有する従来の表示装置
の概略の構成を示すブロック図である。

第７図において、データ用ＲＯＭ　１は複数のキャラク
タデータがストアされているメモリであり、またデータ
用ＲＡ　Ｍ　＜　Ｒａｎｄｏ−＾ｃｃｅｓｓ　Ｎｅ＋ｍ
ｏｒｙ）　２は、データ用ＲＯＭＩから読出されたキャ
ラクタデータを修正などのために一時的にストアし、ま
た修正後のキャラクタデータをストアしておくためのメ
モリである。データ用ＲＡＭ２の記憶領域は、データ用
ＲＯＭ　１から読出されたキャラクタデータの９ｇ正正
後キャラクタデータを保存するデータ領域と、データ用
ＲＯＭＩのキャラクタデータを読出して一時的に記憶し
、修正作業などを行うワーク領域とを含む、データ領域
またはワーク領域にストアされているキャラクタデータ
に応じたキャラクタフォントが、表示部３で表示される
。

ＣＰ　Ｕ　（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　
Ｌｌｎｉｔ）４は、データ用ＲＯＭ　１にストアされて
いるキャラクタデータを、選択的にデータ用ＲＡＭ２の
ワーク領域に読出す機能や、ワーク領域に読出されたキ
ャラクタデータを所望の形状に修正する機能や、修正さ
れたキャラクタデータをデータ用ＲＡＭ２のデータ領域
に書込む機能などを有する中央処理装置である。ＣＰＵ
４の上記した各機能は、入力手段であるキーボード５か
ら与えられる指令と、プログラムＲＯＭ６にストアされ
ているプログラムに基づいて働く。

上記した表示装置は以下の手順によって動作する。

キーボード５から所定のキャラクタを修正すべき旨の指
令が入力されると、ＣＰＵ４はデータ用ＲＯＭ　１から
指定されたキャラクタデータを読出し、データ用ＲＡＭ
２のワーク領域にストアし、同時にそのキャラクタデー
タを表示部３へも出力する０表示部３では、そのキャラ
クタデータを受けて、それに応じたキャラクタを表示す
る０表示部３に表示されているキャラクタを見ながらそ
のキャラクタの修正指令がキーボード５から与えられる
のに応じて、ＣＰＵ４はデータ用ＲＡＭ２のワーク領域
にストアされているキャラクタデータの修正を行う。

この修正処理に伴って、表示部３に表示されているキャ
ラクタも修正される。修正処理が終了すると、キーボー
ド５から入力される指令に基づき、ＣＰＵ４は修正した
キャラクタデータにファイル名などをｆすけてこれをデ
ータ用ＲＡＭ２のデータ領域にストアする。以後、この
修正済みキャラクタを表示する場自は、上記したファイ
ル名を入力して同ＲＡＭ２のデータＷＩ域からワーク領
域へ所望の修正済みキャラクタデータを呼出すことによ
って表示が行われる。

発明が解決しようとする課題 上記した従来の表示装置では、データ用ＲＡＭ２のワー
ク領域で修正処理したキャラクタデータごとにファイル
名を付けて、データ用ＲＡＭ２のデータ領域にストアし
ている。その修正済みキャラクタを表示する場合には、
そのキャラクタに対応するキャラクタデータを、それぞ
れファイル名を入力してデータ用ＲＡＭ２のデータ領域
からワーク領域に呼出さなければならないので、データ
用ＲＯＭ　１にストアされている全キャラクタデータに
−）いて修正するような場きには、それらのキャラクタ
データを修正するたびにファイル名を付け、また表示の
さいにそのファイル名でそれぞれ呼出すことになり、操
ｔｒ−が非常に複雑になるという問題点があった。

したがって、本発明の目的は、キャラクタデータの修正
・保存および修正済みキャラクタデータの叶出し操ｆ％
を簡単に行うことができ、操ｆｔ性が格段に向−Ｌされ
た表示装置を提供することである。

課題を解決するための手段 本発明は、複数のキャラクタデータがストアされている
第１記憶手段と、 少なくとも第１記憶手段以上の記憶容量を有し、第１記
憶手段のキャラクタデータが書込み／読出し自在に記憶
される第２記憶手段と、 第１記憶手段の各キャラクタデータを、第１記憶−１段
におけるアドレスと対応するアドレスで第２記憶手段に
転送し記憶させる転送手段と、キャラクタデータを読出
す対象を第１記憶手段と第２記憶手段との間で選択的に
切換える選択手段とを含むことを特徴とする表示装置で
ある。

（ヤ用 本発明に６Ｙえば、転送手段によって、第１記憶手段に
ストアされている全キャラクタデータが、第１記憶手段
におけるアドレスに対応するアドレスて゛第２記憶手段
に転送されストアされる。したがって、表示に必要なキ
ャラクタデータを第１記憶「段から直接読出す場会と同
じ操作で、第２記憶ｐ段から表示に必要なキャラクタデ
ータが読出さ！しる。一方、修正されたキャラクタデー
タは第２記憶手段の元のアドレスにストアされることに
よ−）で保存される。したがって、修正されているか否
かに関（系なく、第２記憶手段にストアされているすべ
てのキャラクタデータは、個々に特殊な呼出し操作を行
う必要がなく、簡単な操ｆ１１：で呼び出され表示され
る。また、キャラクタデータの涜出しの対策を切り替え
る指令を選択手段に与えることによって、表・示に必要
なキャラクタデータを第１記憶手段および第２記憶手段
のいずれからも読出して表示することができる。

実施例 第１図は本発明の一実施例である表示装置の機略の構成
を示すブロック図であり、第２図はその表示装置のより
具体的な構成を示すブロック図である。第１図および第
２図において、第１記憶手段であるデータ用ＲＯＭＩＩ
は複数のキャラクタデータがストアされている通常キャ
ラクタジェネレータと称されるメモリであり、また第２
記憶手段であるデータ用ＲＡＭ　１２はデータ用ＲＯＭ
　１１から読出されたキャラクタデータを後述するよう
にストアしておくためのメモリである０表示手段である
表示部１３はたとえばプラズマ表示装置からなり、キャ
ラクタデータに応じたキャラクタを表示する機能を持つ
。

第３図は上記したデータ用ＲＡＭ　１２の記憶領域を示
す図である。この記憶領域はデータ用ＲＯＭ１ｌにスト
アされている全キャラクタデータをストアすることので
きるデータ領域１２ａと、このデータ領域１２ａから読
出されたキャラクタデータを一時的にストアし、表示す
るためのワーク領域１２ｂとを含む０表示部１３の画面
がＮＸＭ個のキャラクタを表示できるものとすると、デ
ータ領域１２ａには、少なくともＮＸＭ個のキャラクタ
に相当するキャラクタデータ以上のデータをストアする
ことのできる容量が与えられている。

第１図および第２図において、転送手段である転送部１
４はデータ用ＲＯＭＩＩから全キャラクタデータを読出
し、データ用ＲＡＭ１２のデータ領域１２ａに転送する
機能を持つ、ＣＰＵ１５は、データ用ＲＡＭ１２のデー
タ領域１２ａに転送されストアされているキャラクタデ
ータを選択的にデータ用ＲＡＭ］、２のワーク領域１２
ｂに読出す機能や、そのワーク領域１２ｂに読出された
キャラクタデータを修正する機能や、修正されたキャラ
クタデータをデータ用ＲＡＭ　１２のデータ領域１２ａ
の元のアドレスに書込む機能などを有する中央処理装置
である。このＣＰＵ１５には、上記した各機能の動ｆヤ
手順についてのプログラムがストアされているプログラ
ムＲＯＭ１６と、上記した各機能を働かせるための指令
を入力する入力部１７とが接続されている。この入力部
１７は例えばキーボードによって構成されている。

第２図において、選択手段であるキャラクタデータ選択
回路１８は、表示に直接使用するキャラクタデータをデ
ータ用ＲＯＭＩＩから読み出すか、データ用ＲＡＭ　１
２のデータ領域１２ａから読み出すかを決めるための回
路である。この選択回路１８は、選択指令を与えるため
のスイッチ１つと、ＮＡＮＤゲート２０．２１と、反転
回路２２となどによって構成されている。

上記スイッチ１９の一方の端子は接地され、他方の端子
は電源Ｖ　ｃｃに接続され、さらにその他方の端子はＮ
ＡＮＤゲート２０の一方の反転入力端子と反転回路２２
の入力端子とに接続され、反転回路２２の出力端子はＮ
ＡＮＤゲート２１の一方の反転入力端子に接続されてい
る。また、ＣＰＵ１５から送り出されるアドレスデータ
のたとえば最下位ビットを復号変換するデコーダ２３の
出力端子が、上記したそれぞれのＮＡＮＤゲート２０゜
２１の他方の反転入力端子に接続され、ＮＡＮＤゲート
２０の出力端子はＮＯＲゲート２４の一方の反転入力端
子に接続されている。そのＮＯＲゲート２４の出力端子
は、データ用ＲＯＭ１１のチップセレクト端子Ｃ８に接
続されている。ＮＡＮＤゲート２１の出力端子は、セレ
クタ２５のチップセレクト端子Ｃ８に接続されている。

上記転送部１４は、第２図に示すように転送動作を指令
するためのスイッチ２６と、転送のさいにデータ用ＲＯ
ＭＩＩおよびデータ用ＲＡＭ１２にアドレス信号を与え
るカウンタ２７と、このカウンタ２７の動ｆヤの基本と
なるクロック信号を発生する発ｆｌａ　２ｉｉ　２８な
どによって構成されている。

上記スイッチ２６の一方の端子は接地され、他方の端子
は電源Ｖｃｃに接続され、さらにその他方の端子はカウ
ンタ２７のリセット端子Ｒと、上記したＮＯＲゲート２
４の他方の反転入力端子と、セレクタ２５　２９　３０
のセレクト端子ＳＥＬにそれぞれ接続されている。

一方のセレクタ３０はＣＰＵ１５から送られてくるアド
レスデータと転送部１４から送られてくるアドレスデー
タとをセレクト端子ＳＥＬのレベルに従って適宜選択し
てデータ用ＲＡＭ１２に入力する。他方のセレクタ２５
は、ＣＰＵ１５から送られてくるチップセレクト信号Ｃ
８、ライト信号（書込みを可能にする信号）ＷＲ、リー
ド信号（読出しを可能にする信号）ＲＤと、転送部１４
のナツプセレクト信号Ｃ８、ライト信号ＷＲ、リード信
号ＲＤとを適宜選択して、データ用ＲＡＭ１２のチップ
セレクト端子Ｃ８、ライト端子ＷＲ、リード端子ＲＤに
入力する。またセレクタ２９はＣＰＵ１５から送られて
くるアドレスデータと転送部１４から送られてくるアド
レス信号とを適宜選択してデータ用ＲＯＭＩＩに入力す
る。

セレクタ２５において、転送部１４ｆｆｌｌのチップセ
レクト信号Ｃ８の入力端子Ｃ８は接地され、リード信号
ＲＤを受入れる入力端子ＲＤは電源ＶｃＣに接続されて
いる。すなわち、転送部１４（ＩＩのチップセレクト信
号Ｃ８として、常時ローレベルの信号が与えられる一方
、リード信号ＲＤとじてはハイレベルの信号が与えられ
ていて、転送部１４からはデータ用ＲＡＭ１２に対して
データの読出しを行わない構成とされている。

また、転送部１４の一部構成要素となるカウンタ２７は
、たとえば複数ビットの２進カウンタからなり、その最
下位ビットの出力信号Ｄ１を反転回路３１で反転した信
号Ｄ１が、セレクタ２５のライト信号入力端子ＷＲに与
えられる一方、Ｎ。

Ｒゲート３２の一方の反転入力端子にも与えられる。Ｎ
ＯＲゲート３２に入力された信号Ｄ１はデータ用ＲＯＭ
ＩＩのアウトプットイネーブル端子ＯＥにアウトプット
イネーブル信号として与えられる。ＣＰＵ１５からセレ
クタ２５に送られるリード信号は、同時に上記したＮＯ
Ｒゲート３２の他方の反転入力端子にも与えられる。こ
の信号もデータ用ＲＯＭ１１のアウトプットイネーブル
端子ＯＥにアウトプットイネーブル信号として与えられ
る。

第４図は上記した表示装置の動作を示すタイミング・チ
ャートであり、第５図はその動作手順を示すフロー図で
ある。このタイミング・チャートとフロー図を参照して
、以下にその動作を説明する。

先ず、転送部１４のスイッチ２６をオンにする（ステッ
プｓ１）、これによって、カウンタ２７のリセット端子
Ｒに入力される信号は、それまでのハイレベルからロー
レベルに反転して、カウンタ２７がカウントアツプを開
始する。またデータ用ＲＯＭ　１１のチップセレクト端
子Ｃ８にはローレベルのイネーブル信号が入力され、さ
らにセレクタ２５　２９．３０のセレクト端子５ＥＩ−
にはローレベルのセレノ１へ信号が入力されて、セレク
タ２つではＡｌ１１つまりＣＰＵ　ｌ　５側からのアド
レスデータ信号を選択して、データ用ＲＯＭＩＩに入力
する状態から、Ｂ側つまり転送部１４側からのアドレス
データを選択してデータ用ＲＯＭ１１に入力する状態に
切り替わる一方、セレクタ２５゜３０では、Ａ　ｆｉｌ
からの信号を選択してデータ用ＲＡＭ１２に入力する状
態から、Ｂｆｆ！ｌからの信号をｉ！！訳してデータ用
ＲＡＭ　１２に入力する状態に切り替わる（ステップＳ
２）。

カウントアツプ動作を開始したカウンタ２７では、その
最下位ビットの出力信号Ｄ１は、第４［２Ｉ（２）に示
すように発振器２０から与えられるクロック信号に同期
してハイレベル／ローレベルを繰返し、その出力信号Ｄ
１を反転回路３１で反転した第４図（３）に示す信号Ｄ
１がＮＯＲゲート３２を介してデータ用ＲＯＭ１１のア
ウトプットイオ・−プル端子ＯＥおよびセレクタ２５の
ライト入力端子ＷＲにそれぞれ入力される。

また、第４図（４）に示すようにカウンタ２７の次位の
ビットの出力信号Ｄ２は、最下位ビットの出力信号Ｄ１
を２分周した波形となり、さらにその１ビツト上位の出
力信号Ｄ３は出力信号Ｄ２を２分周した波形となり、さ
らにその１ビット上位の出力信号Ｄ１１は出力信号Ｄ３
を２分周した波形となって、これらの出力信号Ｄ２〜Ｄ
４がアドレスデータとしてセレクタ２９を経てデータ用
ＲＯＭ１１に与えられ、さらにセレクタ３０を経てデー
タ用ＲＡＭ１２に与えられる（ステップＳ３）。

これによって、データ用ＲＯＭＩＩのキャラクタデータ
のうち、上記アドレスデータによって指定されたアドレ
スにストアされているキャラクタデ・−夕が読出され、
同じく上記アドレス信号によってアドレス指定されたデ
ータ用ＲＡＭ　１２のデータ領域１２ａの対応するアド
レスに、そのキャラクタデータがストアされる〈ステッ
プＳ４）。

以上の動作はカウンタ２７の値が１だけカウントアツプ
されるごとに繰返され、データ用ＲＯＭ１１の全キャラ
クタデータが、データ用ＲＡＭ　１２のデータ領域１２
ａに転送されるまで続けられる（ステップＳ５、ｓ６）
。全キャラクタデータの転送が終了して、転送部１４の
スイッチ２６をオフに切り替えるとくステップＳ７）、
データ用ＲＯＭＩＩのチップセレクト端子Ｃ８に入力さ
れる信号はハイレベルに切り替わって、データ用ＲＯＭ
１．１の動作が停止する。セレクタ２５，２９゜３０の
セレクト端子ＳＥＬに入力されるセレクト信号もローレ
ベルからハイレベルに切り替わって、各セレクタ２５　
２９．３０はＡ１則つまりＣＰＬ１１５側からの信号を
選択してデータ用ＲＡＭ　１２に入力する状態に切り替
えられる（ステップｓ８）。

つぎに、入力部１７から所望のキャラクタデータの呼出
し指令をＣＰ　Ｕ　１５に入力すると（ステップＳ９）
、そのキャラクタデータに対応するアドレスデータが、
ＣＰＵ１５からセレクタ３０を経てデータ用ＲＡ　Ｍ　
１２に与えられる。このとき、キャラクタデータ選択回
路１８におけるスイッチ１つはオフの状態に保たれてお
り、インバータ２２にはハイレベルの信号が入力され、
ＮＡＮＤゲ−１−２１の一方の入力端子にはハイレベル
の信号が人力される。

ＣＦ’　Ｕ　１５から送り出されるアドレス信号の最下
位ビットはデコーダ２３で復帰突ｔＡされる。その出力
が上記ＮＡＮＤゲート２１の他方の反転入力Ｆ４５’ｆ
にハイレベルの信号として入力されるため、ＮＡＮＤゲ
ート２１の出力はローレベルとなり、これがセレクタ２
５を経てデータ用ＲＡＭ１２のチップセレクト端子にチ
ップセレクト信号として与えられ、データ用ＲＡＭ　１
２は動作可能の状態となる。

したがって、データ用ＲＡ　Ｍ　１２のデータ領域１２
ａから、指定されたキャラクタデータが同じデータ用Ｒ
Ａ　Ｍ　１２のワーク領域１２ｂに呼出され、同時にそ
の呼出されたキャラクタデータに応じたキャラクタが表
示部１３に表示される（ステップ５ｌＯ）。

このとき、データ用ＲＡ　Ｍ　１２のデータ領域１２ａ
からのキャラクタデータの呼出しは、そのデータ領域１
２ａに全キャラクタデータがス１ヘアされ、しかもデー
タ用ＲＯＭＩＩにおけるアドレスと同一のアドレスでス
トアされていることから、従来の表示装置においてデー
タ用ＲＯＭから所望のキャラクタデータを選択的に呼出
す動作と全く同様にして行われる。

表示部１３に表示されたキャラクタを参照しながら、入
力部１７から所望の修正指令がｃｐｕ　ｔ５に入力され
ると、ＣＰＵ１５からセレクタ３０を経てデータ用ＲＡ
Ｍ１２に修正データが与えられ、データ用ＲＡＭ１２の
ワーク領域１２ｂに読出されているキャラクタデータが
修正される。それに件−）で、表示部１３に表示されて
いるキャラクタも変化する（ステップ５１１）。

例えば１つのキャラクタが１６Ｘ１６ドツトで表示され
る場合、データ用ＲＡＭ　１２のデータ領域１２１１か
ら標準字形のキャラクタ「１．」に相当するキャラクタ
データが、ワーク領域１２１〕に呼出された状態に即し
て説明する。表示部１３には第６図（１）に示すように
キャラクタ「１」が表示される。このキャラクタデータ
を太字の字形のキャラクタ「慕」に相当するキャラクタ
テ“−夕に修正したものとすると、表示部１３に表示さ
れるキャラクタは、第６図（２）に示すように変わる。

修正されたキャラクタデータを、以凌、も使用する場合
には、入力部１７からＣＰＵ１５に対して書込み指令を
与えることによって、ＣＰＵ１５はその修正済みキャラ
クタデータが修正される前にストアされていたデータ用
ＲＡＭ　１２のデータＷｉ域１２　ンｔの元のアドレス
を指定し、これによって修正済みキャラクタデータがそ
のアドレスにストアされる（ステップｓ１２＞。

上記した修正処理が終了したあと、例えばデータ用ＲＯ
ＭＩＩにストアされているキャラクタデータの表示を行
いない場合には、第４図（５）に示すようにキャラクタ
データ選択回路１８のスイッチ１つをオンにして、入力
部１７から所望のキャラクタを指定ずればよい（ステッ
プ９１３，５１４）。すなわち、このときキャラクタデ
ータ選択回路１８のＮＡＮＤゲート２０の一方の入力端
子にはハイレベルの信号が入力される一方、他方の入力
端子にもデコーダ２３１１ｍからハイレベルの信号が入
力されて、そのＮＡＮＤゲート２０の出力はローレベル
となり、これがＮＯＲゲート２４を経てデータｊｆｆＲ
ＯＭＬ２のチップセレクト端子Ｃ８にローレベルのチッ
プセレクト信号として与えられ、データ用ＲＯＭＩＩは
動作可能の状態となる。また、このときＣＰ　Ｕ　１．
５からＮＯＲゲート・３２を介して、データ用ＲＯＭ１
１のアウトプットイネーブル端子ＯＥにアウトプットイ
ネーブルは号がアドレス信号に同期して送られる。

さらに、転送部１４のスイッチ２６はこのときオフとな
っているので、各セレクタ２５２９３０はＡ［に切り替
わっている。しがも、このとき反転解２２を経てＮＡＮ
Ｄゲート２１の一方の入力端子に与えられる信号はロー
レベルであるから、このＮＡＮＤゲート２１からセレク
タ２５を経てデータ用ＲＡＭ１２のチップセレクト端子
Ｃ８に入力される信号はハイレベルどなり、データ用Ｉ
Ｉ　Ａ、　Ｍ　ｌ　２はその第１の記憶領域１２ａに対
応するアドレス信号を受けｆすけない状態にある。

したがって、このとき入力部１７かへ指定されてＣＰｔ
Ｊ１５から送り出されるアドレスデータは、セレクタ２
つを経てデータ用ＲＯＭＩＩに入力され、指定されたア
ドレスにストアされているキャラクタデータが、データ
用ＲＡＭ　１２のワーク領域１２ｂに読み出され、その
キャラクタデータに対応するキャラクタが表示部１３に
表示される。

例えば入力部１７から文字［１）が指定されると、表示
部１３には第６図（１）に示す標準の字形の文字「１」
が表示されることになる。

これに対し、データ用ＲＡＭ１２のデータ領域１２εＬ
にストアされているキャラクタデータの表示を行いたい
場合には、第４図（５）に示すようにキャラクタデータ
選択回路１８のスイッチ１つをオフにしたまま、入力部
１７から所望のキャラクタ分指定すればよい〈ステップ
８１３，５１５）。

すなわち、このときキャラクタデータ選択回路１８のＮ
ＡＮＤゲート２０の一方の入力端子にはローレベルの信
号が入力されてその出力がハイレベルとなり、ＮＯＲゲ
ート２４の一方の入力端子にはローレベルの信号が入力
される一方、転送部１．１のスイッチ２６もこのときオ
ンとなっていて、Ｎ　ＯＲゲート２４の他方の入力端子
にもハイレベルの信号が入力される。

これにより、データ用ＲＯＭＩＩのチップセレクト端子
Ｃ５にはハイレベルの信号が与えられ、データ用ＲＯＭ
　１１は動作不能の状態となっている。一方、ＣＰＵ　
１５から送り出されるアドレスデータの最下位ビットを
浚号変喚するデコーダ２３の出力に基づき、ＮＡＮＤゲ
ート２１の一方の入力端子に与えられる信号はハイレベ
ルであり、反転回路２２を介して、このＮＡＮＤゲート
２１の池方の入力端子に与えられる信号もハイレベルで
ある。

したがってＮＡＮＤゲート２１の出力はローレベルとな
り、これがセレクタ２５を経てデータ用ＲＡＭ　１２の
チップセレクト端子Ｃ８にチップセレクト信号として与
えられ、データ用ＲＡＭ１２は動作可能の状態にある。

したがって、このとき入力部１７から指定されてＣＰＵ
　１５から送り出されるアドレスデータは、セレクタ３
０を経てデータ用ＲＡＭ１２に入力され、データ傾城１
２ａの指定されたアドレスにストアされているキャラク
タデータが、ワーク領域１２ｂに呼び出され、そのキャ
ラクタデータに対応するキャラクタが表示部１３に表示
される。

例えば入力部１７から文字「１」が指定されると、表示
部１３には第６図（２）に示す修正された字形の文字「
１」が表示される。

なお、上記実施例では、転送部１４をカウンタ２７など
によって構成した場合について示したが、これに限らず
ＣＰＵ１５などのグロダラム制御によって同等の機能を
与えるようにしてもよい。

また、上記実施例ではデータ用ＲＡＭ　１２が１つの場
合について説明したが、これに限らず複数のデータ用Ｒ
ＡＭ　１２を用意して、１つの標準キャラクタデータに
対して複数種類の修正キャラクタデータを保存しておけ
るようにしてもよい。

発明の効果 ＬＪ上のように、本発明の表示装置によれば、修正した
キャラクタデータの保存に特別なファイル名などをけけ
る必要がなく、また修正されているか否かに関係なくす
べてのキャラクタデータをファイル名を用いないで呼出
すことができる。これにより、（２存や呼出しの操作を
極めて簡単に行うことができる。しかも、切替操作によ
って第１記憶手段にストアされているキャラクタデータ
と、第２記憶手段にストアされているキャラクタデータ
とを選択的に使い分けて表示に供するようにしているの
で、漂準形のキャラクタと修正されたキャラクタの使い
分けが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例である表示装置の概略の構成
を示すブロック図、第２図はその表示装置のより具体的
な構成を示すブロック図、第３図はそのデータ用ＲＡ　
Ｍの記憶領域の構成を示す図、第・４図はその表示装置
の動作分示すタイミング・チャート、第５図はその表示
装置の動作手順を示すフローチャート、第６図はキャラ
クタの修正の一例を示す図、第７図は従来の表示ｙＡ置
の概略の構成を示すブロック図である。 １１・・データ用ＲＯＭ、１２・・・データ用ＲＡＭ、
１２　ａ−データ傾城、１２　ｂ−ワークｖＡＩｊｌｉ
、１３・・表示部、１４　・転送部、１５・・・ｃｐｕ
、１６プログラムＲＯＭ、１７・・入力部、１８・・・
キャラクタデータ選択回路 代理人　　弁理士　西教　圭一部 Ｍ　１　図

Claims (1)

1. 【特許請求の範囲】 複数のキャラクタデータがストアされている第１記憶手
   段と、 少なくとも第１記憶手段以上の記憶容量を有し、第１記
   憶手段のキャラクタデータが書込み／読出し自在に記憶
   される第２記憶手段と、 第１記憶手段の各キャラクタデータを、第１記憶手段に
   おけるアドレスと対応するアドレスで第２記憶手段に転
   送し記憶させる転送手段と、キャラクタデータを読出す
   対象を第１記憶手段と第２記憶手段との間で選択的に切
   換える選択手段とを含むことを特徴とする表示装置。