JP2758745B2 - 記憶回路 - Google Patents
記憶回路Info
- Publication number
- JP2758745B2 JP2758745B2 JP3235799A JP23579991A JP2758745B2 JP 2758745 B2 JP2758745 B2 JP 2758745B2 JP 3235799 A JP3235799 A JP 3235799A JP 23579991 A JP23579991 A JP 23579991A JP 2758745 B2 JP2758745 B2 JP 2758745B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- storage area
- data storage
- value
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
【０００１】
【産業上の利用分野】本発明は記憶回路に関し、特に読
み書き可能な記憶回路に関する。
み書き可能な記憶回路に関する。
【０００２】
【従来の技術】従来の読み書き可能な記憶回路において
は、記憶データのバックアップとしては、記憶領域の中
からバックアップしたいデータを読出して、別の記憶領
域に書込むことにより行われている。例えば、ワードプ
ロセッサにおいては、誤まって文書を削除してしまった
時に、バックアップ用として保持されているデータを呼
び戻すことができる機能が備えられている。
は、記憶データのバックアップとしては、記憶領域の中
からバックアップしたいデータを読出して、別の記憶領
域に書込むことにより行われている。例えば、ワードプ
ロセッサにおいては、誤まって文書を削除してしまった
時に、バックアップ用として保持されているデータを呼
び戻すことができる機能が備えられている。
【０００３】図２は、従来の読み書き可能な記憶回路の
一例を示すプロック図である。図２に示されるように、
本従来例は、アドレスバッファ１７と、アドレスデコー
ダ１８と、読出し／書込み可能なデータ記憶領域１９お
よび２２と、入力バッファ２０と、出力バッファ２１
と、ＡＮＤ回路２４および２５を含み、入力バッファ２
０および出力バッファ２１を制御する制御回路２３とを
備えて構成される。
一例を示すプロック図である。図２に示されるように、
本従来例は、アドレスバッファ１７と、アドレスデコー
ダ１８と、読出し／書込み可能なデータ記憶領域１９お
よび２２と、入力バッファ２０と、出力バッファ２１
と、ＡＮＤ回路２４および２５を含み、入力バッファ２
０および出力バッファ２１を制御する制御回路２３とを
備えて構成される。
【０００４】図２において、データ記憶回路１９および
２２は、それぞれデータのワーキングエリアおよびデー
タのバックアップエリアとして割当てられているデータ
記憶領域である。データ記憶領域１９にデータを書込む
場合には、先ずアドレス入力信号１０９を設定し、チッ
プセレクト信号１１１をアクティブにして、書込むデー
タをデータバス１１０に設定した後に、ライトイネーブ
ル信号１１２をアクティブにすることにより、必要なデ
ータの書込みが行われる。また、データ記憶領域１９か
らデータを読出す場合には、上記の動作の中で、データ
バス１１０をフローテイングにし、ライトイネーブル信
号１１２をインアクティブにすることにより、設定され
たアドレスのデータがデータバス１１０に出力される。
２２は、それぞれデータのワーキングエリアおよびデー
タのバックアップエリアとして割当てられているデータ
記憶領域である。データ記憶領域１９にデータを書込む
場合には、先ずアドレス入力信号１０９を設定し、チッ
プセレクト信号１１１をアクティブにして、書込むデー
タをデータバス１１０に設定した後に、ライトイネーブ
ル信号１１２をアクティブにすることにより、必要なデ
ータの書込みが行われる。また、データ記憶領域１９か
らデータを読出す場合には、上記の動作の中で、データ
バス１１０をフローテイングにし、ライトイネーブル信
号１１２をインアクティブにすることにより、設定され
たアドレスのデータがデータバス１１０に出力される。
【０００５】読出し／書込み可能なデータ記憶領域２２
に読出し／書込みを行う場合には、前述したデータ記憶
領域１９に対する読出し／書込みと比較して、アドレス
をデータ記憶領域２２に割当てられたアドレスに変える
ことにより、全く同様に行われる。即ち、データのワー
キングエリアに割当てられたデータ記憶領域１９のデー
タをバックアップする場合には、データ記憶領域１９か
らバックアップするデータを読出して、データのワーキ
ングエリアとして割当てられたデータ記憶領域１９に対
する書込みと同様の動作が、アドレスのバックアップエ
リアとして割当てられているデータ記憶領域２２のアド
レスに変えて、バックアップするデータの数だけ繰返し
て行われる。
に読出し／書込みを行う場合には、前述したデータ記憶
領域１９に対する読出し／書込みと比較して、アドレス
をデータ記憶領域２２に割当てられたアドレスに変える
ことにより、全く同様に行われる。即ち、データのワー
キングエリアに割当てられたデータ記憶領域１９のデー
タをバックアップする場合には、データ記憶領域１９か
らバックアップするデータを読出して、データのワーキ
ングエリアとして割当てられたデータ記憶領域１９に対
する書込みと同様の動作が、アドレスのバックアップエ
リアとして割当てられているデータ記憶領域２２のアド
レスに変えて、バックアップするデータの数だけ繰返し
て行われる。
【０００６】
【発明が解決しようとする課題】上述した従来の記憶回
路においては、或る変数の値をバックアップする場合、
その変数の値を一旦読出してから、その変数が割当てら
れているデータ記憶領域とは別のアドレスを持つデータ
記憶領域に再度書込みが行われている。このために、一
つの変数をバックアップするごとに、データの読出しと
書込みの２回の記憶回路に対するアクセスが必要とな
り、処理時間が余分にかかるという欠点がある。
路においては、或る変数の値をバックアップする場合、
その変数の値を一旦読出してから、その変数が割当てら
れているデータ記憶領域とは別のアドレスを持つデータ
記憶領域に再度書込みが行われている。このために、一
つの変数をバックアップするごとに、データの読出しと
書込みの２回の記憶回路に対するアクセスが必要とな
り、処理時間が余分にかかるという欠点がある。
【０００７】
【課題を解決するための手段】本発明の記憶回路は、書
込み処理ならびに読出し処理の両処理作用に対応可能な
記憶回路において、当該記憶回路に書込まれたデータを
保持温存するバックアップ手段として、同一のアドレス
を有する複数のデータ記憶領域と、前記記憶回路内に含
まれる任意のデータ記憶領域を選択する制御信号とし
て、特定レベルのバックアップ信号と所定の書込み制御
信号の入力を受けて変化するポインタ値を保持し、また
は当該ポインタ値を出力するポインタと、前記制御信号
と所定の書込み制御信号、または前記制御信号と所定の
読出し制御信号を入力して論理処理し、当該制御信号に
より選択されたデータ記憶領域に対するデータ書込み制
御作用またはデータ読出し制御作用を行う論理回路と、
を少なくとも備えて構成され、前回任意のデータ記憶
領域Ａに書込まれたデータ値を、当該データ記憶領域Ａ
内に温存して新規データの書込みを行う際には、前記ポ
インタを当該データ記憶領域Ａとは異なる任意のデータ
記憶領域Ｂを指定するポインタ値に更新して、当該デー
タ記憶領域Ｂに対する前記新規データの書込みを行い、
前記データ記憶領域Ａに新規データを書込む際には、
前記制御信号により選択されたデータ記憶領域Ａに対す
る当該新規データの書込みを行った後に、ポインタ値を
更新することなく、当該データ記憶領域Ａを指定するポ
インタ値に保持し、前記データ記憶領域Ａに保持温存
されるデータ値を読出す際には、前記制御信号により選
択されたデータ記憶領域Ａに対する前記温存データ値の
読出しを行った後に、ポインタ値を更新することなく当
該データ記憶領域Ａを指定するポインタ値に保持し、
前記データ記憶領域Ｂに前回書込まれたデータ値を読出
す際には、前記制御信号により選択されたデータ記憶領
域Ｂに対する当該データ値の読出しを行った後に、ポイ
ンタ値を更新することなくデータ記憶領域Ｂを指定する
ポインタ値に保持するように機能することを特徴として
いる。
込み処理ならびに読出し処理の両処理作用に対応可能な
記憶回路において、当該記憶回路に書込まれたデータを
保持温存するバックアップ手段として、同一のアドレス
を有する複数のデータ記憶領域と、前記記憶回路内に含
まれる任意のデータ記憶領域を選択する制御信号とし
て、特定レベルのバックアップ信号と所定の書込み制御
信号の入力を受けて変化するポインタ値を保持し、また
は当該ポインタ値を出力するポインタと、前記制御信号
と所定の書込み制御信号、または前記制御信号と所定の
読出し制御信号を入力して論理処理し、当該制御信号に
より選択されたデータ記憶領域に対するデータ書込み制
御作用またはデータ読出し制御作用を行う論理回路と、
を少なくとも備えて構成され、前回任意のデータ記憶
領域Ａに書込まれたデータ値を、当該データ記憶領域Ａ
内に温存して新規データの書込みを行う際には、前記ポ
インタを当該データ記憶領域Ａとは異なる任意のデータ
記憶領域Ｂを指定するポインタ値に更新して、当該デー
タ記憶領域Ｂに対する前記新規データの書込みを行い、
前記データ記憶領域Ａに新規データを書込む際には、
前記制御信号により選択されたデータ記憶領域Ａに対す
る当該新規データの書込みを行った後に、ポインタ値を
更新することなく、当該データ記憶領域Ａを指定するポ
インタ値に保持し、前記データ記憶領域Ａに保持温存
されるデータ値を読出す際には、前記制御信号により選
択されたデータ記憶領域Ａに対する前記温存データ値の
読出しを行った後に、ポインタ値を更新することなく当
該データ記憶領域Ａを指定するポインタ値に保持し、
前記データ記憶領域Ｂに前回書込まれたデータ値を読出
す際には、前記制御信号により選択されたデータ記憶領
域Ｂに対する当該データ値の読出しを行った後に、ポイ
ンタ値を更新することなくデータ記憶領域Ｂを指定する
ポインタ値に保持するように機能することを特徴として
いる。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００９】図１は本発明の一実施例を示すブロック図
である。図１に示されるように、本実施例は、アドレス
バッファ１と、アドレスデコーダ２と、同じアドレスを
持つ読出し／書込み可能なデータ記憶領域３および６
と、データ記憶領域３に対応する入力バッファ４および
出力バッファ５と、データ記憶領域６に対応する入力バ
ッファ７および出力バッファ８と、データ記憶領域３お
よび６に対して、アドレスごとに対応するポインタ９
と、ＡＮＤ回路１１および１２を含む制御回路１０と、
ＡＮＤ回路１３〜１６とを備えて構成される。
である。図１に示されるように、本実施例は、アドレス
バッファ１と、アドレスデコーダ２と、同じアドレスを
持つ読出し／書込み可能なデータ記憶領域３および６
と、データ記憶領域３に対応する入力バッファ４および
出力バッファ５と、データ記憶領域６に対応する入力バ
ッファ７および出力バッファ８と、データ記憶領域３お
よび６に対して、アドレスごとに対応するポインタ９
と、ＡＮＤ回路１１および１２を含む制御回路１０と、
ＡＮＤ回路１３〜１６とを備えて構成される。
【００１０】図１において、新規データの書込みと前回
書込まれたデータをバックアップする場合には、対応す
るアドレス入力信号１０１が設定され、アドレスバッフ
ァ１およびアドレスデコーダ２を介して、データ記憶領
域３および６と、ポインタ９に入力されるとともに、ポ
インタ９に入力されるバックアップ入力信号１０３と、
制御回路１０に入力されるチップセレクト入力信号１０
４およびライトイネーブル入力信号１０５は、それぞれ
ロウレベルに設定される。この時、ポインタ９において
は、前記アドレス入力信号１０１に対応するポインタが
選択され、バックアップ入力信号１０３により、前回書
込みが行われなかった領域を指定する制御信号１０８が
出力されて、ＡＮＤ回路１３〜１６に入力される。一
方、制御回路１０からは、チップセレクト入力信号１０
４とライトイネーブル信号１０５により、書込み制御信
号１０６が生成されて出力され、それぞれＡＮＤ回路１
３および１５に入力される。この場合、制御信号１０８
のレベルに対応して、ＡＮＤ回路１３またはＡＮＤ回路
１５より出力されて、それぞれ入力バッファ４または７
に入力される制御信号のみがアクティブとなり、データ
バス１０２を経由して入力される新規データは、データ
記憶領域３または６において、前回書込みが行われなか
った記憶領域に書込まれ、前回書込みが行われた記憶領
域のデータは、そのままの状態で保存される。また、こ
の書込み動作が終了することにより、ポインタ９におい
てはポインタ値が一つ更新されて、本書込み動作が行わ
れた記憶領域を指定するポインタ値が記憶される。
書込まれたデータをバックアップする場合には、対応す
るアドレス入力信号１０１が設定され、アドレスバッフ
ァ１およびアドレスデコーダ２を介して、データ記憶領
域３および６と、ポインタ９に入力されるとともに、ポ
インタ９に入力されるバックアップ入力信号１０３と、
制御回路１０に入力されるチップセレクト入力信号１０
４およびライトイネーブル入力信号１０５は、それぞれ
ロウレベルに設定される。この時、ポインタ９において
は、前記アドレス入力信号１０１に対応するポインタが
選択され、バックアップ入力信号１０３により、前回書
込みが行われなかった領域を指定する制御信号１０８が
出力されて、ＡＮＤ回路１３〜１６に入力される。一
方、制御回路１０からは、チップセレクト入力信号１０
４とライトイネーブル信号１０５により、書込み制御信
号１０６が生成されて出力され、それぞれＡＮＤ回路１
３および１５に入力される。この場合、制御信号１０８
のレベルに対応して、ＡＮＤ回路１３またはＡＮＤ回路
１５より出力されて、それぞれ入力バッファ４または７
に入力される制御信号のみがアクティブとなり、データ
バス１０２を経由して入力される新規データは、データ
記憶領域３または６において、前回書込みが行われなか
った記憶領域に書込まれ、前回書込みが行われた記憶領
域のデータは、そのままの状態で保存される。また、こ
の書込み動作が終了することにより、ポインタ９におい
てはポインタ値が一つ更新されて、本書込み動作が行わ
れた記憶領域を指定するポインタ値が記憶される。
【００１１】また、新規データのみを書込む場合には、
アドレス入力信号１０１が設定され、アドレスバッファ
１およびアドレスデコーダ２を介して、データ記憶領域
３および６と、ポインタ９に入力されるとともに、ポイ
ンタ９に入力されるバックアップ入力信号１０３はハイ
レベルに設定され、制御回路１０に入力されるチップセ
レクト入力信号１０４およびライトイネーブル入力信号
１０５は、それぞれロウレベルに設定される。この時、
ポインタ９においては、前記アドレス入力信号１０１に
対応するポインタが選択され、バックアップ入力信号１
０３により、前回書込みが行われた領域を指定する制御
信号１０８が出力されて、ＡＮＤ回路１３〜１６に入力
される。一方、制御回路１０からは、チップセレクト入
力信号１０４とライトイネーブル信号１０５により、書
込み制御信号１０６が生成されて出力され、ＡＮＤ回路
１３および１５に入力される。この場合、制御信号１０
８のレベルに対応して、ＡＮＤ回路１３またはＡＮＤ回
路１５より出力されて、それぞれ入力バッファ４または
７に入力される制御信号のみがアクティブとなり、デー
タバス１０２を経由して入力される新規データは、デー
タ記憶領域３または６において、前回書込みが行われた
記憶領域に書込まれ、前回書込みが行われなかった記憶
領域のデータは、そのままの状態で保存される。また、
この書込み動作が終了することにより、ポインタ９にお
いてはポインタ値は更新されず、本書込み動作が行われ
た記憶領域を指定するポインタ値が、そのまま継続して
記憶される。
アドレス入力信号１０１が設定され、アドレスバッファ
１およびアドレスデコーダ２を介して、データ記憶領域
３および６と、ポインタ９に入力されるとともに、ポイ
ンタ９に入力されるバックアップ入力信号１０３はハイ
レベルに設定され、制御回路１０に入力されるチップセ
レクト入力信号１０４およびライトイネーブル入力信号
１０５は、それぞれロウレベルに設定される。この時、
ポインタ９においては、前記アドレス入力信号１０１に
対応するポインタが選択され、バックアップ入力信号１
０３により、前回書込みが行われた領域を指定する制御
信号１０８が出力されて、ＡＮＤ回路１３〜１６に入力
される。一方、制御回路１０からは、チップセレクト入
力信号１０４とライトイネーブル信号１０５により、書
込み制御信号１０６が生成されて出力され、ＡＮＤ回路
１３および１５に入力される。この場合、制御信号１０
８のレベルに対応して、ＡＮＤ回路１３またはＡＮＤ回
路１５より出力されて、それぞれ入力バッファ４または
７に入力される制御信号のみがアクティブとなり、デー
タバス１０２を経由して入力される新規データは、デー
タ記憶領域３または６において、前回書込みが行われた
記憶領域に書込まれ、前回書込みが行われなかった記憶
領域のデータは、そのままの状態で保存される。また、
この書込み動作が終了することにより、ポインタ９にお
いてはポインタ値は更新されず、本書込み動作が行われ
た記憶領域を指定するポインタ値が、そのまま継続して
記憶される。
【００１２】次に、バックアップデータを読出す場合に
は、対応するアドレス信号１０１が設定され、アドレス
バッファ１およびアドレスデコーダ２を介して、データ
記憶領域３および６と、ポインタ９に入力されるととも
に、ポインタ９に入力されるバックアップ入力信号１０
３と、制御回路１０に入力されるチップセレクト入力信
号１０４は共にロウレベルに設定され、制御回路１０に
入力されるライトイネーブル入力信号１０５はハイレベ
ルに設定される。この時、ポインタ９においては、前記
アドレス入力信号１０１に対応するポインタが選択さ
れ、バックアップ入力信号１０３により、前回書込みが
行われなかった記憶領域を指定する制御信号１０８が出
力され、ＡＮＤ回路１３〜１６に入力される。一方、制
御回路１０からは、チップセレクト入力信号１０４とラ
イトイネーブル入力信号１０５により、読出し制御信号
１０７が生成されて出力され、ＡＮＤ回路１４および１
６に入力される。この場合、制御信号１０８のレベルに
対応して、ＡＮＤ回路１４またはＡＮＤ回路１６より出
力されて、それぞれ出力バッファ５または８に入力され
る制御信号のみがアクティブとなり、データ記憶領域３
または６において、前回書込みが行われなかった記憶領
域のデータが、出力バッファ５または８を介して読出さ
れ、データバス１０２を経由して出力される。また、こ
の読出し動作が終了することにより、ポインタ９におけ
るポインタ値の更新が行われることはない。
は、対応するアドレス信号１０１が設定され、アドレス
バッファ１およびアドレスデコーダ２を介して、データ
記憶領域３および６と、ポインタ９に入力されるととも
に、ポインタ９に入力されるバックアップ入力信号１０
３と、制御回路１０に入力されるチップセレクト入力信
号１０４は共にロウレベルに設定され、制御回路１０に
入力されるライトイネーブル入力信号１０５はハイレベ
ルに設定される。この時、ポインタ９においては、前記
アドレス入力信号１０１に対応するポインタが選択さ
れ、バックアップ入力信号１０３により、前回書込みが
行われなかった記憶領域を指定する制御信号１０８が出
力され、ＡＮＤ回路１３〜１６に入力される。一方、制
御回路１０からは、チップセレクト入力信号１０４とラ
イトイネーブル入力信号１０５により、読出し制御信号
１０７が生成されて出力され、ＡＮＤ回路１４および１
６に入力される。この場合、制御信号１０８のレベルに
対応して、ＡＮＤ回路１４またはＡＮＤ回路１６より出
力されて、それぞれ出力バッファ５または８に入力され
る制御信号のみがアクティブとなり、データ記憶領域３
または６において、前回書込みが行われなかった記憶領
域のデータが、出力バッファ５または８を介して読出さ
れ、データバス１０２を経由して出力される。また、こ
の読出し動作が終了することにより、ポインタ９におけ
るポインタ値の更新が行われることはない。
【００１３】また、前回書込まれたデータを読出す場合
には、対応するアドレス信号１０１が設定され、アドレ
スバッファ１およびアドレスデコーダ２を介して、デー
タ記憶領域３および６と、ポインタ９に入力されるとと
もに、制御回路１０に入力されるチップセレクト入力信
号１０４はロウレベルに設定され、ライトイネーブル入
力信号１０５はハイレベルに設定される。この時、ポイ
ンタ９においては、前記アドレス入力信号１０１に対応
するポインタが選択され、バックアップ入力信号１０３
により、前回書込みが行われた記憶領域を指定する制御
信号１０８が出力される。一方、制御回路１０からは、
チップセレクト入力信号１０４とライトイネーブル入力
信号１０５により、読出し制御信号１０７が生成されて
出力される。これらの制御信号１０８および読出し制御
信号１０７を介して、制御信号１０８のレベルに対応し
て、データ記憶領域３または６において、前回書込みが
行われた記憶領域のデータが、出力バッファ５または８
を介して読出され、データバス１０２を経由して出力さ
れる。また、この読出し動作が終了することにより、ポ
インタ９におけるポインタ値の更新が行われることはな
い。
には、対応するアドレス信号１０１が設定され、アドレ
スバッファ１およびアドレスデコーダ２を介して、デー
タ記憶領域３および６と、ポインタ９に入力されるとと
もに、制御回路１０に入力されるチップセレクト入力信
号１０４はロウレベルに設定され、ライトイネーブル入
力信号１０５はハイレベルに設定される。この時、ポイ
ンタ９においては、前記アドレス入力信号１０１に対応
するポインタが選択され、バックアップ入力信号１０３
により、前回書込みが行われた記憶領域を指定する制御
信号１０８が出力される。一方、制御回路１０からは、
チップセレクト入力信号１０４とライトイネーブル入力
信号１０５により、読出し制御信号１０７が生成されて
出力される。これらの制御信号１０８および読出し制御
信号１０７を介して、制御信号１０８のレベルに対応し
て、データ記憶領域３または６において、前回書込みが
行われた記憶領域のデータが、出力バッファ５または８
を介して読出され、データバス１０２を経由して出力さ
れる。また、この読出し動作が終了することにより、ポ
インタ９におけるポインタ値の更新が行われることはな
い。
【００１４】なお、上記の各動作を下記の表１に示す。
【００１５】
【表１】
【００１６】なお、図１に示される前記実施例におい
て、ポインタ９に対して入力されるバックアップ入力信
号１０３を省略した場合においては、バックアップを
行わずに、新規データを書込む機能を持たないこと、お
よび新規データを読出す場合に、ダミーの書込み動作
が必要になる、という二つの欠点はあるものの、本発明
の構成要件を最小限に具備する記憶回路として有用であ
る。
て、ポインタ９に対して入力されるバックアップ入力信
号１０３を省略した場合においては、バックアップを
行わずに、新規データを書込む機能を持たないこと、お
よび新規データを読出す場合に、ダミーの書込み動作
が必要になる、という二つの欠点はあるものの、本発明
の構成要件を最小限に具備する記憶回路として有用であ
る。
【００１７】
【発明の効果】以上説明したように、本発明は、或る記
憶領域のデータをバックアップしながら更新する場合
に、同一アドレスを有する記憶領域を切替えて使用する
ことにより、新規データの書込みと同時にバックアップ
データの保存処理を行うことが可能となり、バックアッ
プに要する処理時間を短縮することができるという効果
がある。
憶領域のデータをバックアップしながら更新する場合
に、同一アドレスを有する記憶領域を切替えて使用する
ことにより、新規データの書込みと同時にバックアップ
データの保存処理を行うことが可能となり、バックアッ
プに要する処理時間を短縮することができるという効果
がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】従来例を示すブロック図である。
１、１７ アドレスバップァ ２、１８ アドレスデコーダ ３、６、１９、２２ データ記憶領域 ４、７、２０ 入力バッファ ５、８、２１ 出力バッファ ９ ポインタ １０、２３ 制御回路 １１〜１６、２４、２５ ＡＮＤ回路
Claims (1)
- 【請求項１】 書込み処理ならびに読出し処理の両処理
作用に対応可能な記憶回路において、当該記憶回路に書
込まれたデータを保持温存するバックアップ手段とし
て、 同一のアドレスを有する複数のデータ記憶領域と、前記記憶回路内に含まれる任意のデータ記憶領域を選択
する制御信号として、特定レベルのバックアップ信号と
所定の書込み制御信号の入力を受けて変化するポインタ
値を保持し、または当該ポインタ値を出力するポインタ
と、 前記制御信号と所定の書込み制御信号、または前記制御
信号と所定の読出し制御信号を入力して論理処理し、当
該制御信号により選択されたデータ記憶領域に対するデ
ータ書込み制御作用またはデータ読出し制御作用を行う
論理回路と、 を少なくとも備えて構成され、前回任意のデータ記憶
領域Ａに書込まれたデータ値を、当該データ記憶領域Ａ
内に温存して新規データの書込みを行う際には、前記ポ
インタを当該データ記憶領域Ａとは異なる任意のデータ
記憶領域Ｂを指定するポインタ値に更新して、当該デー
タ記憶領域Ｂに対する前記新規データの書込みを行い、
前記データ記憶領域Ａに新規データを書込む際には、
前記制御信号により選択されたデータ記憶領域Ａに対す
る当該新規データの書込みを行った後に、ポインタ値を
更新することなく、当該データ記憶領域Ａを指定するポ
インタ値に保持し、前記データ記憶領域Ａに保持温存
されるデータ値を読出す際には、前記制御信号により選
択されたデータ記憶領域Ａに対する前記温存データ値の
読出しを行った後に、ポインタ値を更新することなく当
該データ記憶領域Ａを指定するポインタ値に保持し、
前記データ記憶領域Ｂに前回書込まれたデータ値を読出
す際には、前記制御信号により選択されたデータ記憶領
域Ｂに対する当該データ値の読出しを行った後に、ポイ
ンタ値を更新することなくデータ記憶領域Ｂを指定する
ポインタ値に保持するように機能することを特徴とする
記憶回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3235799A JP2758745B2 (ja) | 1991-09-17 | 1991-09-17 | 記憶回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3235799A JP2758745B2 (ja) | 1991-09-17 | 1991-09-17 | 記憶回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0573431A JPH0573431A (ja) | 1993-03-26 |
| JP2758745B2 true JP2758745B2 (ja) | 1998-05-28 |
Family
ID=16991431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3235799A Expired - Lifetime JP2758745B2 (ja) | 1991-09-17 | 1991-09-17 | 記憶回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2758745B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5393709A (en) * | 1977-01-27 | 1978-08-17 | Nec Corp | Protecting system for call information |
| JPS57195396A (en) * | 1981-05-26 | 1982-12-01 | Toshiba Corp | Data storage control system |
| JPH01271856A (ja) * | 1988-04-22 | 1989-10-30 | Mitsubishi Electric Corp | バツテリーバツクアツプメモリ装置 |
-
1991
- 1991-09-17 JP JP3235799A patent/JP2758745B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0573431A (ja) | 1993-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0315194A2 (en) | Microcomputer capable of accessing continuous addresses for a short time | |
| US5701436A (en) | Information processing apparatus including synchronous storage having backup registers for storing the latest sets of information to enable state restoration after interruption | |
| JP2758745B2 (ja) | 記憶回路 | |
| JPH08505244A (ja) | ウィンドウ動作用に設計されたフレーム・バッファ・システムにおいてスクロール・レートを増大させる方法及び装置 | |
| JPS59111533A (ja) | デジタルデ−タ演算回路 | |
| JP3074897B2 (ja) | メモリ回路 | |
| KR910006792B1 (ko) | 다이랙트 메모리 억세스 컨트롤러의 억세스 메모리 확장회로 | |
| JP3317819B2 (ja) | シングルポートｒａｍの２ポートアクセスの制御方式 | |
| JP2659979B2 (ja) | コンピュータシステム | |
| JPH0553906A (ja) | レジスタアクセス方式 | |
| JPS61246848A (ja) | 動作履歴記憶回路 | |
| JPH01265339A (ja) | 構造化データ処理装置 | |
| JPH026996A (ja) | 表示装置 | |
| JPH06243688A (ja) | 半導体集積記憶回路 | |
| JPH05210566A (ja) | メモリ装置及びメモリのデータ読取り／書込み方法 | |
| JPH02226351A (ja) | データ書き込み読み出し装置 | |
| JPS646491B2 (ja) | ||
| JPH03152796A (ja) | Ｉｃメモリ | |
| JPS5829046A (ja) | メモリソーティング回路 | |
| JPH0512068A (ja) | トレース及びメモリ制御回路 | |
| JPH01205257A (ja) | 集積回路 | |
| JPH06131519A (ja) | Ｉｃカード | |
| JPS5922150A (ja) | メモリ制御方式 | |
| JPH03134750A (ja) | Ｄｍａデータ転送装置 | |
| JPH0756807A (ja) | メモリバンク自動切替システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980217 |