JPS5829046A - メモリソーティング回路 - Google Patents
メモリソーティング回路Info
- Publication number
- JPS5829046A JPS5829046A JP56126609A JP12660981A JPS5829046A JP S5829046 A JPS5829046 A JP S5829046A JP 56126609 A JP56126609 A JP 56126609A JP 12660981 A JP12660981 A JP 12660981A JP S5829046 A JPS5829046 A JP S5829046A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- sorting
- address
- data
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/22—Arrangements for sorting or merging computer data on continuous record carriers, e.g. tape, drum, disc
- G06F7/24—Sorting, i.e. extracting data from one or more carriers, rearranging the data in numerical or other ordered sequence, and rerecording the sorted data on the original carrier or on a different carrier or set of carriers sorting methods in general
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はメモリに記憶されたデータを特定の順序になる
ように入れ替えるメモリソーティング方式に関する。
ように入れ替えるメモリソーティング方式に関する。
従来メモリソーティングのほとんどはソフトウェアによ
りある特定の番地と別の番地を順次比較し、入れ替える
ものであった。しかしこの手法は膨大なデータ量をあつ
かり場合は演算時間が極めて多くなり、個々の演算は高
速で行なわれても演算回数が多いソーティングについて
は多くの処理時間を要していた。
りある特定の番地と別の番地を順次比較し、入れ替える
ものであった。しかしこの手法は膨大なデータ量をあつ
かり場合は演算時間が極めて多くなり、個々の演算は高
速で行なわれても演算回数が多いソーティングについて
は多くの処理時間を要していた。
そこで本発明はメモリソーティングにおいて、処理装置
にできるだけ負荷をかけずに短時間でソーティングを行
なうためのメモリソーティング方、式を提供することを
目的とする。またメモリノーティングといっても多種多
様であるが、本発明は特にあるメモリ領域のデータを大
小順に入れ替えるのに好適なメモリソーティング方式を
提供するものである。
にできるだけ負荷をかけずに短時間でソーティングを行
なうためのメモリソーティング方、式を提供することを
目的とする。またメモリノーティングといっても多種多
様であるが、本発明は特にあるメモリ領域のデータを大
小順に入れ替えるのに好適なメモリソーティング方式を
提供するものである。
２ この目的を達成するため本発明は、メモリのン−テ
ィング先頭アドレスからソーティング最終アドレスまで
のデータを読み出す手段と、メモリから読み出されたデ
ータをそのアドレスとして特定のデータを書き込むソー
ティングワーキングメモリと、このソーティングワーキ
ングメモリの読み出しアドレスを順に指定するソーティ
ングカウンタとを備え１メモリから読み出されたデータ
で指定されるソーティングワーキングメモリのアドレス
に特定のデータを書き込んだ後このソーティングワーキ
ングメモリの内容を先頭アドレスあるいは最終アドレス
から順に読み出し、前記特定のデータが読み出されたと
きのアドレスを順にメモリに書き込むようにしたもので
ある。
ィング先頭アドレスからソーティング最終アドレスまで
のデータを読み出す手段と、メモリから読み出されたデ
ータをそのアドレスとして特定のデータを書き込むソー
ティングワーキングメモリと、このソーティングワーキ
ングメモリの読み出しアドレスを順に指定するソーティ
ングカウンタとを備え１メモリから読み出されたデータ
で指定されるソーティングワーキングメモリのアドレス
に特定のデータを書き込んだ後このソーティングワーキ
ングメモリの内容を先頭アドレスあるいは最終アドレス
から順に読み出し、前記特定のデータが読み出されたと
きのアドレスを順にメモリに書き込むようにしたもので
ある。
以下図面に従って本発明の実施例を詳細に説明する。
第１図は本発明を説明するための概略構成図で、中央処
理装置（ＣＰＵ ） １及びメモリ２に対して以下に述
べる構成のソーティング制御部３がプログラムバス４、
ＤＭＡバス（ダイレクト・メモリ・アクセスバス）５を
介して接続する。
理装置（ＣＰＵ ） １及びメモリ２に対して以下に述
べる構成のソーティング制御部３がプログラムバス４、
ＤＭＡバス（ダイレクト・メモリ・アクセスバス）５を
介して接続する。
ソーティング制御部３の構成を第２図に示す。
６はメモリソーティングの先頭アドレスを言己憶する先
頭アドレスレノスタ、７はメモ１ノソーテイングの最終
アドレスを記憶する最終アドレスバスタ、８はメモリ２
の読み出しあるいは書き込みを行なうアドレスを指定す
るメモリアドレスカウンタ、９は最終アドレスレゾスタ
フの内容とメモ１）アドレスカウンタ８の内容とが一致
すると一致信号Ｓｌを送出するコインシイデンス回路、
１０はメモリ２のデータの入れ替えに使用されるソーテ
ィングワーキングメモリ、１１は前記ソーティ：／グ・
ワーキング・メモリ１０の読み出スヘキアト８レスヲ指
定するソープ４ングカウンタ、１２はメモリ２の読み出
しデータとソーティングカウンタ１１の内容のいずれか
一方をソーティングワーキングメモリ１０のアドレスラ
イン１３に送出し、ソーティングワーキングメモリ１０
の読み出しデータが特定の内容であるときソーティング
カウンタ１１の内容をメモリ２のデータ・９ス１４に送
出するデータ送出切り替え回路、１５は上記レノスタ、
カウンタ類及びデータ送出切り替え回路１２等の動作を
制御する主制御回路、１６はメモリ２に対するメモリ制
御回路、１７はメモリ２のアドレスバスである。
頭アドレスレノスタ、７はメモ１ノソーテイングの最終
アドレスを記憶する最終アドレスバスタ、８はメモリ２
の読み出しあるいは書き込みを行なうアドレスを指定す
るメモリアドレスカウンタ、９は最終アドレスレゾスタ
フの内容とメモ１）アドレスカウンタ８の内容とが一致
すると一致信号Ｓｌを送出するコインシイデンス回路、
１０はメモリ２のデータの入れ替えに使用されるソーテ
ィングワーキングメモリ、１１は前記ソーティ：／グ・
ワーキング・メモリ１０の読み出スヘキアト８レスヲ指
定するソープ４ングカウンタ、１２はメモリ２の読み出
しデータとソーティングカウンタ１１の内容のいずれか
一方をソーティングワーキングメモリ１０のアドレスラ
イン１３に送出し、ソーティングワーキングメモリ１０
の読み出しデータが特定の内容であるときソーティング
カウンタ１１の内容をメモリ２のデータ・９ス１４に送
出するデータ送出切り替え回路、１５は上記レノスタ、
カウンタ類及びデータ送出切り替え回路１２等の動作を
制御する主制御回路、１６はメモリ２に対するメモリ制
御回路、１７はメモリ２のアドレスバスである。
次に上記構成のソーティング制御部の作用について説明
する。
する。
まず中央処理装置１からメモリ２のソーティング先頭ア
ドレス情報とソーティング最終アドレス情報を受は取り
、主制御回路１５から送出するセット信号Ｓ２により各
々先頭アドレスレノスタ６、最終アドレスレノスタフに
セットする。次に中央処理装置１からソーティング開始
命令を受けると、主制御回路１５はカウンタシリセット
信号Ｓ３を送出し、メモリアドレスカウンタ８の内容を
ソーティング先頭アドレスにプリセントすると共にメモ
リ制御回路１６にトリガをかけ、メモリ２のアクセスを
可能とする。
ドレス情報とソーティング最終アドレス情報を受は取り
、主制御回路１５から送出するセット信号Ｓ２により各
々先頭アドレスレノスタ６、最終アドレスレノスタフに
セットする。次に中央処理装置１からソーティング開始
命令を受けると、主制御回路１５はカウンタシリセット
信号Ｓ３を送出し、メモリアドレスカウンタ８の内容を
ソーティング先頭アドレスにプリセントすると共にメモ
リ制御回路１６にトリガをかけ、メモリ２のアクセスを
可能とする。
メモリ２のソーティング先頭アドレスから読み出された
データはデータバス１４を介してデータ送出切り替え回
路１２に与えられる。データ送出上、υり替え回路１２
は主制御回路１５から送出さｉするライトモード信号Ｓ
４によりデータ・ぐス１４からのデータをアドレスライ
ン１３に送出するように切り替わっており、メモリ２の
読み出しデータがソーティングワーキングメモリ１θに
アドレスデータとして与えられる。前記ライトモード信
号Ｓ４はまたソーティングワーキングメモリＪＯに供給
されており、ソーティングワーキングメモリ１０はこの
信号によりメモリ２の読み出しデータの内容をアドレス
としてパ１”を書き込む。
データはデータバス１４を介してデータ送出切り替え回
路１２に与えられる。データ送出上、υり替え回路１２
は主制御回路１５から送出さｉするライトモード信号Ｓ
４によりデータ・ぐス１４からのデータをアドレスライ
ン１３に送出するように切り替わっており、メモリ２の
読み出しデータがソーティングワーキングメモリ１θに
アドレスデータとして与えられる。前記ライトモード信
号Ｓ４はまたソーティングワーキングメモリＪＯに供給
されており、ソーティングワーキングメモリ１０はこの
信号によりメモリ２の読み出しデータの内容をアドレス
としてパ１”を書き込む。
−例としてソーティング先頭アドレスをＭ番地、ソーテ
ィング最終アドレスをＮ番地とすると、メモリアドレス
カウンタ８はまずＭにセットされ、メモリ２からＭ番地
のデータが読み出される。このデータを” Ｆ ５ Ｄ
Ｅ”とすると、ソーティングワーキングメモリ１０の
” Ｆ ５ Ｄ Ｅ ”番地に” １ ”が書き込まれ
る。次に主制御回路１５はメモリアドレスカウンタ８に
カウントアツプ信号Ｓ５を送出し、メモリ２の読み出し
アドレスを（Ｍ＋１）番地にすると共に再びメモリ制御
回路１６にトリガをかけ、（Ｍ＋１）番地のデータを読
み出してくる。この読み出しデータを“４２１Ｆ”とす
ると、上記と同様にソーティングワーキングメモリ１θ
の１“４２１Ｆ”番地に“１”が書き込まれる。以下こ
の動作をソーティング最終アドレスＮ番地が読み出され
るまで繰り返す。メモリ２の１ワードが１６ビツトとす
るとソーティングワーキングメモリ１０は６４にビット
のメモリが必要である。
ィング最終アドレスをＮ番地とすると、メモリアドレス
カウンタ８はまずＭにセットされ、メモリ２からＭ番地
のデータが読み出される。このデータを” Ｆ ５ Ｄ
Ｅ”とすると、ソーティングワーキングメモリ１０の
” Ｆ ５ Ｄ Ｅ ”番地に” １ ”が書き込まれ
る。次に主制御回路１５はメモリアドレスカウンタ８に
カウントアツプ信号Ｓ５を送出し、メモリ２の読み出し
アドレスを（Ｍ＋１）番地にすると共に再びメモリ制御
回路１６にトリガをかけ、（Ｍ＋１）番地のデータを読
み出してくる。この読み出しデータを“４２１Ｆ”とす
ると、上記と同様にソーティングワーキングメモリ１θ
の１“４２１Ｆ”番地に“１”が書き込まれる。以下こ
の動作をソーティング最終アドレスＮ番地が読み出され
るまで繰り返す。メモリ２の１ワードが１６ビツトとす
るとソーティングワーキングメモリ１０は６４にビット
のメモリが必要である。
メモリアドレスカウンタ８の内容がＮにな、す、メモリ
２の読み出しアドレスがソーティング最終番地と一致す
ると、コインシイデンス回路９から主制御回路１５に一
致信号Ｓ１が送出される。主制御回路１５はメモリ２０
Ｍ番地からＮ番地までのデータが全て検索されたことに
なるのでデータの検索段階を終了し、次の段階にうつる
。
２の読み出しアドレスがソーティング最終番地と一致す
ると、コインシイデンス回路９から主制御回路１５に一
致信号Ｓ１が送出される。主制御回路１５はメモリ２０
Ｍ番地からＮ番地までのデータが全て検索されたことに
なるのでデータの検索段階を終了し、次の段階にうつる
。
まず主制御回路１５からシリセット信号Ｓ３が送出され
、メモリアドレスカウンタ８を再びＭにプリセットする
。また主制御回路１５から送出されていたライトモード
信号Ｓ４はこの段階ではなくなり、ソーティングワーキ
ングメモリ１０はリードモードになっていると共にデー
タ送出切り替え回路１２はソーティングカウンタ１ノの
内容をアドレスライン１３に送出するように切り替わっ
ている。このためソーティングワーキングメモリ１０か
らソーティングカウンタ１１の内容で示されるアドレス
のデータが読み出される。この読み出しデータ信号Ｓ６
は主制御回路１５とデータ送出切り替え回路１２に与え
られるようになっている。主制御回路１５はソーティン
グカウンタｌ１１１にカウントアツプ信号Ｓ７を送出し
、ソーティングワーキングメモリ１ｏがら”１”が読み
出されるまでソーティングカウンタ１１を高速でカウン
トアツプする。メモリ２のＭ番地からＮ番地までのデー
タで最小の値を例えば” ００ Ｆ Ｅ”″とすると、
１１ソーテイングカウンタ１１の内容が” ＯＯＦ Ｅ
”になった時ソーティングワーキングメモリ１ｏがら
ＩＩ １ｇが読み出される。主制御回路１５はノーティ
ングワーキングメモリ１θから１′１”が読み出される
と、カウントアツプ信号ｓ７の送出を市め、２１ソーテ
イングカウンタ１１を１’ ００ Ｆ Ｅ”のままスト
ップさせると共にメモリ制御回路１６にトリガをかける
。一方データ送出切り替え回路１２はソーティングワー
キングメモリ１ｏの読み出しデータが′１”であること
によってソーティングカウンタ１１の内容をメモリ２の
データバス１４に送出するよう切シ替わる。
、メモリアドレスカウンタ８を再びＭにプリセットする
。また主制御回路１５から送出されていたライトモード
信号Ｓ４はこの段階ではなくなり、ソーティングワーキ
ングメモリ１０はリードモードになっていると共にデー
タ送出切り替え回路１２はソーティングカウンタ１ノの
内容をアドレスライン１３に送出するように切り替わっ
ている。このためソーティングワーキングメモリ１０か
らソーティングカウンタ１１の内容で示されるアドレス
のデータが読み出される。この読み出しデータ信号Ｓ６
は主制御回路１５とデータ送出切り替え回路１２に与え
られるようになっている。主制御回路１５はソーティン
グカウンタｌ１１１にカウントアツプ信号Ｓ７を送出し
、ソーティングワーキングメモリ１ｏがら”１”が読み
出されるまでソーティングカウンタ１１を高速でカウン
トアツプする。メモリ２のＭ番地からＮ番地までのデー
タで最小の値を例えば” ００ Ｆ Ｅ”″とすると、
１１ソーテイングカウンタ１１の内容が” ＯＯＦ Ｅ
”になった時ソーティングワーキングメモリ１ｏがら
ＩＩ １ｇが読み出される。主制御回路１５はノーティ
ングワーキングメモリ１θから１′１”が読み出される
と、カウントアツプ信号ｓ７の送出を市め、２１ソーテ
イングカウンタ１１を１’ ００ Ｆ Ｅ”のままスト
ップさせると共にメモリ制御回路１６にトリガをかける
。一方データ送出切り替え回路１２はソーティングワー
キングメモリ１ｏの読み出しデータが′１”であること
によってソーティングカウンタ１１の内容をメモリ２の
データバス１４に送出するよう切シ替わる。
メモリ２はアドレスバス１７を介して与えられるＭ番地
にデータバス１４を介して与えられるソーティングカウ
ンタ１１の内容” ＯＯＦ Ｅ″′を書き込む。メモリ
２の書き込みが終了すると、主制御回路１５はカウント
アツプ信号ｓ５を送出してメモリアドレスカウンタ８を
（Ｍ＋１）にすると共にソーティングカウンタ１１に再
びカウントアツプ信号Ｓ７を送出し続ける。そしてソー
ティングワーキングメモリ１０からまた“ｌ″′が読み
出されると、そのときのソーティングカウンタ１１の内
容をメモリ２の（Ｍ＋１）番地に書き込む。以下同様の
動作を繰り返し、メモリアドレスカウンタ８がＮになっ
てコインシイデンス回路９がら一致信号Ｓ１が出ると動
作を終了する。
にデータバス１４を介して与えられるソーティングカウ
ンタ１１の内容” ＯＯＦ Ｅ″′を書き込む。メモリ
２の書き込みが終了すると、主制御回路１５はカウント
アツプ信号ｓ５を送出してメモリアドレスカウンタ８を
（Ｍ＋１）にすると共にソーティングカウンタ１１に再
びカウントアツプ信号Ｓ７を送出し続ける。そしてソー
ティングワーキングメモリ１０からまた“ｌ″′が読み
出されると、そのときのソーティングカウンタ１１の内
容をメモリ２の（Ｍ＋１）番地に書き込む。以下同様の
動作を繰り返し、メモリアドレスカウンタ８がＮになっ
てコインシイデンス回路９がら一致信号Ｓ１が出ると動
作を終了する。
このようにしてソーティングワーキングメモリ１０から
“１”が読み出されるごとにそのときのソーティングカ
ウンタ１１の内容をメモリ２に書き込むと、メモリ２の
Ｍ番地からＮ番地のデータは小さい順に入れ替わる。
“１”が読み出されるごとにそのときのソーティングカ
ウンタ１１の内容をメモリ２に書き込むと、メモリ２の
Ｍ番地からＮ番地のデータは小さい順に入れ替わる。
上記ソーティング制御方式の作用をまとめて図で示すと
第３図の様になる。メモリ２のソーティング領域Ｍ番地
からＮ番地までのデータを順に読み出し、このデータを
アドレスとしてソーティングワーキングメモリ１０ｔｌ
Ｃ″１１１ ＩＩを書き込む。次にソーティングワーキ
ングメモリ１０をＯ番地から順に高速で読み出し、”
１”が読み出されるごとにそのときのソーティングワー
キングメモリ１０のアドレスをメモリ２のＭ番地から順
に書き込む。２′はソーティング終了後のメモリ２の一
部を示す。
第３図の様になる。メモリ２のソーティング領域Ｍ番地
からＮ番地までのデータを順に読み出し、このデータを
アドレスとしてソーティングワーキングメモリ１０ｔｌ
Ｃ″１１１ ＩＩを書き込む。次にソーティングワーキ
ングメモリ１０をＯ番地から順に高速で読み出し、”
１”が読み出されるごとにそのときのソーティングワー
キングメモリ１０のアドレスをメモリ２のＭ番地から順
に書き込む。２′はソーティング終了後のメモリ２の一
部を示す。
メモリ２のデータを上記とは逆に大きい１１０に入れ替
える場合には、メモリ２のソーティング領域のデータを
順に読み出し、上記の如くこのデータをソーティングワ
ーキングメモリ１０のアドレスとして“ｌ”を書き込ん
だ後ソーティングカウンタ１ノを“ＦＦＦＦ’にセット
し、これを上記とは逆にカウントダウンして１”が読み
出されるソーティングワーキングメモリ１０のアドレス
をメモリ２に順に書き込むことによって達成できる。′
またソーティング領域内に同一のデータが重複しである
場合は、ソーティングカウンタ１１がキャリイ信号（又
はポロー信号）の送出をもってソーティングの終了とす
る。
える場合には、メモリ２のソーティング領域のデータを
順に読み出し、上記の如くこのデータをソーティングワ
ーキングメモリ１０のアドレスとして“ｌ”を書き込ん
だ後ソーティングカウンタ１ノを“ＦＦＦＦ’にセット
し、これを上記とは逆にカウントダウンして１”が読み
出されるソーティングワーキングメモリ１０のアドレス
をメモリ２に順に書き込むことによって達成できる。′
またソーティング領域内に同一のデータが重複しである
場合は、ソーティングカウンタ１１がキャリイ信号（又
はポロー信号）の送出をもってソーティングの終了とす
る。
以上詳細に説明したように本発明によれば、処理装置は
単にソーティング領域を指定する情報とソーティング命
令を与えるだけでよく、ソーティングが行なわれている
間他の処理を実行できるようになって処理装置の利用効
率が向上する効果があり、またソーティングが短時間で
行なわれる効果がある。本発明は特にランダムに入力さ
れる漢字コードにより、該漢字のフォントデータをディ
スク、ＦＤＤ等のメモリ装置から読み出す場合、多数の
フォントデータを該メモリ装置から短時間で読み出せる
ように入力漢字コードをそのフォントデータの格納アド
レス順に並べかえるのに有用である。
単にソーティング領域を指定する情報とソーティング命
令を与えるだけでよく、ソーティングが行なわれている
間他の処理を実行できるようになって処理装置の利用効
率が向上する効果があり、またソーティングが短時間で
行なわれる効果がある。本発明は特にランダムに入力さ
れる漢字コードにより、該漢字のフォントデータをディ
スク、ＦＤＤ等のメモリ装置から読み出す場合、多数の
フォントデータを該メモリ装置から短時間で読み出せる
ように入力漢字コードをそのフォントデータの格納アド
レス順に並べかえるのに有用である。
第１図は本発明の説明に供′する概略構成図、第２図は
ソーティング制御部の構成を示すブロック図、第３図は
本発明の詳細な説明図である。 ｌ・・・中央処理装置、２・・・メモリ、３・・・ソー
ティング制御部、４・・・プログラムバス、５・・・Ｄ
ＭＡバス、６、・・先頭アドレスバスタ、７・・・最終
アドレスバスタ、８・・・メモリアドレスカウンタ、９
・コインシイデンス回路、１０・・・ソーティングワ
ーキングメモリ、１ノ・・・ソーティングカウンタ、１
２・・デー゛夕送出切り替え回路、１３・・・アドレス
ライン、１４・・・データバス、Ｊ５・・・主制御回路
、１６・・・メモ’Ｊ 制御回路、１２・・・アドレス
バス。
ソーティング制御部の構成を示すブロック図、第３図は
本発明の詳細な説明図である。 ｌ・・・中央処理装置、２・・・メモリ、３・・・ソー
ティング制御部、４・・・プログラムバス、５・・・Ｄ
ＭＡバス、６、・・先頭アドレスバスタ、７・・・最終
アドレスバスタ、８・・・メモリアドレスカウンタ、９
・コインシイデンス回路、１０・・・ソーティングワ
ーキングメモリ、１ノ・・・ソーティングカウンタ、１
２・・デー゛夕送出切り替え回路、１３・・・アドレス
ライン、１４・・・データバス、Ｊ５・・・主制御回路
、１６・・・メモ’Ｊ 制御回路、１２・・・アドレス
バス。
Claims (1)
- メモリ領域のデータを大小順に入れ替えるメモリソーテ
ィング方式において、メモリのソーティング先頭アドレ
スからソーティング最終アドレスまでのデータを読み出
す手段と、メモリから読み出されたデータをそのアドレ
スとして特定のデータを書き込むソーティングワーキン
グメモリと、前記ソーティングワーキングメモリの読み
出しアドレスを順に指定するソーティングカウンタとを
備え、メモリから読み出されたデータで指定されるソー
ティングワーキングメモリのアドレスに特定のデータを
書き込んだ後このソーティングワーキングメモリの内容
を先頭アドレスあるいは最終アドレスから順に読み出し
、前記特定のデータが読み出されたソーティングワーキ
ングメモリのアドレスを順にメモリに書き込むことを特
徴とするメモリソーティング方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56126609A JPS5829046A (ja) | 1981-08-14 | 1981-08-14 | メモリソーティング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56126609A JPS5829046A (ja) | 1981-08-14 | 1981-08-14 | メモリソーティング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5829046A true JPS5829046A (ja) | 1983-02-21 |
| JPH0155493B2 JPH0155493B2 (ja) | 1989-11-24 |
Family
ID=14939426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56126609A Granted JPS5829046A (ja) | 1981-08-14 | 1981-08-14 | メモリソーティング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5829046A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60243741A (ja) * | 1984-05-17 | 1985-12-03 | Japan Radio Co Ltd | デ−タソ−トの方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4938062A (ja) * | 1972-08-25 | 1974-04-09 |
-
1981
- 1981-08-14 JP JP56126609A patent/JPS5829046A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4938062A (ja) * | 1972-08-25 | 1974-04-09 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60243741A (ja) * | 1984-05-17 | 1985-12-03 | Japan Radio Co Ltd | デ−タソ−トの方法 |
| JPH0436413B2 (ja) * | 1984-05-17 | 1992-06-16 | Nippon Musen Kk |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0155493B2 (ja) | 1989-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02227763A (ja) | データ転送制御システム | |
| JPS63188247A (ja) | メモリ・アクセス装置 | |
| GB1179613A (en) | Data Transfer System | |
| JPS5829046A (ja) | メモリソーティング回路 | |
| US3512134A (en) | Apparatus for performing file search in a digital computer | |
| JPH06103225A (ja) | チェーン式ｄｍａ方式及びそのためのｄｍａコントローラ | |
| JP2574019B2 (ja) | Ｄｍａ転送方式 | |
| JP2758745B2 (ja) | 記憶回路 | |
| JP2605476B2 (ja) | ダンプ採取処理方法 | |
| JPH01265339A (ja) | 構造化データ処理装置 | |
| JPH048816B2 (ja) | ||
| JP2507399B2 (ja) | デ―タベ―ス装置 | |
| JPH02247758A (ja) | 端末情報の管理方式 | |
| JPS59189433A (ja) | ダイレクトメモリアクセスによるデ−タ消去方式 | |
| JPH06214939A (ja) | Ｄｍａコントローラ | |
| JPS62134718A (ja) | デ−タアクセス制御方式 | |
| JPH01321533A (ja) | 記憶装置の制御方式 | |
| JPH0542019B2 (ja) | ||
| JPS60243760A (ja) | システムパラメ−タ設定方式 | |
| JPH03260870A (ja) | データベースアシストにおけるプロジェクション方式 | |
| JPS59191649A (ja) | プログラムの生成方式 | |
| JPH0354646A (ja) | メモリ装置の書き込み方式 | |
| JPS58196681A (ja) | 仮想マシンシステムにおけるアドレス変換方式 | |
| JPS63298466A (ja) | デ−タ転送装置 | |
| JPS62241059A (ja) | デ−タバツフア回路 |