JPS60243760A - システムパラメ−タ設定方式 - Google Patents
システムパラメ−タ設定方式Info
- Publication number
- JPS60243760A JPS60243760A JP59098500A JP9850084A JPS60243760A JP S60243760 A JPS60243760 A JP S60243760A JP 59098500 A JP59098500 A JP 59098500A JP 9850084 A JP9850084 A JP 9850084A JP S60243760 A JPS60243760 A JP S60243760A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- system parameter
- signal
- program memory
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は複数の入出力装置が相互に接続されるシステム
における入出力装置の接続構成、設置場所（事務所等）
番号、入出力装置番号等のシステムノぐラメータの設定
方式に関するものである。
における入出力装置の接続構成、設置場所（事務所等）
番号、入出力装置番号等のシステムノぐラメータの設定
方式に関するものである。
（従来技術）
従来からシステムノクラメータの設定方式として■ 竺
別な設定スイッチを設ける。
別な設定スイッチを設ける。
■ 専用の不揮発性メモリを設ける。
等があるが、■の方式では設定が自由に行なえる利点が
あるもののシステムノやラメータを変更したいときに設
定スイッチの置かれる場所等により変更に時間がかかる
という欠点がある。又、システムパラメータが多い場合
には必要とされるスイッチが増し、該スイッチが占める
物理エリアが増大するという欠点がある。次に、■の方
式ではシステムパラメータ設定用の物理エリアが少くて
良い利点があるもののシステムパラメータ変更がメモリ
を交換しなければできなかったシ、専用の不揮発性メモ
リ制御の・・−ドウエアが必要になる等あ欠点がある。
あるもののシステムノやラメータを変更したいときに設
定スイッチの置かれる場所等により変更に時間がかかる
という欠点がある。又、システムパラメータが多い場合
には必要とされるスイッチが増し、該スイッチが占める
物理エリアが増大するという欠点がある。次に、■の方
式ではシステムパラメータ設定用の物理エリアが少くて
良い利点があるもののシステムパラメータ変更がメモリ
を交換しなければできなかったシ、専用の不揮発性メモ
リ制御の・・−ドウエアが必要になる等あ欠点がある。
即ち、いずれの方式にしてもシステムパラメータ変更時
の操作にかなシの時間を資すという欠点があった。
の操作にかなシの時間を資すという欠点があった。
（発明の目的）
本発明は以上のような従来の欠点に鑑みてなされたもの
であシ、目的とするところはシステム／ＩＰラメータ設
定用の物理エリアが少くて、しかも設定及び変更が簡単
に行なえる改良されたシステムパラメータの設定方式を
提供することである。
であシ、目的とするところはシステム／ＩＰラメータ設
定用の物理エリアが少くて、しかも設定及び変更が簡単
に行なえる改良されたシステムパラメータの設定方式を
提供することである。
（発明の構成）
上記目的のため、本発明は複数の入出力装置が相互に接
続されるシステムにおける入出力装置の接続構成、事務
所等の設置場所番号、入出力装置番号等のシステム・母
うメータ設定方式において、システムパラメータ設定内
容を記憶するメモリを、システムのプログラムメモリの
一部と共用し、書込モードをもうけ、プログラムメモリ
の制御線を切替えることによシシステムノやラメータの
書替えを行なうようにしたものである。
続されるシステムにおける入出力装置の接続構成、事務
所等の設置場所番号、入出力装置番号等のシステム・母
うメータ設定方式において、システムパラメータ設定内
容を記憶するメモリを、システムのプログラムメモリの
一部と共用し、書込モードをもうけ、プログラムメモリ
の制御線を切替えることによシシステムノやラメータの
書替えを行なうようにしたものである。
（実施例）
以下本発明の一実施例を図面によシ詳細に説明する。第
１図は本発明システムパラメータ設定方式の一実施例を
示すブロック図である。図において、１は制御部、２は
ノログラムメモリであシ、望ましくは消去可能読出し専
用メモリである。３は書込モードのランチ回路、４は電
圧切替回路、５はアドレスデコード回路、６はタイミン
グ制御部、７はダートである。
１図は本発明システムパラメータ設定方式の一実施例を
示すブロック図である。図において、１は制御部、２は
ノログラムメモリであシ、望ましくは消去可能読出し専
用メモリである。３は書込モードのランチ回路、４は電
圧切替回路、５はアドレスデコード回路、６はタイミン
グ制御部、７はダートである。
第２図はこの動作チャートを示したもので、（イ）は制
御部１によって制御される書込モードラッチ回路３から
出力される書込モード信号、（ロ）、ｅ・）はそれぞれ
制御部１から入出力されるデータ信号およびアドレス信
号、に）はアドレスデコード回路５から出力されるプロ
グラムメモリ２のチッゾイネープル信号（以下ＣＦ倍信
号いう）、（ホ）はタイミング制御部６から出力される
レディ信号、（へ）はタイミング制御部６から出力され
るタイミング信号、（ト）は書込モード信号０）とタイ
ミング信号（へ）とのＡＮＤ条件信号であり、プログラ
ムメモリ２のプログラムモード信号（以下ＰＧＭ信号と
いう）、（ホ）は電圧切替回路４から出力されるプログ
ラムメモリ２ （７） Ｖｐｐ信号、ｔｉ −ｗｔ３
＋Ｖ１＊Ｖ２はノログラムメモリ２によって規定される
時間および電圧でｈ’）、Ｖｌはプログラムメモリ２の
書込電圧である。
御部１によって制御される書込モードラッチ回路３から
出力される書込モード信号、（ロ）、ｅ・）はそれぞれ
制御部１から入出力されるデータ信号およびアドレス信
号、に）はアドレスデコード回路５から出力されるプロ
グラムメモリ２のチッゾイネープル信号（以下ＣＦ倍信
号いう）、（ホ）はタイミング制御部６から出力される
レディ信号、（へ）はタイミング制御部６から出力され
るタイミング信号、（ト）は書込モード信号０）とタイ
ミング信号（へ）とのＡＮＤ条件信号であり、プログラ
ムメモリ２のプログラムモード信号（以下ＰＧＭ信号と
いう）、（ホ）は電圧切替回路４から出力されるプログ
ラムメモリ２ （７） Ｖｐｐ信号、ｔｉ −ｗｔ３
＋Ｖ１＊Ｖ２はノログラムメモリ２によって規定される
時間および電圧でｈ’）、Ｖｌはプログラムメモリ２の
書込電圧である。
第３図はノログラムメモリマッグを示した図で、２はプ
ログラムメモリ、２ノ、ｚｚ、ｚ：ｔはシステムパラメ
ータメモリ、２１１，２２１，２３１はシステムパラン
−夕管理情報、２１２，２２２゜２３２はチェックコー
ド、２１３〜２２８ 、２２３〜２２８，２３３〜２３
８はシステムパラメータメモリ２１，２２．２３のデー
タエリヤを示す。
ログラムメモリ、２ノ、ｚｚ、ｚ：ｔはシステムパラメ
ータメモリ、２１１，２２１，２３１はシステムパラン
−夕管理情報、２１２，２２２゜２３２はチェックコー
ド、２１３〜２２８ 、２２３〜２２８，２３３〜２３
８はシステムパラメータメモリ２１，２２．２３のデー
タエリヤを示す。
第４図はシステムパラメータの読出し書込手順フローで
ある。
ある。
以下、この構成にもとづく動作を第２図を用いて説明す
る。制御部１とプログラムメモリ２は通−常、データ信
号（ロ）とアドレス信号（ハ）とによってノログラムメ
モリ２の読出し方向で接続されている。
る。制御部１とプログラムメモリ２は通−常、データ信
号（ロ）とアドレス信号（ハ）とによってノログラムメ
モリ２の読出し方向で接続されている。
システムパラメータ設定時には−まず、制御部１は書込
モードラッチ回路３の書込モード信号（イ）をオンにす
る。電圧切替回路４は書込モード信号（イ）オンによっ
てＶｐｐ信号（１）を電圧■２から電圧ｖノに切替える
。
モードラッチ回路３の書込モード信号（イ）をオンにす
る。電圧切替回路４は書込モード信号（イ）オンによっ
てＶｐｐ信号（１）を電圧■２から電圧ｖノに切替える
。
次に、制御部ｌはノログラムメモリ２の特定の領域のア
ドレスをアドレス信号（ハ）に、書込データをデータ信
号（ロ）に指定し、メモリ書込動作を実行する。
ドレスをアドレス信号（ハ）に、書込データをデータ信
号（ロ）に指定し、メモリ書込動作を実行する。
ここで、特定の領域とはシステムパラメータ領域であシ
、プログラム領域を誤って破壊することを防止する為、
アドレスデコード回路５で特定のＣＥ倍信号）に限定し
ている。アドレスデコード回路５から出力されるＣＥ（
８号に）？′、１ノログラムメモリ２のシステムパラメ
ータ領域を有効にし、書込サイクルが開始される。同時
にタイミング制御部６が動作開始し、タイミング信号（
へ）を作シ出す。
、プログラム領域を誤って破壊することを防止する為、
アドレスデコード回路５で特定のＣＥ倍信号）に限定し
ている。アドレスデコード回路５から出力されるＣＥ（
８号に）？′、１ノログラムメモリ２のシステムパラメ
ータ領域を有効にし、書込サイクルが開始される。同時
にタイミング制御部６が動作開始し、タイミング信号（
へ）を作シ出す。
一方、本書込サイクル間においては制御部ノをパラメー
タ設定動作に専有させる必要があるためレディ信号に）
をオフさせ本書込サイクルを継続させる。
タ設定動作に専有させる必要があるためレディ信号に）
をオフさせ本書込サイクルを継続させる。
タイミング制御部６から出力されたタイミング信号（へ
）はゲート７で書込モード信号（イ）とＡＮＤされプロ
グラムメモリ２に対するＰＧＭ信号（ト）となる。
）はゲート７で書込モード信号（イ）とＡＮＤされプロ
グラムメモリ２に対するＰＧＭ信号（ト）となる。
１２時間後、タイミング制御部６はタイミング信号（へ
）をオフにし、同時にＰＧＭ信号（ト）もオフする。
）をオフにし、同時にＰＧＭ信号（ト）もオフする。
タイミング制御部６はｔ３時間後、本書込サイクルが終
了するようにレディ信号に）をオンにする。
了するようにレディ信号に）をオンにする。
制御部１はレディ信号（ホ）オンによシ本書込サイクル
を終了させる。従って、本書込サイクルで指定されたデ
ータ信号（ロ）、アドレス信号（ハ）およびアドレスデ
コード回路５で生成されたＣＥ倍信号）もオフする。次
に、制御部１は書込モードラッチ回路３の書込モード信
号（イ）をオフにする。
を終了させる。従って、本書込サイクルで指定されたデ
ータ信号（ロ）、アドレス信号（ハ）およびアドレスデ
コード回路５で生成されたＣＥ倍信号）もオフする。次
に、制御部１は書込モードラッチ回路３の書込モード信
号（イ）をオフにする。
書込モード信号（イ）オフの状態ではシステムパラメー
タ領域も通常のプログラムメモリ領域と同様に読出し可
能となシ、システムパラメータの読出しが可能になる。
タ領域も通常のプログラムメモリ領域と同様に読出し可
能となシ、システムパラメータの読出しが可能になる。
次に、第３図のプログラムメモリマップニモトづく、読
出し書込手順を第４図を用いて説明する。
出し書込手順を第４図を用いて説明する。
システムパラメータメモＩ）２１，２２．２３ｔｒ’！
それぞれプログラムメモリ２上のアドレスｎ〜ｎ＋３゜
ｎ十ｍ〜ｎ＋ｍ＋３ 、ｎ＋２ｍ〜ｎ＋２ｍ＋３に位置
する。
それぞれプログラムメモリ２上のアドレスｎ〜ｎ＋３゜
ｎ十ｍ〜ｎ＋ｍ＋３ 、ｎ＋２ｍ〜ｎ＋２ｍ＋３に位置
する。
（ｎ、ｍは任意の正の整数）
システムパラメータの読出し書込時には、まず、システ
ムパラメータ管理情報２１１．２２１ 。
ムパラメータ管理情報２１１．２２１ 。
２３１を読出し、データビットのＯＮ ／ ＯＦＦを判
定する。ここで、システムパラメータ管理情報２１１．
２２１，２３１の初期値はＯＮとし、書込法はＯＦＦと
する。
定する。ここで、システムパラメータ管理情報２１１．
２２１，２３１の初期値はＯＮとし、書込法はＯＦＦと
する。
まず、第１のシステムパラメータ管理情報１．１．１の
デルタピットの０Ｎ１０ＦＦを判定する。ＯｂＴ”あれ
ばシステムパラメータメモリ２１，２２．２３は全域未
書込であり、書込モードであれば、第１（７）システム
・ぐラメータメモリ２１、すなワチ２１１〜２１８の書
込を実行する。ここで、第１・のシステムパラメータ管
理情報２１ノをＯＮからＯＦＦに書替える。
デルタピットの０Ｎ１０ＦＦを判定する。ＯｂＴ”あれ
ばシステムパラメータメモリ２１，２２．２３は全域未
書込であり、書込モードであれば、第１（７）システム
・ぐラメータメモリ２１、すなワチ２１１〜２１８の書
込を実行する。ここで、第１・のシステムパラメータ管
理情報２１ノをＯＮからＯＦＦに書替える。
また、読出しモードであれば全域未書込の為読出しエラ
ーとする。次に、第１のシステムパラメータ管理情報２
１１がＯＦＦであれば、第２のシステムパラメータ管理
情報２２１のデータビットのＯＮ ／ ＯＦＦを判定す
る。ＯＮであればシステムパラメータメモリ２２．２３
は未書込であシ、書込モードであれば、第１のシステム
パラメータメモリ２ノと同様に１第２のシステムパラメ
ータ２２、すなわち２２１〜２２８の書込を実行する。
ーとする。次に、第１のシステムパラメータ管理情報２
１１がＯＦＦであれば、第２のシステムパラメータ管理
情報２２１のデータビットのＯＮ ／ ＯＦＦを判定す
る。ＯＮであればシステムパラメータメモリ２２．２３
は未書込であシ、書込モードであれば、第１のシステム
パラメータメモリ２ノと同様に１第２のシステムパラメ
ータ２２、すなわち２２１〜２２８の書込を実行する。
また、読出しモードであれば、第１のシステムパラメー
タメモリ２１は書込法の為、第１のシステムパラメータ
メモリ２１、すなわち２１２〜２１８の読出しを実行す
る。次に、第２のシステム・母うメータ管理情報２２１
がＯＦＦであれば、第３のシステムノやラメータ管理情
報２３１のデータビットのＯＮ ／ ＯＦＦを判定する
。ＯＮであればシステムパラメータメモリ２３は未書込
であシ、書込モードであれば、第１．第２のシステムパ
ラメータメモリ２１ 、２２と同様に、第３のシステム
ノぐラメータメモリ２３、すなわち２３１〜２３８の書
込を実行する。また、読出しモードであれば、第１゜第
２のシステムパラメータメモリ２１．２２は書込法であ
シ、最新の書込データは第２のシステムパラメータメモ
リ２２のデータである為、第２のシステムノやラメータ
メモリ２２、すなわち２２２〜２２８の読出しを実行す
る。
タメモリ２１は書込法の為、第１のシステムパラメータ
メモリ２１、すなわち２１２〜２１８の読出しを実行す
る。次に、第２のシステム・母うメータ管理情報２２１
がＯＦＦであれば、第３のシステムノやラメータ管理情
報２３１のデータビットのＯＮ ／ ＯＦＦを判定する
。ＯＮであればシステムパラメータメモリ２３は未書込
であシ、書込モードであれば、第１．第２のシステムパ
ラメータメモリ２１ 、２２と同様に、第３のシステム
ノぐラメータメモリ２３、すなわち２３１〜２３８の書
込を実行する。また、読出しモードであれば、第１゜第
２のシステムパラメータメモリ２１．２２は書込法であ
シ、最新の書込データは第２のシステムパラメータメモ
リ２２のデータである為、第２のシステムノやラメータ
メモリ２２、すなわち２２２〜２２８の読出しを実行す
る。
第３のシステムパラメータ管理情報２１ノがＯＦＦであ
シ、読出しモードであれば、第１〜第３のシステムノぐ
ラメータメモリ２１〜２３は書込法であり、最新の書込
データは第３のシステム・ぐラメータメモリ２３のデ〜
りである為、第３のシステムノやラメータメモリ２３、
すなわち２３２〜２３８の読出しを実行する。
シ、読出しモードであれば、第１〜第３のシステムノぐ
ラメータメモリ２１〜２３は書込法であり、最新の書込
データは第３のシステム・ぐラメータメモリ２３のデ〜
りである為、第３のシステムノやラメータメモリ２３、
すなわち２３２〜２３８の読出しを実行する。
また、書込モードであれば、システムパラメータメモリ
の全領域が書込法の為、本書込は実行できない。従って
書込エリヤ無しとして扱う。
の全領域が書込法の為、本書込は実行できない。従って
書込エリヤ無しとして扱う。
ここでは、システムパラメータメモリを２１〜２３の三
領域として説明を行なったが複数領域に拡張することは
本例の延長線上であシ実現可能である。
領域として説明を行なったが複数領域に拡張することは
本例の延長線上であシ実現可能である。
また、チェックコード２１２，２２２．２３２を設ける
ことによシ、読出し時のデータ正当性チェックを可能に
し、書替え時においても市販のメモリ書込機における書
込を困難にすることによシ、防犯機能も具備することが
可能である。
ことによシ、読出し時のデータ正当性チェックを可能に
し、書替え時においても市販のメモリ書込機における書
込を困難にすることによシ、防犯機能も具備することが
可能である。
ここでのチェックコード２１２，２２２，２３２は、シ
ステムパラメータメモリのデータエリヤ２１３〜２１８
．２２３〜２２８．２３３〜２３８のデータビットに対
し決められた演算式によシ生成する。
ステムパラメータメモリのデータエリヤ２１３〜２１８
．２２３〜２２８．２３３〜２３８のデータビットに対
し決められた演算式によシ生成する。
このように、本実施例によれば、プログラムメモリ２の
特定領域にシステムパラメータ領域を割当ることによｆ
ｉ、Ｖ 、ＣＦ、ＰＧＭの各信号を制ｐ 御し、システム／８ラメータの書替えが可能になる。
特定領域にシステムパラメータ領域を割当ることによｆ
ｉ、Ｖ 、ＣＦ、ＰＧＭの各信号を制ｐ 御し、システム／８ラメータの書替えが可能になる。
すなわち、設定スイッチや専用の不揮発性メモリ等のハ
ードウェアを用いることなく、システムパラメータの設
定および設定変更を容易に、かつ安価に実現可能になる
。さらに、システムのプログラムメモリである為、シス
テム／８ラメータの読出しも容易であることはいうまで
もない。
ードウェアを用いることなく、システムパラメータの設
定および設定変更を容易に、かつ安価に実現可能になる
。さらに、システムのプログラムメモリである為、シス
テム／８ラメータの読出しも容易であることはいうまで
もない。
（発明の効果）
以上詳細に説明したように、本発明によれば、設定スイ
ッチや専用の不揮発性メモリ等のハードウェアを用いる
ことなく、制御部で用いているプログラムメモリを共用
することによシ、システムノ（ラメータの設定および設
定変更を容易にかつ安価に実現でき、さらに、プログラ
ムメモリである為、システムパラメータの読出しも容易
である等の効果がある。
ッチや専用の不揮発性メモリ等のハードウェアを用いる
ことなく、制御部で用いているプログラムメモリを共用
することによシ、システムノ（ラメータの設定および設
定変更を容易にかつ安価に実現でき、さらに、プログラ
ムメモリである為、システムパラメータの読出しも容易
である等の効果がある。
第１図は本発明システム・ぐラメータ設定方式の一実施
例を示すブロック図、第２図はその信号波形図、第３図
はそのプログラムメモリマッグ図、第４図はその読出し
書込手順）ｄ−である。 １・・・制御部、２・・・プログラムメモリ、３・・・
書込モードのラッチ回路、４・・・電圧切替回路、５・
・・アドレスデコード回路、６・・・タイミング制御部
、７・・・ダート、２１．２２．２３・・・システムハ
ラメータメモリ、２１１．２２１．２３１・・・７ステ
ムパラメータ管理情報、２１２，２２２．２３２・・・
チェックコード、２１３〜２１８，２２３〜２２８゜２
３３〜２３８・・・システムノぐラメ−タグモリのデー
タエリヤ。 特許出願人 沖電気工業株式会社 松下電器産業株式会社 株式会社新興製作所 第 １ 図 第 ２１ツー 第１頁の続き ■発明者、川内 博文 ＠発明者勝又 刺部
例を示すブロック図、第２図はその信号波形図、第３図
はそのプログラムメモリマッグ図、第４図はその読出し
書込手順）ｄ−である。 １・・・制御部、２・・・プログラムメモリ、３・・・
書込モードのラッチ回路、４・・・電圧切替回路、５・
・・アドレスデコード回路、６・・・タイミング制御部
、７・・・ダート、２１．２２．２３・・・システムハ
ラメータメモリ、２１１．２２１．２３１・・・７ステ
ムパラメータ管理情報、２１２，２２２．２３２・・・
チェックコード、２１３〜２１８，２２３〜２２８゜２
３３〜２３８・・・システムノぐラメ−タグモリのデー
タエリヤ。 特許出願人 沖電気工業株式会社 松下電器産業株式会社 株式会社新興製作所 第 １ 図 第 ２１ツー 第１頁の続き ■発明者、川内 博文 ＠発明者勝又 刺部
Claims (2)
- （１）複数の入出力装置が相互に接続されるシステムに
おける入出力装置の接続構成、事務所等の設置場所番号
、入出力装置番号等のシステム・ぐラメータ設定方式に
おいて、システム／ＩＰラメータ設定内容を記憶するメ
モリを、システムのプログラムメモリの一部と共用し、
書込モードをもうけ、プログラムメモリの制御線を切替
えることによ）システムノぞラメータの書替えを行なう
ようにしたことを特徴とするシステムパラメータ設定方
式。 - （２）複数の入出力装置が相互に接続されるシステムに
おける入出力装置の接続構成、事務所等の設置場所番号
、入出力装置番号等のシステム・母うメータ設定方式に
おいて、システムパラメータ設定内容を記憶するメモリ
を、システムのプログラムメモリの一部と共用し、書込
モードをもうけ、プログラムメモリの制御線を切替える
ことによりシステム・ぐラメータの書替えを行なうよう
にするとともにシステム・４ラメータ領域を複数に区分
し、それぞれ該当管理情報を設け、書替え、読出し時管
理情報を判定し、システム・母うメータ領域内の該当領
域を選択することによシ、システムパラメータ設定を複
数回実行できることを特徴とするシステムパラメータ設
定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59098500A JPS60243760A (ja) | 1984-05-18 | 1984-05-18 | システムパラメ−タ設定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59098500A JPS60243760A (ja) | 1984-05-18 | 1984-05-18 | システムパラメ−タ設定方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60243760A true JPS60243760A (ja) | 1985-12-03 |
| JPH0236015B2 JPH0236015B2 (ja) | 1990-08-15 |
Family
ID=14221356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59098500A Granted JPS60243760A (ja) | 1984-05-18 | 1984-05-18 | システムパラメ−タ設定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60243760A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62256156A (ja) * | 1986-04-30 | 1987-11-07 | Meidensha Electric Mfg Co Ltd | 待機２重化システムのシステムバス制御方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5697123A (en) * | 1979-12-29 | 1981-08-05 | Fujitsu Ltd | Terminal control device |
| JPS593525A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 装置管理方式 |
-
1984
- 1984-05-18 JP JP59098500A patent/JPS60243760A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5697123A (en) * | 1979-12-29 | 1981-08-05 | Fujitsu Ltd | Terminal control device |
| JPS593525A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 装置管理方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62256156A (ja) * | 1986-04-30 | 1987-11-07 | Meidensha Electric Mfg Co Ltd | 待機２重化システムのシステムバス制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0236015B2 (ja) | 1990-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62251933A (ja) | 多重ポ−ト・メモリ・アレイのシミユレ−シヨン方法 | |
| JPS63271679A (ja) | デ−タ書込み方式 | |
| JPH0346850B2 (ja) | ||
| EP3057100B1 (en) | Memory device and operating method of same | |
| CN108538332B (zh) | 与非门闪存的读取方法 | |
| KR100430608B1 (ko) | 반도체기억장치 | |
| US5991196A (en) | Reprogrammable memory device with variable page size | |
| KR100737919B1 (ko) | 낸드 플래시 메모리의 프로그램 방법 및 메모리 시스템의프로그램 방법 | |
| JPS593790A (ja) | ダイナミツクメモリ素子を用いた記憶装置 | |
| JPS60243760A (ja) | システムパラメ−タ設定方式 | |
| JP2865807B2 (ja) | 半導体記憶システム | |
| US4675843A (en) | Programmable logic controller | |
| US3344403A (en) | File selection system | |
| JPH10247165A (ja) | 書込補償回数有限メモリへのデータ書込方法及びその装置 | |
| EP0714060B1 (en) | One chip microcomputer with built-in non-volatile memory | |
| JPH0855204A (ja) | Ｃｐｕ付きｉｃカード及びｃｐｕ付きｉｃカードに於けるアクセス可能アドレス制限方法 | |
| JPS586970B2 (ja) | Ｒｏｍアドレスのシ−ケンス制御方式 | |
| KR970049632A (ko) | 디스크 콘트롤러의 프로그래머블 콘트롤 시퀀서와 그의 맵 할당방법 | |
| US6507884B1 (en) | Microcomputer with multiple memories for storing data | |
| JPH02136921A (ja) | レジスタアクセス方式 | |
| JPH0739086Y2 (ja) | Ｆｄｄコントロ−ル回路 | |
| JPH06150673A (ja) | 不揮発メモリのアクセス制御装置 | |
| JPH0128965B2 (ja) | ||
| JPH1139222A (ja) | マイクロコンピュータ | |
| JP2001014867A (ja) | 不揮発性半導体記憶装置およびデータ書き込み方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |