JPH10247165A - 書込補償回数有限メモリへのデータ書込方法及びその装置 - Google Patents

書込補償回数有限メモリへのデータ書込方法及びその装置

Info

Publication number
JPH10247165A
JPH10247165A JP6562197A JP6562197A JPH10247165A JP H10247165 A JPH10247165 A JP H10247165A JP 6562197 A JP6562197 A JP 6562197A JP 6562197 A JP6562197 A JP 6562197A JP H10247165 A JPH10247165 A JP H10247165A
Authority
JP
Japan
Prior art keywords
data
memory
writing
access information
written
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6562197A
Other languages
English (en)
Inventor
Kazuyoshi Kato
一喜 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bosch Corp
Original Assignee
Zexel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zexel Corp filed Critical Zexel Corp
Priority to JP6562197A priority Critical patent/JPH10247165A/ja
Priority to EP98103333A priority patent/EP0863513A3/en
Priority to KR1019980006298A priority patent/KR19980079774A/ko
Publication of JPH10247165A publication Critical patent/JPH10247165A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles

Abstract

(57)【要約】 【課題】 書込補償回数有限メモリのデータ書き込み回
数を、簡易な手法により、実質的にその補償回数以上と
する。 【解決手段】 ３つのメモリアドレスＡ〜Ｃを一組とす
ると共に、その内容を、アクセス情報部と実データ部と
に区分し、アクセス情報部にはデータの書き込みが行わ
れる度毎に、一つ前のメモリアドレスにおけるアクセス
情報に１を加算した値を書き込み、実データ部に所望の
データを書き込むようにし、アクセス情報部にアクセス
情報に基づいて、３つのメモリアドレスＡ〜Ｃが循環的
にデータの書き込みの度毎に指定されてゆくようにした
ものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、データの書き込み
及び消去が行えるＩＣモメリへのデータの書込方法に係
り、特に、補償されたデータの書き込み回数が有限であ
るようなＩＣメモリにおけるデータの書き込み回数を、
実質的にその補償された回数以上とするためのデータ書
込方法及びその装置に関する。
【０００２】
【従来の技術】データの書き込み回数として有限値が補
償されたＩＣメモリとしては、例えば、ＥＥＰＲＯＭ(E
lectrically Erasable Programable Read-Only Memory)
に代表されるようなものがある。すなわち、ＥＥＰＲＯ
Ｍに代表されるようなデータの書き換え可能なＩＣメモ
リには、所定のアクセス単位、例えば、バイト単位で、
データの書き換えを行った場合に、正常に書き込め、か
つ、その後、正常に読み出しができ得る限界の回数が補
償されており、当該回数を越える場合については、デー
タが必ずしも正常であるとは限らないとされているもの
がある。
【０００３】
【発明が解決しようとする課題】しかしながら、現実に
は、そのようなＩＣメモリを用いた装置の使用状態によ
っては、上述のようにそのＩＣメーカによって補償され
たデータ書き換えの回数を越える可能性がある場合、ま
た、確実に越えるような場合等がある。このような場
合、最も手っ取り早い方策は、補償回数のより大きなも
のを用いるようにすればよいが、当然の事ながら装置の
高価格化を招くこととなり、必ずしも合理的な方策では
ない。また、特に、データの書き換え回数が補償回数近
傍である場合には、費用対効果を考えると、上述のよう
な方策は得策とは言えない。ところが、これまで、この
ような場合、費用の高騰を招くことなく、しかも、ＩＣ
メモリの動作の確実性、安全性を確保できるうような合
理的な方策が望まれながらも決定的なものがなかった。
【０００４】本発明は、上記実状に鑑みてなされたもの
で、ＥＥＰＲＯＭに代表されるような書込補償回数有限
メモリのデータ書き込み回数を、簡易な手法により、実
質的にその補償回数以上とすることのできる書込補償回
数有限メモリへのデータ書込方法及びその装置を提供す
るものである。本発明の他の目的は、ＩＣメモリが用い
られる装置に特別なハードウェアを新たに設けることな
く、実質的な書き込み可能な回数を増大することのでき
る書込補償回数有限メモリへのデータ書込方法及びその
装置を提供することにある。本発明の他の目的は、必要
最小限のアクセスメモリ量の使用で、データ書き込み可
能回数を効率良く増大させることのできる補償回数有限
メモリへのデータ書込方法及びその装置を提供すること
にある。
【０００５】
【課題を解決するための手段】請求項１記載の発明に係
る書込補償回数有限メモリへのデータ書込方法は、書込
補償回数が有限のメモリへ対するデータの書き込み回数
を、実質的に当該補償回数以上とするための書込補償回
数有限メモリへのデータ書込方法であって、複数のメモ
リアドレスを一組とし、データの書き換えの度毎に、当
該データを書き込むメモリアドレスを、前記一組を構成
する複数のメモリアドレスの中で循環的に変えてゆくよ
うにしてなるものである。
【０００６】かかる方法は、特に、複数のメモリアドレ
スを循環的に使用することで、一つのメモリアドレスへ
の書き込み頻度を減少させ、全体として、実質的に補償
回数以上のデータの書き込みができるようにしたもので
ある。複数のメモリアドレスを循環的に用いるために
は、例えば、請求項２記載のように各メモリアドレスに
おけるデータ構造は、データの書き込みの度毎に所定の
手順にしたがって、データの書き込みが生じた度毎に所
定値が書き込まれるアクセス情報部と、本来のデータそ
のものが書き込まれる実データ部とに区分され、前記ア
クセス情報部のアクセス情報に基づいて、データの書き
込み対象となるメモリアドレスを決定するようにしたも
のが好適である。
【０００７】請求項６記載の発明に係る書込補償回数有
限メモリ用データ書込装置は、書込補償回数が有限のメ
モリへ対するデータの書き込み回数を、実質的に当該補
償回数以上とするための書込補償回数有限メモリ用デー
タ書込装置であって、データの書き込み要求が生じた度
毎に、予め定められた複数のメモリアドレスが循環的に
用いられるようにデータの書き込みを行うメモリアドレ
スを決定するアドレス決定手段と、前記アドレス決定手
段により決定されたアドレスに対してデータの書き込み
を行う書込手段と、を具備してなるものである。
【０００８】かかる構成は、特に、先の請求項１記載の
発明に係る書込補償回数有限メモリへのデータ書込方法
を実行するに適したものであり、アドレス決定手段及び
書込手段は、例えば、ＣＰＵによるソフトウェアの実行
により殆どの部分が実現し得るものである。特に、ＣＰ
Ｕを用いてなる既存のデータ書込装置に対しては、ソフ
トウェアの変更を行うことで、本発明に係る装置が実現
できるものである。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図１乃至図７を参照しつつ説明する。なお、以下に
説明する部材、配置等は本発明を限定するものではな
く、本発明の趣旨の範囲内で種々改変することができる
ものである。最初に、本発明の実施の形態における書込
補償回数有限メモリへのデータ書込方法が実行されるデ
ータ書込装置（以下「本装置」と言う）は、ＣＰＵ１
と、リード・ライト駆動回路（図１においては「Ｒ／Ｗ
ＤＲ」と表記）２とを具備してなり、ＥＥＰＲＯＭ３
に対するデータの書き換えを行うものである。このＣＰ
Ｕ１は、いわゆるワンチップ・マイコンであり、例え
ば、予め内部に記憶されたプログラムを実行すること
で、ＥＥＰＲＯＭ３からのＣＰＵ１へのデータの読み出
し、またはＥＥＰＲＯＭ３へ対するデータの書き込み
を、リード・ライト駆動回路（図１においては「Ｒ／Ｗ
ＤＲ」と表記）２を介して行うようになっているもの
である。
【００１０】次に、かかる構成におけるＥＥＰＲＯＭ３
へのデータの書き込み方法について、図２乃至図７を参
照しつつ説明する。最初に、この発明の実施の形態にお
ける書込補償回数有限メモリへのデータ書込方法（以下
「本方法」と言う）について概括的に説明し、その後、
具体的に説明することとする。本方法は、ＩＣメモリへ
のデータの書き込みが、例えば、バイト単位であると仮
定した場合、複数のバイトを一組として、データの書き
込みが行われる毎に、その一組の中から順に、書き込み
の対象となるアドレスを選択することで、一つのアドレ
スに対するデータの書き込みの頻度を低減し、そのＩＣ
メモリに補償されたデータ書き込み回数を実質的に増や
すことができるようにしたものと言うことができるもの
である。
【００１１】以下、具体的に説明する。ＣＰＵ１による
データ書き込み方法が実行されると、最初に、ＥＥＰＲ
ＯＭ３の予め設定された複数のアドレスについてのアク
セス情報の読み込みがなされることとなる（図１のステ
ップ１００参照）。すなわち、この発明の実施の形態に
おいては、３つのアドレス、例えば、アドレスＡ，Ｂ
（Ｂ＝Ａ＋１），Ｃ（Ｃ＝Ａ＋２）をデータの書き込み
を行うための一組とし、データの書き込みの度毎に、こ
の３つのアドレスから一つを順に選択して書き込むよう
にしている。そして、個々のアドレスすなわち、１バイ
トについては図３に示されたように、例えば、１バイト
が８ビットであるとすると、そのデータ構造は、上位２
ビットをアクセス情報部とし、残りの下位６ビットを実
データ部として、アクセス情報部には、データの読み出
し又は書き込み、すなわちアクセスの対象となるアドレ
スを決定するための参照値となるべき情報を格納し（詳
細は後述）、実データ部には、実際に扱うデータそのも
のを格納するようにしている。ステップ１００において
は、３つのアドレスＡ〜Ｃの各々のアクセス情報が読み
取られることとなる。
【００１２】そして、上述のようにして読み取られた３
つのアドレスＡ〜Ｃについてのアクセス情報を基に、予
め設定されている所定の方法に従ってアクセスアドレス
の決定がなされることとなる（図１のステップ１０２参
照）。すなわち、まず、アクセス情報部の情報は、初
回、すなわち、ＥＥＰＲＯＭ３が初期設定により全ての
データが零とされた状態においては、アドレスＡ〜Ｃに
おける何れのアクセス情報も零とされており（図４参
照）、３つのアクセス情報が全て零の場合には、アドレ
スＡがアクセスアドレスと決定されるようにしてあるた
め、仮に、このステップ１０２がそのような状態におけ
るものである場合には、アクセスアドレスはアドレスＡ
と決定されることとなる。
【００１３】ここで、アクセス情報からアクセスアドレ
スを決定する所定の方法として、例えば、いわゆる２次
元変換テーブルようなものが好適である。図５には、そ
のような２次元テーブルの一例が示されており、同図を
参照しつつこの２次元テーブルについて説明すれば、こ
の変換テーブルは、各アドレスにおけるアクセス情報
と、それに対応するアクセスアドレスとをテーブル化し
たものである。アクセス情報は、後述するようにデータ
の書き込みの度毎に、その次のデータの書き込みが行わ
れるアクセスアドレスにおけるアクセス情報が書き換え
られてゆくようになっているものであるので、３つのア
ドレスにおけるアクセス情報の状態と、アクセスアドレ
スとが一定の対応関係を生ずるため、この対応関係を予
め調べ、それをテーブル化すればよく、図５はそのよう
にして作成されたものである。なお、アクセス情報は、
本来２ビットの２進数であるが、図５においては、理解
を容易にするため１０進数で表示してある。そして、当
該決定されたアドレスからのデータの読み出しが行われ
ることとなる（図１のステップ１０４参照）。なお、デ
ータの読み出しが不要であれば、このステップ１０４の
処理は省略して、次のステップ１０６へ進むようにして
もよい。
【００１４】次いで、データの書き込みの要求が生じた
か否かが判定される（図１のステップ１０６参照）。こ
のデータの書き込みの要求の有無の判定は、例えば、一
つのアドレス毎、ユーザがデータ書き込みの要否を、Ｃ
ＰＵ１に接続されたキーボード（図示せず）を用いて所
定のキー入力を行うことにより決定する場合には、所定
のキーが押下されたか否かを判定することにより行うよ
うにすればよい。また、データの書き込みを、ＣＰＵ１
の所定の記憶領域に、予めデータの書き込みが必要なア
ドレスと、そのデータとを入力しておき、これを読み出
して、自動的に行うようにしてもよく、その場合には、
そのようなデータの書き込みのためのデータが読み込ま
れたか否かを判定することで、ステップ１０６における
データの書き込みの要求の有無を判定するようにしても
よい。
【００１５】そして、データの書き込みの要求有りと判
定された場合（ステップ１０６において「有」の場合）
には、アクセス情報の更新が行われ、その更新されたア
クセス情報からアクセスアドレスが決定されて、そのア
クセスアドレスがリード・ライト駆動回路２へ出力され
ることによりアクセスアドレスの更新が行われることと
なる（図１のステップ１０８参照）。すなわち、例え
ば、このデータ書き込み要求が生じた時点の各アクセス
情報が、先に図４に示されたように、全て零であるとす
ると、このアクセス情報の更新においては、アドレスＢ
のアクセス情報が「０」から「１」へ更新されることと
なる（図６参照）。なお、実際のアクセス情報は２進数
であるが、この発明の実施の形態においては、理解を容
易にするため１０進数で表現することとする。
【００１６】そして、この更新されたアクセス情報に基
づいて、アクセスアドレスが先に述べたような変換テー
ブル（図５参照）に基づいて決定されることとなり、こ
の場合、アクセスアドレスはＢとされることとなる。そ
して、このアクセスアドレスがリード・ライト駆動回路
２へ出力され、このリード・ライト駆動回路２へ対する
アクセスアドレスの更新がなされることとなる。次い
で、リード・ライト駆動回路２により、更新されたアク
セスアドレスに対するデータの書き込みが行われ、その
後、再びステップ１０６へ戻りデータの書き込み要求の
受け付け状態となる（図１のステップ１１０参照）。な
お、データの書き込み（図１のステップ１１０参照）の
直前に、例えば、ステップ１０９として（図１には図示
せず）、当該データを書き込むメモリアドレスの実デー
タ部のデータを読み出して、新たに書き込まれるデータ
との比較を行い、同一データである場合には、ステップ
１１０を実行せずにステップ１０６へ戻るようにする一
方、異なるデータの場合にのみステップ１１０を実行さ
せるようにしても好適である。以下、書き込み要求が生
じた度毎に、上述したようにしてアクセス情報が更新さ
れ、その更新されたアクセス情報からアクセスアドレス
が決定されて、当該アクセスアドレスへデータの書き込
みが行われるようになっている。
【００１７】したがって、データの書き込みが行われる
アドレスは、書き込みの度毎に、Ａ→Ｂ→Ｃと順に設定
され、Ｃの次は再びＡが設定されるというように３つの
アドレスが循環的に用いられるようになっている。図７
には、このように、３つのアドレスが循環的に用いられ
る状態における各アクセス情報の変化と、それに対応す
るアクセスアドレスの変化とが模式的に示されている。
先に説明したように、初期状態においては、全てのアク
セス情報が零であり、アクセスアドレスはＡとされる
（図７において丸数字の１の箇所参照）。そして、デー
タの書き込み要求が生ずるとＢのアクセス情報が「１」
に設定され、アクセスアドレスはＢとされる（図７にお
いて丸数字の２の箇所参照）。次に、データの書き込み
要求が生ずるとＣのアクセス情報がＢのアクセス情報＋
１、すなわち１＋１＝２とされ、アクセスアドレスはＣ
とされる（図７の丸数字の３の箇所参照）。その後、新
たにデータの書き込み要求が生ずると、Ａのアクセス情
報がＣのアクセス情報＋１、すなわち２＋１＝３とされ
て、アクセスアドレスはＡとされる（図７の丸数字の４
の箇所参照）。さらに、次のデータの書き込み要求が生
ずると、Ｂのアクセス情報がＡのアクセス情報＋１、す
なわち２ビットの２進数での加算であることから再び零
となり、アクセスアドレスはＢとされることとなる（図
７の丸数字の５の箇所参照）。以下、同様にして図７に
おいて、丸数字の３から丸数字の１４が付された状態が
循環的に繰り返されるようになっている。
【００１８】したがって、例えば、上述のアドレスＡ〜
Ｃの各々に補償されたデータの書き込み回数が１０万回
であると仮定すると、上述したような書き込み方法を実
行することにより、１つのアドレスすなわち１バイト当
たりの書き込み回数は、１０万回であっても、全体とし
て見た場合には、３０万回の書き込みが可能となり、実
質的に書き込み可能な回数を増加できることとなる。
【００１９】なお、上述の発明の実施の形態において
は、データ書き込みの単位を、本発明についての理解を
容易にするため、１バイトと仮定して説明したが、１バ
イトに限定される必要がないことは勿論であり、複数バ
イトをデータ書き込みの単位とする場合にあっても、同
様な考え方で適用できるものである。また、１バイト
は、必ずしも８ビットである必要はなく、勿論他のビッ
ト数であってもよく、なおかつ、１バイトのデータ構造
は、図３に示されたように、必ずしもアクセス情報部が
２ビット、実データ部が６ビットである必要はなく、こ
のデータ構造は、１バイトのビット数、循環的にデータ
の書き換えが行われるメモリアドレスの数とを考慮して
適宜に設定され得るものである。加えて、１バイトの
内、アクセス情報部と実データ部の配置は、必ずしも図
３に示されたような配置に限定される必要はなく、例え
ば、下位２ビットをアクセス情報部、上位６ビットを実
データ部としてもよいものである。
【００２０】さらに、上述の発明の実施の形態において
は、リード・ライト駆動回路２は、ＥＥＰＲＯＭ３から
のデータの読み出し機能とデータの書き込み機能とを有
するものとして説明したが、図１のフローチャートの説
明でも述べたように、ＥＥＰＲＯＭ３へのデータ書き込
みだけを行うようにしてもよいものである。
【００２１】またさらに、図１に示されたフローチャー
トに示されたデータ書き込みを行うためのプログラム
は、ＣＰＵ１に記憶されていることを前提として説明し
たが、必ずしもＣＰＵ１に記憶されている必要はなく、
例えば、各種の記憶手段（フロピィ・ディスク、磁気デ
ィスク、磁気テープ等）に記憶させておき、実行の際に
これらの記憶手段からＣＰＵ１へ読み込むようにしても
よいものである。この場合、それぞれの記憶手段に適し
た読込装置（例えば、フロピィ・ディスクドライブ等の
ようなもの）が必要となることは勿論である。
【００２２】上述した発明の実施の形態においては、ア
クセス情報管理手段は、ＣＰＵ１によるステップ１０
６，１０８（図１参照）の実行により、アドレス情報管
理手段は、ＣＰＵ１によるステップ１００，１０２，１
０８（図１参照）の実行により、書込手段は、ＣＰＵ１
によるステップ１１０（図１参照）の実行並びにリード
・ライト駆動回路２により、書込制御手段は、ＣＰＵ１
によるステップ１０９の実行により、それぞれ実現され
るようになっている。
【００２３】
【発明の効果】以上、説明したように、本発明によれ
ば、複数のメモリアドレスを循環的に用いるようにした
ので、データの書き込み回数を実質的に補償回数以上と
することができる。特に、メモリの内容の一部を、メモ
リアドレスを循環的に使用するために必要な情報を蓄積
するために用い、他の部分を実際のデータ記憶領域とす
ることで、メモリの効率的利用を図ることができ、必要
最小限のアクセスメモリ量で、データの書き込み回数を
実質的に補償回数以上とすることができる。また、既存
のデータ書込装置において、いわゆるソフトウェアの変
更を行うだけで、ハードウェアの新たな追加を行うこと
なく実現可能なものであり、極めて実用性の高い、か
つ、安価な装置を提供することができるものである。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるデータ書込装置に
よるＥＥＰＲＯＭへのデータの書き換え手順を示すフロ
ーチャートである。
【図２】本発明の実施の形態におけるデータ書込装置の
構成例を示す構成図である。
【図３】本発明の実施の形態における１バイトのデータ
構造を模式的に示す模式図である。
【図４】初期状態における３つのアドレスの各アクセス
情報部の設定状態を模式的に示す模式図である。
【図５】アクセス情報からアクセスデータを決定するた
めの変換テーブルの例を模式的に示す模式図である。
【図６】図５に示された状態から次にデータの書き込み
要求が生じた場合におけるアクセス情報の状態を模式的
に示す模式図である。
【図７】アクセス情報とアクセスアドレスの変化を模式
的に示す模式図である。
【符号の説明】
１…ＣＰＵ ２…リード・ライト駆動回路 ３…ＥＥＰＲＯＭ

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 書込補償回数が有限のメモリへ対するデ
    ータの書き込み回数を、実質的に当該補償回数以上とす
    るための書込補償回数有限メモリへのデータ書込方法で
    あって、 複数のメモリアドレスを一組とし、データの書き換えの
    度毎に、当該データを書き込むメモリアドレスを、前記
    一組を構成する複数のメモリアドレスの中で循環的に変
    えてゆくことを特徴とする書込補償回数有限メモリへの
    データ書込方法。
  2. 【請求項２】 各メモリアドレスにおけるデータ構造
    は、データの書き込みの度毎に所定の手順にしたがっ
    て、データの書き込みが生じた度毎に所定値が書き込ま
    れるアクセス情報部と、本来のデータそのものが書き込
    まれる実データ部とに区分され、 前記アクセス情報部のアクセス情報に基づいて、データ
    の書き込み対象となるメモリアドレスを決定することを
    特徴とする請求項１記載の書込補償回数有限メモリへの
    データ書込方法。
  3. 【請求項３】 データの書き込み要求が生じた際、当該
    データの書き込み要求が生じる直前にデータの書き込み
    が行われたメモリアドレスにおけるアクセス情報部のア
    クセス情報に１を加算し、この加算演算により算出され
    た値と他のメモリアドレスにおけるアクセス情報部の値
    とを参照値として所定の変換手順に基づいてデータの書
    き込み対象となるメモリアドレスを決定し、当該メモリ
    アドレスのアクセス情報部には、前記加算演算により算
    出された値を書き込むことを特徴とする請求項２記載の
    書込補償回数有限メモリへのデータ書込方法。
  4. 【請求項４】 所定の変換手順は、各メモリアドレスに
    おけるアクセス情報とアクセスアドレスとの相対関係を
    予めテーブル化した変換テーブルであることを特徴とす
    る請求項３記載の書込補償回数有限メモリへのデータ書
    込方法。
  5. 【請求項５】 データの書き込みの際、当該データが書
    き込まれるメモリアドレスの内容を書き込みの直前に読
    み出して、新たに書き込まれるデータと比較し、双方が
    異なる場合にのみ当該メモリアドレスへのデータの書き
    込みを行うことを特徴とする請求項１、２、３又は４記
    載の書込補償回数有限メモリへのデータ書込方法。
  6. 【請求項６】 書込補償回数が有限のメモリへ対するデ
    ータの書き込み回数を、実質的に当該補償回数以上とす
    るための書込補償回数有限メモリ用データ書込装置であ
    って、 データの書き込み要求が生じた度毎に、予め定められた
    複数のメモリアドレスが循環的に用いられるようにデー
    タの書き込みを行うメモリアドレスを決定するアドレス
    決定手段と、 前記アドレス決定手段により決定されたアドレスに対し
    てデータの書き込みを行う書込手段と、 を具備してなることを特徴とする書込補償回数有限メモ
    リ用データ書込装置。
  7. 【請求項７】 アドレス決定手段は、 データの書き込み要求が生じた際に、予め定められた複
    数のメモリアドレスの各々の所定のビット位置における
    アクセス情報を、所定の手順にしたがって書き換えるア
    クセス情報管理手段と、 データの書き込み要求が生じた際に、前記アクセス情報
    管理手段により書き換えられた前記アクセス情報を参照
    し、所定の変換手順により、データの書き込みを行うメ
    モリアドレスを決定するアドレス情報管理手段と、 を具備してなることを特徴とする請求項６記載の書込補
    償回数有限メモリ用データ書込装置。
  8. 【請求項８】 アクセス情報管理手段は、データの書き
    込み要求が生じる直前にデータの書き込みが行われたメ
    モリアドレスにおけるアクセス情報に１を加算し、その
    加算値を前記メモリアドレスの次のメモリアドレスのア
    クセス情報部へ書き込み、 アドレス情報管理手段は、各メモリアドレスにおけるア
    クセス情報とアクセスアドレスとの相対関係を予めテー
    ブル化した変換テーブルに基づいて、データの書き込み
    を行うメモリアドレスを決定することを特徴とする請求
    項７記載の書込補償回数有限メモリ用データ書込装置。
  9. 【請求項９】 書込手段によるデータの書き込み直前
    に、当該データが書き込まれるメモリアドレスのデータ
    を読み出して、新たに書き込まれるデータとの比較を行
    い、双方が同一である場合には、書込手段によるデータ
    の書き込みを中止させる書込制御手段を設けたことを特
    徴とする請求項６、７又は８記載の書込補償回数有限メ
    モリ用データ書込装置。
JP6562197A 1997-03-05 1997-03-05 書込補償回数有限メモリへのデータ書込方法及びその装置 Pending JPH10247165A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6562197A JPH10247165A (ja) 1997-03-05 1997-03-05 書込補償回数有限メモリへのデータ書込方法及びその装置
EP98103333A EP0863513A3 (en) 1997-03-05 1998-02-26 Method of writing data into memory with finite guaranteed write number of times and device for writing data into such memory
KR1019980006298A KR19980079774A (ko) 1997-03-05 1998-02-27 입력보상회수 유한메모리에의 데이터 입력방법 및 입력보상회수 유한메모리용 데이터 입력장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6562197A JPH10247165A (ja) 1997-03-05 1997-03-05 書込補償回数有限メモリへのデータ書込方法及びその装置

Publications (1)

Publication Number Publication Date
JPH10247165A true JPH10247165A (ja) 1998-09-14

Family

ID=13292288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6562197A Pending JPH10247165A (ja) 1997-03-05 1997-03-05 書込補償回数有限メモリへのデータ書込方法及びその装置

Country Status (3)

Country Link
EP (1) EP0863513A3 (ja)
JP (1) JPH10247165A (ja)
KR (1) KR19980079774A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1346364B8 (en) 2000-12-20 2013-01-09 Callahan Cellular L.L.C. Data processing device with a write once memory (wom)
US8463983B2 (en) * 2009-09-15 2013-06-11 International Business Machines Corporation Container marker scheme for reducing write amplification in solid state devices
FR2959586B1 (fr) * 2010-04-30 2012-06-22 Proton World Int Nv Procede d'ecriture et de lecture dans une memoire d'atomicite
KR20190083517A (ko) * 2018-01-04 2019-07-12 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
CN111370048A (zh) * 2018-12-25 2020-07-03 北京兆易创新科技股份有限公司 一种非易失存储器编程状态处理方法以及装置
CN114138201A (zh) * 2021-12-02 2022-03-04 国网山东省电力公司营销服务中心(计量中心) 电能表内置存储器数据存储监控方法及系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4763305A (en) * 1985-11-27 1988-08-09 Motorola, Inc. Intelligent write in an EEPROM with data and erase check
KR0135082B1 (ko) * 1988-04-28 1998-04-20 오가 노리오 정보 기억방법 및 그 장치
US4922456A (en) * 1988-04-29 1990-05-01 Scientific-Atlanta, Inc. Method of reducing wearout in a non-volatile memory with double buffer
JP3251968B2 (ja) * 1992-01-20 2002-01-28 富士通株式会社 半導体記憶装置
EP0596198B1 (en) * 1992-07-10 2000-03-29 Sony Corporation Flash eprom with erase verification and address scrambling architecture
FR2712412B1 (fr) * 1993-11-12 1996-02-09 Peugeot Dispositif de sauvegarde de données dans un ensemble à microprocesseur notamment de véhicule automobile.

Also Published As

Publication number Publication date
KR19980079774A (ko) 1998-11-25
EP0863513A2 (en) 1998-09-09
EP0863513A3 (en) 1999-10-13

Similar Documents

Publication Publication Date Title
US20060064576A1 (en) Boot systems and methods
JPH08328762A (ja) 半導体ディスク装置及びそのメモリ管理方法
US7711891B1 (en) Method, system, and computer-readable medium for updating memory devices in a computer system
US8914602B2 (en) Display controller having an embedded non-volatile memory divided into a program code block and a data block and method for updating parameters of the same
JPH10247165A (ja) 書込補償回数有限メモリへのデータ書込方法及びその装置
JPH08339298A (ja) マイクロプロセッサにおける命令追加方法及びそれを用いたマイクロプロセッサ
KR100223844B1 (ko) 옵션 자동 설정 회로
EP0870237B1 (en) Processing system and method for reading and restoring information in a ram configuration
KR970702522A (ko) 마이크로코드 명령에 대한 정보를 갱신하기 위한 방법 및 장치(apparatus and method for updating information in a writable microcode control store)
US20020083291A1 (en) Nonvolatile semiconductor memory
US6338100B1 (en) Microcontroller having SRAM for storing program instructions and program interface for obtaining the program instructions from an external source
JP2627370B2 (ja) 開発支援システム
JP4599707B2 (ja) ダウンロード・データの版数管理方式
JP3090048B2 (ja) 標準プログラムの機能拡張方法及び方式
JPH11259308A (ja) プログラマブルコントローラ
KR20010056103A (ko) 시스템에서 부팅 및 수행 프로그램을 공유하는 플래시메모리 및 그 메모리 갱신 방법
JP3753572B2 (ja) シミュレーションシステムおよび命令シミュレーション方法
JP2581057B2 (ja) 評価用マイクロコンピユ−タ
JP5040051B2 (ja) 情報処理装置および方法、記録媒体、並びにプログラム
JP2000259448A (ja) プログラムデバッグ装置
TW578104B (en) Method for simplifying the burning procedure of memory
JPH0739086Y2 (ja) Ｆｄｄコントロ−ル回路
JPS5927303A (ja) プログラム修正装置
JP2003196087A (ja) マイクロコントローラのメモリアドレッシング方法及びページマッピング装置
JP3236714B2 (ja) プログラム変換装置およびプログラム変換方法