JPS58186844A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPS58186844A JPS58186844A JP7095182A JP7095182A JPS58186844A JP S58186844 A JPS58186844 A JP S58186844A JP 7095182 A JP7095182 A JP 7095182A JP 7095182 A JP7095182 A JP 7095182A JP S58186844 A JPS58186844 A JP S58186844A
- Authority
- JP
- Japan
- Prior art keywords
- control
- address
- microinstruction
- storage device
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
- G06F9/328—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for runtime instruction patching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/268—Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野の説明）
本発明は、情報処理装置に使用するマイクロプログラム
制御装置、特にマイクロ命令語の書換え制御方式に特徴
をもつマイクロプログラム制御装置に関する。
制御装置、特にマイクロ命令語の書換え制御方式に特徴
をもつマイクロプログラム制御装置に関する。
（従来技術の説明）
従来、この種の情報処理装置用マイクロプログラム制御
装置では、いったん、制御記憶装置にマイクロ命令語を
格納すると、書換えられずにそのまま保持されているの
で、必要なマイクロプログラムはすべて、あらかじめマ
イクロプログラム制御記憶装置に格納しておかなければ
１ならない。 このため、マイクロプログラム制御装置
の制御記憶装置が大容量化する傾向にあった。 かかる
大容量化に対する回避対策の一つとして、比較的動作速
度が遅くてもよいマイクロ命令語は、例えば主記憶装置
の内部に格納する手法も試みられている。
装置では、いったん、制御記憶装置にマイクロ命令語を
格納すると、書換えられずにそのまま保持されているの
で、必要なマイクロプログラムはすべて、あらかじめマ
イクロプログラム制御記憶装置に格納しておかなければ
１ならない。 このため、マイクロプログラム制御装置
の制御記憶装置が大容量化する傾向にあった。 かかる
大容量化に対する回避対策の一つとして、比較的動作速
度が遅くてもよいマイクロ命令語は、例えば主記憶装置
の内部に格納する手法も試みられている。
しかしこの場合には、主記憶装置内部に記憶さレテイル
マイクロ命令語を実行するだめの特別々ハードウェアが
必要であった。
マイクロ命令語を実行するだめの特別々ハードウェアが
必要であった。
一方、制御記憶装置内部のマイクロ命令語を書換えるこ
とのできる機能をもったマイクロプログラム制御装置で
も、例えば主記憶装置の内部に格納されているマイクロ
命令語を読出して置換えする場合には、その漁備、およ
び主記憶装置へのアクセスに多大なオーバーヘッドが必
要であった。 これによってマイクロプログラム制御装
置の性能が低下するか、または書換えるべき制御記憶装
置内部のアドレスが固定してしまうと云う欠点があった
。
とのできる機能をもったマイクロプログラム制御装置で
も、例えば主記憶装置の内部に格納されているマイクロ
命令語を読出して置換えする場合には、その漁備、およ
び主記憶装置へのアクセスに多大なオーバーヘッドが必
要であった。 これによってマイクロプログラム制御装
置の性能が低下するか、または書換えるべき制御記憶装
置内部のアドレスが固定してしまうと云う欠点があった
。
（発明の詳細な説明）
本発明の目的は、制御記憶装置の大容量化の回避対策と
して、高速性能が必要なマイクロ命令語のみを制御記憶
装置に直接格納し、比較的低速度でもよいマイクロ命令
語は、例えば主記憶装置にいったん格納しておき、主記
憶装置内部のマイクロ命令語が必要になった時点で１例
えばサービスプロセサでマイクロプログラム制御装置内
部のワーキングレジスタに一時格納し、マイクロプログ
ラムの制御によってワーキングレジスタから制御記憶装
置へ必要々マイクロ命令語を転送することにより、上記
欠点を解決し主記憶装置へのアクセスのためのオーバー
ヘッドを無くしたマイクロプログラム制御装置を提供す
ることにある。 さらに１本発明の他の目的はマイクロ
命令語を格納しながら他のマイクロ命令語も実行できる
ようにするとともに、制御記憶装置内部の自由な場所を
書換えることができるように構成したマイクロプログラ
ム制御装置を提供することにある。
して、高速性能が必要なマイクロ命令語のみを制御記憶
装置に直接格納し、比較的低速度でもよいマイクロ命令
語は、例えば主記憶装置にいったん格納しておき、主記
憶装置内部のマイクロ命令語が必要になった時点で１例
えばサービスプロセサでマイクロプログラム制御装置内
部のワーキングレジスタに一時格納し、マイクロプログ
ラムの制御によってワーキングレジスタから制御記憶装
置へ必要々マイクロ命令語を転送することにより、上記
欠点を解決し主記憶装置へのアクセスのためのオーバー
ヘッドを無くしたマイクロプログラム制御装置を提供す
ることにある。 さらに１本発明の他の目的はマイクロ
命令語を格納しながら他のマイクロ命令語も実行できる
ようにするとともに、制御記憶装置内部の自由な場所を
書換えることができるように構成したマイクロプログラ
ム制御装置を提供することにある。
（発明の構成と作用の説明）
本発明によるマイクロプログラム制御装置はマイクロ命
令語によって制御されるもので、かかるマイクロ命令語
はアドレスフィールドと実行制御フィールドとを含んだ
ものである。
令語によって制御されるもので、かかるマイクロ命令語
はアドレスフィールドと実行制御フィールドとを含んだ
ものである。
本発明によるマイクロプログラム制御装置は第１および
第２の制御記憶装置と、デコーダと１ワーキングレジス
タと、選択器と、マイクロ命令保持レジスタと、アロウ
フロップと全具備したものである。 第１の制御記憶装
置では＼実行制御フィールドの内部に書換えアドレス部
分と書換え動作指示部分とを含んだマイクロ命令語を複
数個格納する。 第２の制御記憶装置はアドレスフィー
ルドと実行制御フィールドとを含んだマイクロ命令語を
格納するものであ弘書換え可能なものである。
第２の制御記憶装置と、デコーダと１ワーキングレジス
タと、選択器と、マイクロ命令保持レジスタと、アロウ
フロップと全具備したものである。 第１の制御記憶装
置では＼実行制御フィールドの内部に書換えアドレス部
分と書換え動作指示部分とを含んだマイクロ命令語を複
数個格納する。 第２の制御記憶装置はアドレスフィー
ルドと実行制御フィールドとを含んだマイクロ命令語を
格納するものであ弘書換え可能なものである。
デコーダは書換え動作指示部分の情報を解読する。
ワーキングレジスタは第２の制御記憶装置に新た々マイ
クロ命令語を与えるものであり、第１の制御記憶装置に
書換え動作指示部分が記憶されている場合に限シ、書換
えアドレス部分によって指示されたアドレスにしたがっ
て新たなマイクロ命令語を供給するものである。
ワーキングレジスタは第２の制御記憶装置に新た々マイ
クロ命令語を与えるものであり、第１の制御記憶装置に
書換え動作指示部分が記憶されている場合に限シ、書換
えアドレス部分によって指示されたアドレスにしたがっ
て新たなマイクロ命令語を供給するものである。
選択器は第１の制御記憶装置、または第２の制御記憶装
置のいずれかを選択する。 マイクロ命令保持レジスタ
は選択器から出力されたマイクロ命令語を保持するもの
である。 アロウフロップはデコーダの出力をラッチし
て第２の匍制御記憶装置に供給するものである１、 （実施例の説明） 次に本説明について図面を参照して詳細に説明する。
第１図は本発明によるマイクロプログラム制御装置の一
実施例を示すブロック図である。 第２図はマイクロプ
ログラム制御装置において通常に実行されるマイクロ命
令の構成を示す図であり、第３図はかかるマイクロ命令
を書換えるときにおけるマイクロ命令の構成を示す図で
ある。
置のいずれかを選択する。 マイクロ命令保持レジスタ
は選択器から出力されたマイクロ命令語を保持するもの
である。 アロウフロップはデコーダの出力をラッチし
て第２の匍制御記憶装置に供給するものである１、 （実施例の説明） 次に本説明について図面を参照して詳細に説明する。
第１図は本発明によるマイクロプログラム制御装置の一
実施例を示すブロック図である。 第２図はマイクロプ
ログラム制御装置において通常に実行されるマイクロ命
令の構成を示す図であり、第３図はかかるマイクロ命令
を書換えるときにおけるマイクロ命令の構成を示す図で
ある。
第１図において、ワーキングレジスタ１の内容は信号線
１０１を介して第２の制御記憶装置３に導かれている。
１０１を介して第２の制御記憶装置３に導かれている。
なお、ワーキングレジスタ。
１には外部の主記憶装置の内部にあったマイクロ命令語
が、例えば外部のサービスプロセザの制御によってすで
に格納されているものとする。
が、例えば外部のサービスプロセザの制御によってすで
に格納されているものとする。
この点に関しては本発明の範囲外であるので＼制御方法
については特に説明しガい。
については特に説明しガい。
第１および第２の制御記憶装置２．３には、第２図に示
すように実行制御フィールド２１と入アドレスフィール
ドの第１の部分ηと、アドレスフィールドの第２の部分
器とから構成されたマイクロ命令語が格納されている。
すように実行制御フィールド２１と入アドレスフィール
ドの第１の部分ηと、アドレスフィールドの第２の部分
器とから構成されたマイクロ命令語が格納されている。
このだめ、アドレスフィールドの第２の部分２３によっ
て、第１および第２の制御記憶装置２１３に格納されて
いる任意のマイクロ命令語を読出すことができる。 ア
ドレスフィールドの第１の部分２２の内容は選択器４の
選択信号となるビットである１、 このビットの値が０
であるならば第１の制御記憶装置２を選択し、このビッ
トの値が１である々らば第２の制御記憶装置３を選択す
る。 また、アドレスフィールドの第１、および第２の
部分２２．２３によって、次に実行されるべきマイクロ
命令語が格納されているアドレスを指示する。 第１お
よび第２の制御記憶装置２．３はそれぞれ信号線１０２
．１０３を介して選択器４に導びかれている。
て、第１および第２の制御記憶装置２１３に格納されて
いる任意のマイクロ命令語を読出すことができる。 ア
ドレスフィールドの第１の部分２２の内容は選択器４の
選択信号となるビットである１、 このビットの値が０
であるならば第１の制御記憶装置２を選択し、このビッ
トの値が１である々らば第２の制御記憶装置３を選択す
る。 また、アドレスフィールドの第１、および第２の
部分２２．２３によって、次に実行されるべきマイクロ
命令語が格納されているアドレスを指示する。 第１お
よび第２の制御記憶装置２．３はそれぞれ信号線１０２
．１０３を介して選択器４に導びかれている。
選択器４の出力は信号線１０４を介してマイクロ命令保
持レジスタ６に導かれており、第３図に示すような書換
え指示をするマイクロ命令語が読出されたときには、実
行制御フィールドの書換え指示マイクロ命令（ＯＶＬＷ
Ｔ）部分３２が信号線１０５を介してデコーダ５に送出
される。
持レジスタ６に導かれており、第３図に示すような書換
え指示をするマイクロ命令語が読出されたときには、実
行制御フィールドの書換え指示マイクロ命令（ＯＶＬＷ
Ｔ）部分３２が信号線１０５を介してデコーダ５に送出
される。
デコーダ５の出力は信号線１０６を介してアロウフロツ
ブ７に導かれている。
ブ７に導かれている。
デコーダ５によって読出された命令語の部分が曹換え指
示マイクロ命令（ＯＶＬＷＴ）部分３２であると判断さ
れたならば、次のクロックで１クロック分だけアロウフ
ロップ７は状態１にセットされる。 アロウフロツブ７
の出力は第２の制御記憶装置３への書込み動作を可能に
する役目があるため、アロウフロップ７の出力は信号線
１０７を介して第２の制御記憶装置３に導かれる。 第
２図に示すような構成のマイクロ命令語々らば、マイク
ロ命令保持レジスタ６の出力に含まれているアドレスフ
ィールドの第２の部分２３は第１の制御記憶装置２、お
よび第２の制御記憶装置３に信号線１０８によって導か
れている。
示マイクロ命令（ＯＶＬＷＴ）部分３２であると判断さ
れたならば、次のクロックで１クロック分だけアロウフ
ロップ７は状態１にセットされる。 アロウフロツブ７
の出力は第２の制御記憶装置３への書込み動作を可能に
する役目があるため、アロウフロップ７の出力は信号線
１０７を介して第２の制御記憶装置３に導かれる。 第
２図に示すような構成のマイクロ命令語々らば、マイク
ロ命令保持レジスタ６の出力に含まれているアドレスフ
ィールドの第２の部分２３は第１の制御記憶装置２、お
よび第２の制御記憶装置３に信号線１０８によって導か
れている。
この場合、アドレスフィールドの第２の部分２３は次の
マイクロ命令語の読出しアドレスとなる。
マイクロ命令語の読出しアドレスとなる。
実行制御フィールド２１の内容は信号線１１１を介して
外部の情報処理装置へ送出され、ここで通常の実行制御
が行々われる。 アトし／スフイールドの第１の部分２
２は信号線１０９を介して選択器４に導かれており、上
記動作を制御するのに使われる。 もし、マイクロ命令
語が第３図に示すような構成である場合にはＸ書換えア
ドレスフィールド部分３１の内容は信号線１１０を介し
て第２の制御記憶装置３に導かれており、書込み時のア
ドレスとして使用される。 なお〜書換えアドレスフィ
ールド部分３１の内容は上記アロウフロツブ７の出力が
状態１のときのみ有効であり、ビット長はアドレスフィ
ールドの第２の部分２３と同様である。 第２図におけ
るマイクロ命令語の構成と第３図におけるマイクロ命令
語の構成とを比較してみると、第２図における実行制御
フィールド２１が、第３図における書換えアドレスフィ
ールド部分３１と書換えマイクロ命令（ＯＶＬＷＴ）部
分３２とに機能変更されている。 まだ、第３図に示す
構成のマイクロ命令語は第１の制御記憶装置２の内部の
みに存在する。 す々わち、この場合には第１の制御記
憶装置２の内部に存在するマイクロ命令語の指示によっ
て第２の制御記憶袋ｆ３の内部に存在するマイクロ命令
語が書換えられる。
外部の情報処理装置へ送出され、ここで通常の実行制御
が行々われる。 アトし／スフイールドの第１の部分２
２は信号線１０９を介して選択器４に導かれており、上
記動作を制御するのに使われる。 もし、マイクロ命令
語が第３図に示すような構成である場合にはＸ書換えア
ドレスフィールド部分３１の内容は信号線１１０を介し
て第２の制御記憶装置３に導かれており、書込み時のア
ドレスとして使用される。 なお〜書換えアドレスフィ
ールド部分３１の内容は上記アロウフロツブ７の出力が
状態１のときのみ有効であり、ビット長はアドレスフィ
ールドの第２の部分２３と同様である。 第２図におけ
るマイクロ命令語の構成と第３図におけるマイクロ命令
語の構成とを比較してみると、第２図における実行制御
フィールド２１が、第３図における書換えアドレスフィ
ールド部分３１と書換えマイクロ命令（ＯＶＬＷＴ）部
分３２とに機能変更されている。 まだ、第３図に示す
構成のマイクロ命令語は第１の制御記憶装置２の内部の
みに存在する。 す々わち、この場合には第１の制御記
憶装置２の内部に存在するマイクロ命令語の指示によっ
て第２の制御記憶袋ｆ３の内部に存在するマイクロ命令
語が書換えられる。
以上の構成をもとにして本発明の動作を詳細に説明する
。
。
最初に、通常のマイクロプログラムを実行する場合には
、ソフトウェア命令によってマイクロ命令保持レジスタ
６にセットされているアドレスフィールドの第１および
第２の部分２２．２３に対して、ソフトウェア命令によ
って決定される固定値がセットされる。 この固定値に
よって最初にマイクロ命令語が第１、および第２の制御
記憶装置２．３から読出される。
、ソフトウェア命令によってマイクロ命令保持レジスタ
６にセットされているアドレスフィールドの第１および
第２の部分２２．２３に対して、ソフトウェア命令によ
って決定される固定値がセットされる。 この固定値に
よって最初にマイクロ命令語が第１、および第２の制御
記憶装置２．３から読出される。
アドレスフィールドの第１の部分２２に設定されている
値によって、選択器４は第１の制御記憶装置２か１ある
いは第２の制御記憶装置３かのいずれかを選択し・読出
した内容をマイクロ命令保持レジスタ６に格納する。
次のステップでは、実行制御フィールド２１の内容は信
号線１１１を介して外部の情報処理装置へ送出され、そ
こで実行される。 これと同時に、アドレスフィールド
の第２の部分２３の内容により次のマイクロ命令語が読
出され１アドレスフイールドの鳩１の部分ｎの内容によ
って、第１の制御記憶装置２か、あるいは第２の制御記
憶装置３かのいずれか一方が選択される０、 一方、マ
イクロ命令保持レジスタ６に読出されたマイクロ命令語
が実行された後、以下のステップでは順次上と同様なシ
ーケンスによって実行制御されろう次に、本発明のマイ
クロ命令語の書換え動作ここで、第１の制御記憶装置２
から読出されたマイクロ命令語が第３図に示すような構
成であったと仮定する。 このとき、書換えマイクロ命
令（ＯＶＴ、Ｗ’ｌｌ’ ）部分冨はデコーダ５で解読
されるので、アロウフロツプ７の出力は状態１にセット
される。 したがって、以上説明したように書換えアド
レス部分３１の値に対応して第２の制御記憶装置３にデ
ータが１込まれる。
値によって、選択器４は第１の制御記憶装置２か１ある
いは第２の制御記憶装置３かのいずれかを選択し・読出
した内容をマイクロ命令保持レジスタ６に格納する。
次のステップでは、実行制御フィールド２１の内容は信
号線１１１を介して外部の情報処理装置へ送出され、そ
こで実行される。 これと同時に、アドレスフィールド
の第２の部分２３の内容により次のマイクロ命令語が読
出され１アドレスフイールドの鳩１の部分ｎの内容によ
って、第１の制御記憶装置２か、あるいは第２の制御記
憶装置３かのいずれか一方が選択される０、 一方、マ
イクロ命令保持レジスタ６に読出されたマイクロ命令語
が実行された後、以下のステップでは順次上と同様なシ
ーケンスによって実行制御されろう次に、本発明のマイ
クロ命令語の書換え動作ここで、第１の制御記憶装置２
から読出されたマイクロ命令語が第３図に示すような構
成であったと仮定する。 このとき、書換えマイクロ命
令（ＯＶＴ、Ｗ’ｌｌ’ ）部分冨はデコーダ５で解読
されるので、アロウフロツプ７の出力は状態１にセット
される。 したがって、以上説明したように書換えアド
レス部分３１の値に対応して第２の制御記憶装置３にデ
ータが１込まれる。
このとき、供給されるデータはワーキングレジスタ１か
ら与えられるが、ワーキングレジスタ１の内部のどのデ
ータを供給するかは、例えば外部のサービスプロセサの
制御のもとで決定される。 この点に関しては本発明の
範囲外であるため特に説明はしない。
ら与えられるが、ワーキングレジスタ１の内部のどのデ
ータを供給するかは、例えば外部のサービスプロセサの
制御のもとで決定される。 この点に関しては本発明の
範囲外であるため特に説明はしない。
壕だ、第２の制御記憶装置３に新たなマイクロ命令語を
書込むのと並行し、アドレスフィールドの第２の部分２
３にセットされた値によって次のマイクロ命令語が読出
される。
書込むのと並行し、アドレスフィールドの第２の部分２
３にセットされた値によって次のマイクロ命令語が読出
される。
もし、読出されたマイクロ命令語が第２図に示すような
構成であれば、通常の実行制御が行なわれる。 もし
、読出されたマイクロ命令語が第３図に示すような構成
であれば、再度書込みを実行し、その後で順次マイクロ
プログラムが実行される。
構成であれば、通常の実行制御が行なわれる。 もし
、読出されたマイクロ命令語が第３図に示すような構成
であれば、再度書込みを実行し、その後で順次マイクロ
プログラムが実行される。
（発明の詳細な説明）
本発明は以上説明したように、書換え可能な制御記憶装
置を使用し、マイクロ命令語の実行制御フィールドを書
換えマイクロ命令部分と書換えアドレス部分との組合せ
に置換えされるように構成し、これによって通常のマイ
クロプログラムを実行しながら制御記憶装置内部の任意
のアドレスに存在するマイクロ命令語を容易に書換えら
れると云う効果がある。
置を使用し、マイクロ命令語の実行制御フィールドを書
換えマイクロ命令部分と書換えアドレス部分との組合せ
に置換えされるように構成し、これによって通常のマイ
クロプログラムを実行しながら制御記憶装置内部の任意
のアドレスに存在するマイクロ命令語を容易に書換えら
れると云う効果がある。
第１図は本発明によるマイクロプログラム制御装置の一
実施例の構成を示すブロック図、第２図は第１図のマイ
クロプログラム制御装置に使用される通常のマイクロ命
令語の構成を示す図、第３図は第１図のマイクロプログ
ラムｆｉｌｌ 御装置に使用される書換え動作指示用マ
イクロ命令語の構成を示す図である。 １・・・ワーキングレジスタ ２１３°゛°制御記憶装置 ４・・・選択器 ５・・・デコーダ６・・・マ
イクロ命令保持レジスタ ７・・・アロウフロツプ １０１〜１１１・・・信号線 特許出願人 日本電気株式会社
実施例の構成を示すブロック図、第２図は第１図のマイ
クロプログラム制御装置に使用される通常のマイクロ命
令語の構成を示す図、第３図は第１図のマイクロプログ
ラムｆｉｌｌ 御装置に使用される書換え動作指示用マ
イクロ命令語の構成を示す図である。 １・・・ワーキングレジスタ ２１３°゛°制御記憶装置 ４・・・選択器 ５・・・デコーダ６・・・マ
イクロ命令保持レジスタ ７・・・アロウフロツプ １０１〜１１１・・・信号線 特許出願人 日本電気株式会社
Claims (1)
- アドレスフィールドと実行制御フィールドとを含んだマ
イクロ命令語によって制御されるマイクロプログラム制
御装置において＼前記実行制御フィールドに書換えアド
レス部分と書換え動作指示部分とを含んだマイクロ命令
語を格納するだめの第１の制御記憶装置と、前記アドレ
スフィールドと前記実行制御フィールドとを含んだマイ
クロ命令語を格納して書換え可能な第２の制御記憶装置
と、前記１−換え動作指示部分の情報を解読するだめの
デコーダと、前記第１の制御記憶装置に前記書換え動作
指示部分が記憶されている場合に限って前記書換えアド
レス部分によって指示されたアドレスにしたがい、前記
第２の制御記憶装置に新たなマイクロ命令語を与えるだ
めのワーキングレジスタと、前記第１の制御配憶装置、
または前記第２の制御記憶装置のいずれかを選択するた
めの選択器と１前記選択器から出力されたマイクロ命令
語を保持するためのマイクロ命令保持レジスタと、前記
デコーダの出力をラッチして前記第２の制御記憶装置に
供給するだめの了ロウフロップとを具備したことを％Ｉ
ｉｌ［とするマイクロプログラム制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7095182A JPS58186844A (ja) | 1982-04-27 | 1982-04-27 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7095182A JPS58186844A (ja) | 1982-04-27 | 1982-04-27 | マイクロプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58186844A true JPS58186844A (ja) | 1983-10-31 |
Family
ID=13446317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7095182A Pending JPS58186844A (ja) | 1982-04-27 | 1982-04-27 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58186844A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61269444A (ja) * | 1984-12-07 | 1986-11-28 | Nec Corp | デ−タ伝送方式 |
-
1982
- 1982-04-27 JP JP7095182A patent/JPS58186844A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61269444A (ja) * | 1984-12-07 | 1986-11-28 | Nec Corp | デ−タ伝送方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4176394A (en) | Apparatus for maintaining a history of the most recently executed instructions in a digital computer | |
| US3958221A (en) | Method and apparatus for locating effective operand of an instruction | |
| JPH0346850B2 (ja) | ||
| JPS6122817B2 (ja) | ||
| JPH03233630A (ja) | 情報処理装置 | |
| KR100223844B1 (ko) | 옵션 자동 설정 회로 | |
| US6205539B1 (en) | Method for manipulating a stack pointer with post increment/decrement operation | |
| JPS58186844A (ja) | マイクロプログラム制御装置 | |
| JP2000207203A (ja) | マイクロコントロ―ラ | |
| JPH10247165A (ja) | 書込補償回数有限メモリへのデータ書込方法及びその装置 | |
| JP2819753B2 (ja) | パイプライン・マイクロプロセッサ | |
| JPH10222460A (ja) | データ転送制御装置 | |
| JPS6233621B2 (ja) | ||
| JPH0287227A (ja) | データ処理装置 | |
| JPS63237143A (ja) | プログラマブルコントロ−ラ | |
| JPS5841526B2 (ja) | チヤネル指令語先取りバツフア制御方式 | |
| JPS6320631A (ja) | レジスタ選択方式 | |
| JP2002544619A (ja) | 専用ポインタメモリを使用するオブジェクト指向処理 | |
| JPS6046747B2 (ja) | 初期プログラム読込方式 | |
| JPS6051736B2 (ja) | 情報処理装置 | |
| JPS62210542A (ja) | レジスタ選択方式 | |
| JPH0578052B2 (ja) | ||
| JPS62221030A (ja) | マイクロプログラム制御方式 | |
| JPS59186048A (ja) | マイクロプログラム制御方式 | |
| JPS63223828A (ja) | マイクロプログラム制御装置 |