JPS61269444A - デ−タ伝送方式 - Google Patents
デ−タ伝送方式Info
- Publication number
- JPS61269444A JPS61269444A JP60273370A JP27337085A JPS61269444A JP S61269444 A JPS61269444 A JP S61269444A JP 60273370 A JP60273370 A JP 60273370A JP 27337085 A JP27337085 A JP 27337085A JP S61269444 A JPS61269444 A JP S61269444A
- Authority
- JP
- Japan
- Prior art keywords
- firmware
- transmitter
- data transmission
- address
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報全伝送する伝送路と、この伝送路に接続さ
れ情報の授受を行う複数の装置とを有するデータ伝送シ
ステムに係り、特にシステムの状態のモニタリングと蓄
積(以下、トレースと呼称する〕機能のめるファームウ
ェア’kW行することができるデータ伝送装置に関する
ものである。
れ情報の授受を行う複数の装置とを有するデータ伝送シ
ステムに係り、特にシステムの状態のモニタリングと蓄
積(以下、トレースと呼称する〕機能のめるファームウ
ェア’kW行することができるデータ伝送装置に関する
ものである。
従来のデータ伝送システムの一例が米国特許第4.33
5,426号明細書に開示されている。
5,426号明細書に開示されている。
従来のトレース機能は、めらゆる条件のトレース機能を
サポートする場合、一般には常に使う必要がなくても予
め内蔵されるファームウェアに格納するという方法が採
られている。
サポートする場合、一般には常に使う必要がなくても予
め内蔵されるファームウェアに格納するという方法が採
られている。
上記のような従来の方法では、常に使う必要がなくても
予め内蔵されるファームウェアに格納しなければならな
いため、ファームウェアのステップ数が増大し、また、
通常のファームウェア処理の性能が低下するなどの欠点
がある。また、読出専用記憶装置にファームウェアが書
き込まれているとき、ユーザが運用中、保守時に特定の
ところでファームウェアのトレースを取りたい場合には
、予め内蔵されているファームウェアにトレース機能が
付いていないため、全くトレースが取れないという問題
点がめった。
予め内蔵されるファームウェアに格納しなければならな
いため、ファームウェアのステップ数が増大し、また、
通常のファームウェア処理の性能が低下するなどの欠点
がある。また、読出専用記憶装置にファームウェアが書
き込まれているとき、ユーザが運用中、保守時に特定の
ところでファームウェアのトレースを取りたい場合には
、予め内蔵されているファームウェアにトレース機能が
付いていないため、全くトレースが取れないという問題
点がめった。
本発明は以上の点に鑑み、このような問題全解決すると
共にかかる欠点を除去すべくなされたもので、その目的
は予め内蔵されたファームウェアを変更することなく、
トレース機能を必要とするときのみ、通常のデータ転送
とをく同じ寸法でトレース機能のめるファームウニアラ
興行することができるデータ伝送方式を提供することに
るる。
共にかかる欠点を除去すべくなされたもので、その目的
は予め内蔵されたファームウェアを変更することなく、
トレース機能を必要とするときのみ、通常のデータ転送
とをく同じ寸法でトレース機能のめるファームウニアラ
興行することができるデータ伝送方式を提供することに
るる。
このような目的を達成するため、本発明は、複数の装置
のうち第1の装置から第2の装置にファームウェアをロ
ードする手段と、任意の値を設定する設定手段とを備え
、ファームウニアラ・実行している上記第2の装置がそ
のファームウェアをアクセスするアドレスと上記設定手
段によって設定した値と一致したとき特定のアドレスに
サブルーテンコールし得るようにしたものでろり、また
、上記第1の装置から一ヒ記第2の装置に特定のコマン
ド全送出すると上記第2の装置が上記ファームウェアを
アクセスするアドレスと上記設定手段によって設定した
値に一致したとしてもサブルーチンコールしない手段を
含むようにしたものでるる。
のうち第1の装置から第2の装置にファームウェアをロ
ードする手段と、任意の値を設定する設定手段とを備え
、ファームウニアラ・実行している上記第2の装置がそ
のファームウェアをアクセスするアドレスと上記設定手
段によって設定した値と一致したとき特定のアドレスに
サブルーテンコールし得るようにしたものでろり、また
、上記第1の装置から一ヒ記第2の装置に特定のコマン
ド全送出すると上記第2の装置が上記ファームウェアを
アクセスするアドレスと上記設定手段によって設定した
値に一致したとしてもサブルーチンコールしない手段を
含むようにしたものでるる。
ファームウェアをアクセスするアドレスと設定した値と
一致すると特定のアドレスにブランチする機能を外部か
らのコマンドエリ操作する。
一致すると特定のアドレスにブランチする機能を外部か
らのコマンドエリ操作する。
以下、図面に基づき本発明の実施例全詳細に説明する。
第1図は本発明の適用されるデータ伝送システムの一例
を示す説明図でるる。
を示す説明図でるる。
本発明の理解を容易にするため、まず、これについて説
明する。
明する。
図において、1,2φ・@4はそれぞれデータ伝送装置
、11.12・番・・14はこれら各データ伝送装!1
〜4間のループ系伝送路で、このデータ伝送シスチムニ
複数のデータ伝送装置1〜4とループ系伝送路11〜1
4から構成されている。
、11.12・番・・14はこれら各データ伝送装!1
〜4間のループ系伝送路で、このデータ伝送シスチムニ
複数のデータ伝送装置1〜4とループ系伝送路11〜1
4から構成されている。
第2図は本発明の一貢施例を示すブロック図でるる。
この第2図において第1図と同一符号のものは相当部分
を示し、データ伝送装!1〜4は、それぞれ伝送路制御
回路21とこの伝送路制御回路21を制御し各種情報の
授受を行うプロセッサ22およびデータバス23.伝送
路制御回路21を制御するための制御信号を伝送する信
号線群241割込信号をプロセッサ22に送出する割込
線25力為ら構成されている。
を示し、データ伝送装!1〜4は、それぞれ伝送路制御
回路21とこの伝送路制御回路21を制御し各種情報の
授受を行うプロセッサ22およびデータバス23.伝送
路制御回路21を制御するための制御信号を伝送する信
号線群241割込信号をプロセッサ22に送出する割込
線25力為ら構成されている。
第3図はこの第2図の実施例rおけるプロセッサ22に
係る部分を抽出した構成例を示すブロック図でるる。
係る部分を抽出した構成例を示すブロック図でるる。
この第3図において第2図と同一符号のものは相当部分
を示し、31はマイクロ命令アドレスレジスタ(以下、
MARと呼称する)、32はこのMAR31と一致した
い内容を入れるための一致アドレスレジスタ(以下、C
ARと呼称する)、33はMAR31の出力とCAR3
2の出力を比較する比較回路で、この比較回路33はM
AR31の出力とCAR32の出力が一致し友とき一致
信号C8を発生するように構成されている。
を示し、31はマイクロ命令アドレスレジスタ(以下、
MARと呼称する)、32はこのMAR31と一致した
い内容を入れるための一致アドレスレジスタ(以下、C
ARと呼称する)、33はMAR31の出力とCAR3
2の出力を比較する比較回路で、この比較回路33はM
AR31の出力とCAR32の出力が一致し友とき一致
信号C8を発生するように構成されている。
34はこの一致信号C8を有効にするための起動フリッ
プフロップ、35はこの起動フリップ70ツブ34の出
力と比較回路33からの一致信号C8を入力としこれら
両入力の論理積をとるアンド回路、36はアンド回路3
5からのセレクト信号(一致信号)SS+’に入力とし
上記一致信号C8を1サイクル間セットするフリップフ
ロップ、37は書込みと読出しが可能な記憶装!(以下
、RAMと呼称する)、38は読出し専用の記憶装置(
以下、ROMと呼称する〕、39はブランチマイクロ命
令の内容を示す値(以下、定数39と呼称する〕、40
はセレクタ、41はこのセレクタ40の出力全入力とす
るマイクロ命令レジスタ(以下、MIRと呼称する〕、
42はマイクロプログラム制御回路でるる。
プフロップ、35はこの起動フリップ70ツブ34の出
力と比較回路33からの一致信号C8を入力としこれら
両入力の論理積をとるアンド回路、36はアンド回路3
5からのセレクト信号(一致信号)SS+’に入力とし
上記一致信号C8を1サイクル間セットするフリップフ
ロップ、37は書込みと読出しが可能な記憶装!(以下
、RAMと呼称する)、38は読出し専用の記憶装置(
以下、ROMと呼称する〕、39はブランチマイクロ命
令の内容を示す値(以下、定数39と呼称する〕、40
はセレクタ、41はこのセレクタ40の出力全入力とす
るマイクロ命令レジスタ(以下、MIRと呼称する〕、
42はマイクロプログラム制御回路でるる。
そして、SSz 、 SS3はそれぞれMA、R31の
上位1ビツトおよびフリップフロップ36カ)らセレク
タ40に供給されるセレクト信号を示し、オーOD+
、ODgはそれぞれRAM 37 およびROM38か
らセレクタ40に供給される出力データを示す。
上位1ビツトおよびフリップフロップ36カ)らセレク
タ40に供給されるセレクト信号を示し、オーOD+
、ODgはそれぞれRAM 37 およびROM38か
らセレクタ40に供給される出力データを示す。
さらに、26はマイクロ命令レジスタ41の出力データ
、2γはマイクロ命令アドレスレジスタ31の出力デー
タ、28はマイクロ命令アドレスレジスタ31の入力デ
ータを示す。
、2γはマイクロ命令アドレスレジスタ31の出力デー
タ、28はマイクロ命令アドレスレジスタ31の入力デ
ータを示す。
々お、セレクタ40の働きけ、SSz = 0 、5S
3=0の場合はODgをセレクトし、5S2=1゜5S
3−=Oの場合(はOD + 全セレクトし、5S2=
0.583−1又はSS2 =1 、5Ss=1 (
DtA合は定数39全セレクトする。
3=0の場合はODgをセレクトし、5S2=1゜5S
3−=Oの場合(はOD + 全セレクトし、5S2=
0.583−1又はSS2 =1 、5Ss=1 (
DtA合は定数39全セレクトする。
第4図はこの第3図の実施例におけるマイクロプログラ
ム制御回路42に係る部分を抽出した構成例を示すブロ
ック図である。
ム制御回路42に係る部分を抽出した構成例を示すブロ
ック図である。
この第4図において第3図と同じ符号のものは相当部分
全示す。101 はサブルーナンコール。
全示す。101 はサブルーナンコール。
割込、またはマイクロ命令(定数39.)が笑行される
とMAR31の内容をホールドするメモリ(以降RTA
と称す〕、102 U RTAiol(7)7ドレスを
示すレジスタ(以降RTCと称す)、103はマイクロ
命令全実行するためのマイクロ命令実行処理部、104
は足数N、105fl、マイクロ命令の実行を無効にす
るためのフリップフロップ、106はマイクロ命令のア
ドレス’t+1カウントアツプする演算回路、107は
定数M、 111 ViRTC102k +1カウン
トアツプする信号線、112はRTC102を−1カウ
ントダウンする信号線、113はRTA 101 の
出力データ、115は演算回路の出力データ、108は
セレノ夕回路、SSs 、 SSMはセレクタ回路10
8の入力となるデータ113〜115.定数Mをセレク
トする信号である。セレクタ回路108の働きi、5S
5−O、SSa =0 (通常のマイクロ命令の笑行〕
の場合は出力データ115がセレクトされ、585−〇
、 SSs = 1 (割込信号25が発生後1サイ
クル間)の場合は足数Nがセレクトされ、5S5=1、
、 SSs =0 (マイクロ命令(足数39)が笑
行うの場合は定数Mがセレクトされ、585−1,58
6=1(サブルーテンを抜は出すマイクロ命令の実行)
の場合は出力データ113がセレクトされる。
とMAR31の内容をホールドするメモリ(以降RTA
と称す〕、102 U RTAiol(7)7ドレスを
示すレジスタ(以降RTCと称す)、103はマイクロ
命令全実行するためのマイクロ命令実行処理部、104
は足数N、105fl、マイクロ命令の実行を無効にす
るためのフリップフロップ、106はマイクロ命令のア
ドレス’t+1カウントアツプする演算回路、107は
定数M、 111 ViRTC102k +1カウン
トアツプする信号線、112はRTC102を−1カウ
ントダウンする信号線、113はRTA 101 の
出力データ、115は演算回路の出力データ、108は
セレノ夕回路、SSs 、 SSMはセレクタ回路10
8の入力となるデータ113〜115.定数Mをセレク
トする信号である。セレクタ回路108の働きi、5S
5−O、SSa =0 (通常のマイクロ命令の笑行〕
の場合は出力データ115がセレクトされ、585−〇
、 SSs = 1 (割込信号25が発生後1サイ
クル間)の場合は足数Nがセレクトされ、5S5=1、
、 SSs =0 (マイクロ命令(足数39)が笑
行うの場合は定数Mがセレクトされ、585−1,58
6=1(サブルーテンを抜は出すマイクロ命令の実行)
の場合は出力データ113がセレクトされる。
第5図は本発明に適用される一般的なフレームの形式を
示す説明図でめる。
示す説明図でめる。
伝送路11〜14(第1図参照)に流れる一般的なフレ
ームは、101111110” k示すフラグパターン
F、送信先のアドレスを示す送信先アドレスDA 、送
信元のアドレスを示す送信元アドレスSA、制御情報C
,データ情報Iお工びフレームチェックジ−タンスで巡
回冗長検査を行う検査ビットFC8から構成されている
。
ームは、101111110” k示すフラグパターン
F、送信先のアドレスを示す送信先アドレスDA 、送
信元のアドレスを示す送信元アドレスSA、制御情報C
,データ情報Iお工びフレームチェックジ−タンスで巡
回冗長検査を行う検査ビットFC8から構成されている
。
=8−
々お、上記データ情報Iは、フレームの構成の一部とし
ては省略されることもめる。
ては省略されることもめる。
つぎに第2図に示す実施例の動作を第1図、第3図、第
4図および第5図を参照して説明する。
4図および第5図を参照して説明する。
いま、第1図に示すデータ伝送装置4が、データ伝送装
置1に対して、特定の処理ルーテンに対して、トレース
情報を取9之いと仮足する。
置1に対して、特定の処理ルーテンに対して、トレース
情報を取9之いと仮足する。
まず、データ伝送装置4はトレース情報を取るためのフ
ァームウェアを含んだ内容全第5図に示すフレームのフ
ォーマットにしたがってデータ伝送装置1宛にコマンド
Aとして送信する。そしてデータ伝送装置1の伝送路制
御回路21(第2図参照)がコマンドAのフレームを受
信すると、伝送路制御回路21内の図示しないバッファ
にフレームを書込み、割込線25の割込信号を発生させ
、プロセッサ22に知らせる。
ァームウェアを含んだ内容全第5図に示すフレームのフ
ォーマットにしたがってデータ伝送装置1宛にコマンド
Aとして送信する。そしてデータ伝送装置1の伝送路制
御回路21(第2図参照)がコマンドAのフレームを受
信すると、伝送路制御回路21内の図示しないバッファ
にフレームを書込み、割込線25の割込信号を発生させ
、プロセッサ22に知らせる。
つぎに、このプロセッサ22内の第3図に示すマイクロ
プログラム制御回路42は割込信号により第2図に示す
伝送路制御回路21内のバッファ′t−信号線群24と
データバス23を通じて第5図に示すフレーム内の制御
情報Cを読取ることによりコマンドAと解釈し、更に、
フレーム内にあるデータ情報I’に信号線群24とデー
タバス23を介してRAM37 に書込み、コマンドA
の動作を終了する。ここで、このRAM37に書込まれ
たファームウェアをこの実施例では以降ファームウェア
Fと呼称する。
プログラム制御回路42は割込信号により第2図に示す
伝送路制御回路21内のバッファ′t−信号線群24と
データバス23を通じて第5図に示すフレーム内の制御
情報Cを読取ることによりコマンドAと解釈し、更に、
フレーム内にあるデータ情報I’に信号線群24とデー
タバス23を介してRAM37 に書込み、コマンドA
の動作を終了する。ここで、このRAM37に書込まれ
たファームウェアをこの実施例では以降ファームウェア
Fと呼称する。
このようにして、データ伝送装置4がデータ伝送装置1
のRAM37にファームウェアFを曹込んだ後、データ
伝送装置1内のCA R32および起動フリップフロッ
プ34にセットし/ヒい情報ヲコマンドA′ft:送信
したときと同じ方法に、Cり、データ伝送装置1に送出
する。そして、データ伝送装置1の伝送路制御回路21
(第2図参照)がコマンドBのフレームを受信すると、
割込線25の割込信号を発生させ、プロセッサ22に知
らせる。
のRAM37にファームウェアFを曹込んだ後、データ
伝送装置1内のCA R32および起動フリップフロッ
プ34にセットし/ヒい情報ヲコマンドA′ft:送信
したときと同じ方法に、Cり、データ伝送装置1に送出
する。そして、データ伝送装置1の伝送路制御回路21
(第2図参照)がコマンドBのフレームを受信すると、
割込線25の割込信号を発生させ、プロセッサ22に知
らせる。
プロセッサ22内のマイクロプログラム制御回路42は
割込信号により伝送路制御回路21のバッファをアクセ
スし、フレーム内の制御情報Cを読取ることによりコマ
ンドBと解釈し、フレーム内にあるデータ情報■を信号
線群24とデータバス23を通じてCAR32に、デー
タ伝送装置4により指定された値(この実施例では以降
喚X nとする)icAR32にセットし、さらに、起
動フリップフロップ34に論理値 \+ i II f
fiセットし、コマンドBの動作を終了する。
割込信号により伝送路制御回路21のバッファをアクセ
スし、フレーム内の制御情報Cを読取ることによりコマ
ンドBと解釈し、フレーム内にあるデータ情報■を信号
線群24とデータバス23を通じてCAR32に、デー
タ伝送装置4により指定された値(この実施例では以降
喚X nとする)icAR32にセットし、さらに、起
動フリップフロップ34に論理値 \+ i II f
fiセットし、コマンドBの動作を終了する。
そして、データ伝送装置1は起動フリップフロップ34
にセットされると、本来のマイクロ命令冥行処理中MA
R31の値が@ X IIの値になる。
にセットされると、本来のマイクロ命令冥行処理中MA
R31の値が@ X IIの値になる。
すると、比較回路33の出力信号線に得られる一致信号
C8がオンとなり、さらに、アンド回路35の出力信号
線に得られるセレクト信号(一致信号)SS+ カオン
となり、フリップフロップ36がけイクルの間オンとな
るため、セレクタ40は定数39を強制的にセレクトし
、MIR41にセットされる。ただし、このフリップフ
ロップ36が1サイクル間オンの間、アドレスのカウン
トアツプは抑止される。
C8がオンとなり、さらに、アンド回路35の出力信号
線に得られるセレクト信号(一致信号)SS+ カオン
となり、フリップフロップ36がけイクルの間オンとな
るため、セレクタ40は定数39を強制的にセレクトし
、MIR41にセットされる。ただし、このフリップフ
ロップ36が1サイクル間オンの間、アドレスのカウン
トアツプは抑止される。
更に、マイクロプログラム制御回路42内において、そ
のマイクロ命令(定数39)全第4図のマイクロ命令冥
行処理部103にエフ冥行すると、現任のMAR31の
値すX“の次にアクセスするアドレスは、第4図のRT
A 101 にデータ線26を通して入力されてRT
C102に示されるアドレスにセットされ、RTC10
2が信号111に、J:り+1カウントアツプする。一
方、マイクロ命令(定数39)が買付されると、5Ss
−1,5Se=0が発生し、定数MがセレクトされてM
AR31に「M」の値がセットされる。更に信号116
も発生し、lサイクル間フリップフロップ105 が
セットされ、次のマイクロ命令がNOP動作(何も動作
しない)する。
のマイクロ命令(定数39)全第4図のマイクロ命令冥
行処理部103にエフ冥行すると、現任のMAR31の
値すX“の次にアクセスするアドレスは、第4図のRT
A 101 にデータ線26を通して入力されてRT
C102に示されるアドレスにセットされ、RTC10
2が信号111に、J:り+1カウントアツプする。一
方、マイクロ命令(定数39)が買付されると、5Ss
−1,5Se=0が発生し、定数MがセレクトされてM
AR31に「M」の値がセットされる。更に信号116
も発生し、lサイクル間フリップフロップ105 が
セットされ、次のマイクロ命令がNOP動作(何も動作
しない)する。
従って、MAR31にコマンドAにJ: !II RA
M37に書込まれたファームウェアFの先頭アドレスを
示す値rMJがセットされ、以降、ファームウェアFが
実行される。
M37に書込まれたファームウェアFの先頭アドレスを
示す値rMJがセットされ、以降、ファームウェアFが
実行される。
このようにして、一連のファームウェアが火打すレると
、マイクロプログラム制御回路42内のレジスタにホー
ルドされた値’e MAR31にセットする命令(以後
、この実施例では(E)とする)を実行すると、マイク
ロ命令冥行処理部103 に1vSSs=1.5Sa=
1となり、RTC102に示されるアドレスからRTA
i01i読出し、その出力データ113がセレクタ10
8によりセレクトされMAR31にセットされることに
エフ、元のアドレスに戻る。このとき、RTC102i
d信号112によりカウントダウンする。筐た、信号1
16 も発生してlサイクル間フリップフロップ105
がセットされ、次のマイクロ命令がNOP動作する。
、マイクロプログラム制御回路42内のレジスタにホー
ルドされた値’e MAR31にセットする命令(以後
、この実施例では(E)とする)を実行すると、マイク
ロ命令冥行処理部103 に1vSSs=1.5Sa=
1となり、RTC102に示されるアドレスからRTA
i01i読出し、その出力データ113がセレクタ10
8によりセレクトされMAR31にセットされることに
エフ、元のアドレスに戻る。このとき、RTC102i
d信号112によりカウントダウンする。筐た、信号1
16 も発生してlサイクル間フリップフロップ105
がセットされ、次のマイクロ命令がNOP動作する。
以上の動作をタイムチャートで示すと第6図に示すよう
になる。
になる。
この第6図において、(a)はMAR31、(b)はM
IR41、(c) ld CAR32の各タイムシーケ
ンスを示したものでめり、(d)はアンド回路35の出
力であるセレクト信号SSI ?示し、(e)はフリッ
プフロップss、(f)はセレクタ40 、 (9)は
RTAlol。
IR41、(c) ld CAR32の各タイムシーケ
ンスを示したものでめり、(d)はアンド回路35の出
力であるセレクト信号SSI ?示し、(e)はフリッ
プフロップss、(f)はセレクタ40 、 (9)は
RTAlol。
(h)はRTC102;(i)はフリップフロップ10
5 の各タイムシーケンスを示したものである。
5 の各タイムシーケンスを示したものである。
すなわち、前述の動作は、データ伝送装置4がデータ伝
送装置1に書込まれたファームウェアFはザブルーチン
コールとして実行することになり、データ伝送装置1の
起動フリップフロップ34がリセットされない限、p、
MAR31の値がXになる九びにファームウェアFが実
行され、目的とするマイクロアドレスレベルのトレース
がとれる。さらに、予めデータ伝送装置1に格納されて
いるファームウェアを変更する必要がないため、運用上
混乱を起さない。
送装置1に書込まれたファームウェアFはザブルーチン
コールとして実行することになり、データ伝送装置1の
起動フリップフロップ34がリセットされない限、p、
MAR31の値がXになる九びにファームウェアFが実
行され、目的とするマイクロアドレスレベルのトレース
がとれる。さらに、予めデータ伝送装置1に格納されて
いるファームウェアを変更する必要がないため、運用上
混乱を起さない。
そして、この実施例では、ファームウェアFの内容はフ
ァームウェアFが実行されるたびにデータ伝送装置1内
で処理されtコマンド’&RAMエリアに順番に格納し
てゆく処理と、ファームウェアFの処理回数全RAM
工IJアに格納する機能を備えている。
ァームウェアFが実行されるたびにデータ伝送装置1内
で処理されtコマンド’&RAMエリアに順番に格納し
てゆく処理と、ファームウェアFの処理回数全RAM
工IJアに格納する機能を備えている。
この格納されiRAM37 の中身は、全データ伝送装
置からコマンドCにより読取ることができる。
置からコマンドCにより読取ることができる。
例えば、データ伝送装置4がデータ伝送装置1に対して
コマンド転送途中すると、データ伝送装置1の伝送路制
御回路21がコマンドCのフレームを受信し、割込線2
5の割込信号を発生させ、プロセッサ22に知らせる。
コマンド転送途中すると、データ伝送装置1の伝送路制
御回路21がコマンドCのフレームを受信し、割込線2
5の割込信号を発生させ、プロセッサ22に知らせる。
そして、プロセッサ22内のマイクロプログラム制御回
路42は上記割込信号によりフレームの中身′fj:読
取り、フレーム内の制御情報Ci読取ることによりコマ
ンドCと解釈し、RAM 37 内にあるトレース情報
全データバス23全介して伝送路制御回路21に送る。
路42は上記割込信号によりフレームの中身′fj:読
取り、フレーム内の制御情報Ci読取ることによりコマ
ンドCと解釈し、RAM 37 内にあるトレース情報
全データバス23全介して伝送路制御回路21に送る。
さらに、このマイクロ70グラム制御回路42が伝送路
制御回路21に対して、第5図に示すフレームのフォー
マットにしたがって伝送路制御回路21を起動すること
により、フラグパターンF、送信先アドレスDA 、送
信元アドレスSA 、制御情報C,デデー情報■、検査
ピッ)Fe2.フラグパターンFの順にデータ伝送装置
1あてに送る。
制御回路21に対して、第5図に示すフレームのフォー
マットにしたがって伝送路制御回路21を起動すること
により、フラグパターンF、送信先アドレスDA 、送
信元アドレスSA 、制御情報C,デデー情報■、検査
ピッ)Fe2.フラグパターンFの順にデータ伝送装置
1あてに送る。
また、トレースの機能を行う必要がなくなったときには
、データ伝送装置47)・らコマンドDをデータ伝送装
置1に送ることにより、達成することができる。このコ
マンドDをデータ伝送装置1内の伝送路制御回路21(
第2図参照)が受信すると、割込線25の割込信号全発
生させ、プロセッサ22に知らせる。そして、このプロ
セッサ22内のマイクロプログラム制御回路42は、上
記割込信号にエクデータバス23を介してフレームの中
身全読取り、フレーム内の制御情報Ct読取ることに、
J:!:lコマンドDと解釈し、起動フリップフロッグ
34全リセツトし、コマンドDの処理を終了する。した
がって、MA、R31と CAR32の値が一致したと
しても、アンド回路35の信号出力線のセレクト信号(
一致信号) SS+ が発生しなくなり、定値39の値
がMIR41に設定されることがなくなる。
、データ伝送装置47)・らコマンドDをデータ伝送装
置1に送ることにより、達成することができる。このコ
マンドDをデータ伝送装置1内の伝送路制御回路21(
第2図参照)が受信すると、割込線25の割込信号全発
生させ、プロセッサ22に知らせる。そして、このプロ
セッサ22内のマイクロプログラム制御回路42は、上
記割込信号にエクデータバス23を介してフレームの中
身全読取り、フレーム内の制御情報Ct読取ることに、
J:!:lコマンドDと解釈し、起動フリップフロッグ
34全リセツトし、コマンドDの処理を終了する。した
がって、MA、R31と CAR32の値が一致したと
しても、アンド回路35の信号出力線のセレクト信号(
一致信号) SS+ が発生しなくなり、定値39の値
がMIR41に設定されることがなくなる。
このように、例えば、データ伝送装置4からデータ伝送
装置1に特足のコマンドを送出すると、上記データ伝送
装置1がファームウェア全アクセスするアドレスと任意
の値を設定する手段に裏って設定した値に一致したとし
てもサブルーチンコールしない。
装置1に特足のコマンドを送出すると、上記データ伝送
装置1がファームウェア全アクセスするアドレスと任意
の値を設定する手段に裏って設定した値に一致したとし
てもサブルーチンコールしない。
上述の例では、ループ状伝送路を介したデータ伝送装置
に対する場合を例にとって説明したが、本発明はこれV
こ限定されるものではなく、例えば、第7図に示すよう
に、データ伝送装置51がデータ伝送装置t521’i
1m伝送路511 を介して情報の伝送を行う方法と、
第8図に示すように、データ伝送装置61がデータ伝送
装置62に伝送路611を介して情報の伝送を行う方法
と、第9図に示すように、データ伝送装置γ12に情報
の伝送を行寸法お工びデータ伝送装置T11 がデータ
伝送装置721 に情報の伝送を行う方法(コマンド
転送途中にるるデータ伝送装置の処理はコマンドを変換
する処理がbるだけで他は全く上記例と同じ)などが考
えられるが、これらはすべて本発明に含まれる。
に対する場合を例にとって説明したが、本発明はこれV
こ限定されるものではなく、例えば、第7図に示すよう
に、データ伝送装置51がデータ伝送装置t521’i
1m伝送路511 を介して情報の伝送を行う方法と、
第8図に示すように、データ伝送装置61がデータ伝送
装置62に伝送路611を介して情報の伝送を行う方法
と、第9図に示すように、データ伝送装置γ12に情報
の伝送を行寸法お工びデータ伝送装置T11 がデータ
伝送装置721 に情報の伝送を行う方法(コマンド
転送途中にるるデータ伝送装置の処理はコマンドを変換
する処理がbるだけで他は全く上記例と同じ)などが考
えられるが、これらはすべて本発明に含まれる。
2!た、第3図において起動フリップフロップ34と一
致アドレスレジスク32が1個づつしか用いてないが、
この様な回路を複数を用いることもでき、更に、第4図
の定数Mもマイクロ命令実行により変えるバスを用いた
としても、本発明に含まれることは言うまでもない。
致アドレスレジスク32が1個づつしか用いてないが、
この様な回路を複数を用いることもでき、更に、第4図
の定数Mもマイクロ命令実行により変えるバスを用いた
としても、本発明に含まれることは言うまでもない。
なお、上記第8図の63.64はそれぞれデータ伝送装
置全示し、第9図の71〜・78および713.722
〜723はそれぞれデータ伝送装置を示す。
置全示し、第9図の71〜・78および713.722
〜723はそれぞれデータ伝送装置を示す。
以上、本発明を伝送路上のフレーム転送による方法を例
にとって説明したが、本発明はこれに限定されるもので
はなく、装置内の内部バスを含めあらゆるインタフェー
スにも当て嵌ぼることに云う1でもない。
にとって説明したが、本発明はこれに限定されるもので
はなく、装置内の内部バスを含めあらゆるインタフェー
スにも当て嵌ぼることに云う1でもない。
以上説明したように、本発明によれば、ファームウェア
をアクセスするアドレスと一致すると物足のアドレスに
ブランチする機能を外部からのコマンドに、l:り操作
できるようにすることにより、予め格納されているファ
ームウェアの内容金変えることなく、トレース機能を必
要とするときのみ、トレース機能のあるファームウニア
ラy行することができるので、実用上の効果は極めて大
でるる。
をアクセスするアドレスと一致すると物足のアドレスに
ブランチする機能を外部からのコマンドに、l:り操作
できるようにすることにより、予め格納されているファ
ームウェアの内容金変えることなく、トレース機能を必
要とするときのみ、トレース機能のあるファームウニア
ラy行することができるので、実用上の効果は極めて大
でるる。
第1図は本発明の適用されるデータ伝送システムの例を
示す説明図、第2図は本発明の一実施例を示すブロック
図、第3図は第2図のプロセッサに係る部分を抽出した
構成例を示すブロック図、第4図は第3図のマイクロプ
ログラム制御回路に係る部分を抽出した構成例を示すブ
ロック図、第5図は本発明に適用される一般的なフレー
ムの形式ケ示す説明図、第6図は本発明の動作説明に供
するタイムチャート、第7図、第8図および第9図は本
発明の適用されるデータ伝送システムの他の例を示す説
明図である。 1〜4・・・・データ伝送装置、11〜14・・・・伝
送路、21・・・・伝送路制御回路、22・・・・プロ
セッサ、311III・・マイクロ命令アドレスレジス
タ、3211−・・一致アドレスレジスタ、33・・・
・比較回路、34・・・・起動フリップフロップ、35
會・O・アンド回!、36,105−−・命 フリップ
フロップ、37.38・・・・記憶装置、39 、10
4.107・・・畳定数、40.108 ・・−・セ
レクタ、41・・・・マイクロ命令レジスタ、42・・
・・マイクロプログラム制御回路、101 ・・・・メ
モリ、102 ・・・・レジスタ、103・・・φマイ
クロ命令笑行処理部、106 ・・・・演算回路、51
.52.61〜64.71〜T8・・争・データ伝送装
置、511,811 ・・・・伝送路、711〜71
3,721〜723 −・・・データ伝送装置。
示す説明図、第2図は本発明の一実施例を示すブロック
図、第3図は第2図のプロセッサに係る部分を抽出した
構成例を示すブロック図、第4図は第3図のマイクロプ
ログラム制御回路に係る部分を抽出した構成例を示すブ
ロック図、第5図は本発明に適用される一般的なフレー
ムの形式ケ示す説明図、第6図は本発明の動作説明に供
するタイムチャート、第7図、第8図および第9図は本
発明の適用されるデータ伝送システムの他の例を示す説
明図である。 1〜4・・・・データ伝送装置、11〜14・・・・伝
送路、21・・・・伝送路制御回路、22・・・・プロ
セッサ、311III・・マイクロ命令アドレスレジス
タ、3211−・・一致アドレスレジスタ、33・・・
・比較回路、34・・・・起動フリップフロップ、35
會・O・アンド回!、36,105−−・命 フリップ
フロップ、37.38・・・・記憶装置、39 、10
4.107・・・畳定数、40.108 ・・−・セ
レクタ、41・・・・マイクロ命令レジスタ、42・・
・・マイクロプログラム制御回路、101 ・・・・メ
モリ、102 ・・・・レジスタ、103・・・φマイ
クロ命令笑行処理部、106 ・・・・演算回路、51
.52.61〜64.71〜T8・・争・データ伝送装
置、511,811 ・・・・伝送路、711〜71
3,721〜723 −・・・データ伝送装置。
Claims (2)
- (1)情報を伝送する伝送路と、この伝送路に接続され
情報の授受を行う複数の装置とを有するデータ伝送シス
テムにおいて、前記複数の装置のうち第1の装置から第
2の装置にファームウェアをロードする手段と、任意の
値を設定する設定手段とを備え、ファームウェアを実行
している前記第2の装置が該ファームウェアをアクセス
するアドレスと前記設定手段によつて設定した値と一致
したとき特定のアドレスにサブルーチンコールし得るよ
うにしたことを特徴とするデータ伝送方式。 - (2)情報を伝送する伝送路と、この伝送路に接続され
情報の授受を行う複数の装置とを有するデータ伝送シス
テムにおいて、前記複数の装置のうち第1の装置から第
2の装置にファームウェアをロードする手段と、任意の
値を設定する設定手段と、前記第1の装置から前記第2
の装置に特定のコマンドを送出すると前記第2の装置が
前記ファームウェアをアクセスするアドレスと前記設定
手段によつて設定した値に一致したとしてもサブルーチ
ンコールしない手段とを備えてなることを特徴とするデ
ータ伝送方式。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25736584 | 1984-12-07 | ||
JP59-257365 | 1984-12-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61269444A true JPS61269444A (ja) | 1986-11-28 |
JPH0776932B2 JPH0776932B2 (ja) | 1995-08-16 |
Family
ID=17305368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60273370A Expired - Lifetime JPH0776932B2 (ja) | 1984-12-07 | 1985-12-06 | デ−タ伝送方式 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4882705A (ja) |
JP (1) | JPH0776932B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1337132C (en) * | 1988-07-15 | 1995-09-26 | Robert Filepp | Reception system for an interactive computer network and method of operation |
US5434999A (en) * | 1988-11-09 | 1995-07-18 | Bull Cp8 | Safeguarded remote loading of service programs by authorizing loading in protected memory zones in a terminal |
US5142680A (en) * | 1989-04-26 | 1992-08-25 | Sun Microsystems, Inc. | Method for loading an operating system through a network |
US5565999A (en) * | 1990-12-21 | 1996-10-15 | Canon Kabushiki Kaisha | Image data communication processing method, and apparatus therefor |
WO1992015950A1 (en) * | 1991-02-27 | 1992-09-17 | Boehringer Mannheim Corporation | Method of communicating with microcomputer controlled instruments |
US5528490A (en) * | 1992-04-10 | 1996-06-18 | Charles E. Hill & Associates, Inc. | Electronic catalog system and method |
JP2747171B2 (ja) * | 1992-07-06 | 1998-05-06 | 株式会社 政治広報センター | 選挙端末装置及び投票確定方法 |
US5423008A (en) * | 1992-08-03 | 1995-06-06 | Silicon Graphics, Inc. | Apparatus and method for detecting the activities of a plurality of processors on a shared bus |
US5371687A (en) * | 1992-11-20 | 1994-12-06 | Boehringer Mannheim Corporation | Glucose test data acquisition and management system |
US6088516A (en) * | 1995-03-30 | 2000-07-11 | Kreisel; Glenn M. | Method for cloning a source application with assignment of unique identifier to clone application |
US5970471A (en) * | 1996-03-22 | 1999-10-19 | Charles E. Hill & Associates, Inc. | Virtual catalog and product presentation method and apparatus |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51142939A (en) * | 1975-06-03 | 1976-12-08 | Fujitsu Ltd | Data processor |
JPS58186844A (ja) * | 1982-04-27 | 1983-10-31 | Nec Corp | マイクロプログラム制御装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4318174A (en) * | 1975-12-04 | 1982-03-02 | Tokyo Shibaura Electric Co., Ltd. | Multi-processor system employing job-swapping between different priority processors |
US4138718A (en) * | 1977-11-14 | 1979-02-06 | Allen-Bradley Company | Numerical control system with downloading capability |
CA1121859A (en) * | 1977-11-25 | 1982-04-13 | Victor H. Hasson | Apparatus and method for generating a glow discharge |
US4167779A (en) * | 1978-03-10 | 1979-09-11 | Digital Equipment Corporation | Diagnostic apparatus in a data processing system |
US4266271A (en) * | 1978-10-10 | 1981-05-05 | Chamoff Martin E | Reconfigurable cluster of data-entry terminals |
US4325120A (en) * | 1978-12-21 | 1982-04-13 | Intel Corporation | Data processing system |
US4363093A (en) * | 1980-03-10 | 1982-12-07 | International Business Machines Corporation | Processor intercommunication system |
US4412281A (en) * | 1980-07-11 | 1983-10-25 | Raytheon Company | Distributed signal processing system |
FR2500659B1 (fr) * | 1981-02-25 | 1986-02-28 | Philips Ind Commerciale | Dispositif pour l'allocation dynamique des taches d'un ordinateur multiprocesseur |
US4489379A (en) * | 1982-01-25 | 1984-12-18 | International Business Machines Corporation | Distributed data processing in ring-structured networks architected for full duplex peer-to-peer operation of processing stations and uninterruptible transfer of long data records between stations |
JPS5971562A (ja) * | 1982-10-18 | 1984-04-23 | Hitachi Ltd | 時分割計算機システムの制御方式 |
US4598364A (en) * | 1983-06-29 | 1986-07-01 | International Business Machines Corporation | Efficient trace method adaptable to multiprocessors |
US4564901A (en) * | 1983-07-21 | 1986-01-14 | Burroughs Corporation | Method of performing a sequence of related activities via multiple asynchronously intercoupled digital processors |
-
1985
- 1985-12-06 JP JP60273370A patent/JPH0776932B2/ja not_active Expired - Lifetime
-
1988
- 1988-08-02 US US07/227,461 patent/US4882705A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51142939A (en) * | 1975-06-03 | 1976-12-08 | Fujitsu Ltd | Data processor |
JPS58186844A (ja) * | 1982-04-27 | 1983-10-31 | Nec Corp | マイクロプログラム制御装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0776932B2 (ja) | 1995-08-16 |
US4882705A (en) | 1989-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4839797A (en) | Microprocessor compatible with any software represented by different types of instruction formats | |
US5652852A (en) | Processor for discriminating between compressed and non-compressed program code, with prefetching, decoding and execution of compressed code in parallel with the decoding, with modified target branch addresses accommodated at run time | |
US3898624A (en) | Data processing system with variable prefetch and replacement algorithms | |
CA1109967A (en) | Expandable microprogram memory | |
US3800291A (en) | Data processing system memory relocation apparatus and method | |
US20030051122A1 (en) | Trace information generation apparatus for generating branch trace information omitting at least part of branch source information and branch destination information on target processing | |
JPS5911943B2 (ja) | デ−タ処理装置の為のトラツプ機構 | |
US4005391A (en) | Peripheral interrupt priority resolution in a micro program data processor having plural levels of subinstruction sets | |
EP1034472A2 (en) | An instruction decoder | |
JPS61269444A (ja) | デ−タ伝送方式 | |
CN113849433A (zh) | 一种总线控制器的执行方法、装置、总线控制器、计算机设备和存储介质 | |
US4747045A (en) | Information processing apparatus having an instruction prefetch circuit | |
JP2011257904A (ja) | 制御装置及びそのデータ処理方法 | |
CN105824750B (zh) | 一种在NorFlash程序空间调试的软断点模拟方法 | |
JPS5846449A (ja) | コンピユ−タ・プログラムの流れを外部制御する方法および装置 | |
JP2816146B2 (ja) | 回路動作テスト装置 | |
CA1081854A (en) | Control store system and method | |
US4259718A (en) | Processor for a data processing system | |
JP2680828B2 (ja) | ディジタル装置 | |
JPH08221293A (ja) | エミュレータ装置 | |
CN108932171B (zh) | 嵌入式软件交互方法 | |
JPS6316350A (ja) | マイクロプロセッサ | |
JPH03144705A (ja) | プログラマブルコントローラの動作状態監視装置 | |
KR950006585B1 (ko) | 마이크로프로그램 제어장치 및 그 제어방법 | |
JPH11143789A (ja) | バストレース装置 |