JP2000259448A - プログラムデバッグ装置 - Google Patents

Abstract

(57)【要約】 【課題】 デバッグ対象プログラムの種類に応じて、効
率的なデバッグあるいはより実機に近い状態でのデバッ
グを行えるプログラムデバッグ装置を提供する。 【解決手段】 プログラムデバッグ装置５１は、デバッ
グ対象プログラムおよびデータファイルを格納するため
のフラッシュメモリ５を搭載したＣＰＵボード１４をデ
バッグするものであって、デバッグモニタプログラム等
を格納するための代替メモリ４と、代替メモリ４とフラ
ッシュメモリ５との両方を活性化するアドレスデコード
信号ＥＮ１・ＥＮ２を生成するノーマルモード、並び
に、デバッグ対象プログラムおよびデータファイルを代
替メモリ４に読み込んで、代替メモリ４を活性化するた
めのアドレスデコード信号ＥＮ３を生成するデバッグモ
ードのいずれかを選択するためのスイッチ１２とを備え
ている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フラッシュメモリ
等の書き換え可能な不揮発性メモリを搭載したマイクロ
コンピュータシステムのプログラムをデバッグするため
のプログラムデバッグ装置に関するものである。

【０００２】

【従来の技術】従来より、マイクロコンピュータシステ
ムのプログラム開発においては、そのデバッグ及び評価
を行うためにデバッグ装置であるエミュレータやシミュ
レーションソフトウェアが使用されている。

【０００３】一般に、エミュレータでは、マイクロコン
ピュータに搭載されているＲＯＭ（Read-Only Memory)
やフラッシュメモリ等のプログラム格納用メモリの領域
をエミュレータ内に搭載した代替メモリに置き換え、こ
の代替メモリに置き換えた領域に対して種々の操作を行
うことにより、プログラムの詳細なデバッグ作業が可能
となっている。

【０００４】代替メモリには、エミュレータまたはマイ
クロコンピュータから読み出しおよび書き込みが自由に
行えるＲＡＭ(Random Access Memory)が一般的に使用さ
れる。例えば、エミュレータの代替メモリは、そこに格
納されたプログラムをエミュレータ側から参照および変
更することができるようになっており、それゆえ、ユー
ザーがプログラム内容の表示や書き換えを行うことがで
きる。

【０００５】また、割り込み命令を備えたマイクロコン
ピュータのエミュレータは、代替メモリにロードされた
プログラムの任意の箇所をこの割り込み命令に置き換え
て、マイクロコンピュータのプログラム実行中に割り込
みを発生し、エミュレータのデバッグモニタプログラム
に制御を移すことにより、ブレーク機能を実現してい
る。

【０００６】プログラム格納用メモリとしてフラッシュ
メモリを搭載したマイクロコンピュータにおいては、フ
ラッシュメモリにプログラムを格納するために特別な書
き込みの手続きが必要とされる。この書き込みの手続き
も、使用するマイクロコンピュータの制御プログラムと
して記述されている。それゆえ、この書き込みのための
制御プログラムに対しても、デバッグ手段の提供が必要
とされる。

【０００７】特開平８−２９７５９５号公報には、図１
２に示すように、フラッシュメモリ１０１を含むマイク
ロコンピュータにフラッシュメモリ１０１のイネーブル
状態およびディセーブル状態を選択可能な外部端子１１
０を設けて、これとユーザープログラム（ユーザーの開
発したプログラム）を格納するための代替メモリ１０
２、マイクロコンピュータに内蔵されているフラッシュ
メモリ１０１と代替メモリ１０２とを選択的に活性化す
る制御手段１０５を含むエミュレータ１１１の構成が開
示されている。

【０００８】また、このエミュレータ１１１には、上記
ユーザープログラムをデバッグするために代替メモリ１
０２を活性化し、フラッシュメモリ１０１へのユーザー
プログラム書き込みプログラムをデバッグするためにフ
ラッシュメモリ１０１を活性化するための情報を保持可
能なレジスタ１０４が設けられている。

【０００９】この構成によると、マイクロコンピュータ
１０７に設けられた外部端子１１０に入力される信号Ｆ
ＥＮＡ−Ｐによって、フラッシュメモリ１０１のイネー
ブル状態およびディセーブル状態の選択を可能としてい
る。上記公報では、このことが、フラッシュメモリ１０
１へのユーザープログラム書き込みプログラムのデバッ
グを可能とし、フラッシュメモリ１０１を内蔵するマイ
クロコンピュータのプログラムデバッグの効率向上を達
成するとされている。

【００１０】また、上記公報では、制御手段１０５が、
マイクロコンピュータ１０７に内蔵されるフラッシュメ
モリ１０１と代替メモリ１０２とを選択的に活性化する
ことが、フラッシュメモリ１０１を内蔵するマイクロコ
ンピュータのプログラムデバッグの効率向上を達成する
とされている。

【００１１】

【発明が解決しようとする課題】フラッシュメモリを搭
載したマイクロコンピュータシステムにおいて、前記フ
ラッシュメモリは、プログラム格納用のメモリとして使
用されるだけではなくデータ格納用のメモリとして使用
される場合がある。

【００１２】さらに、フラッシュメモリに格納されたデ
ータは、マイクロコンピュータのプログラムによって読
み出されるだけではなく、書き換えが行われる場合があ
る。フラッシュメモリに格納されたデータを書き換える
ためには、まず、書き換えデータが存在する一定サイズ
のブロックを消去した上で、データの書き込みを行うな
どの特別な手順が必要となる。

【００１３】そのため、このようなユーザープログラム
を効率的にデバッグするためには、エミュレータなどの
デバッグ装置がフラッシュメモリ領域に対して、ブレー
ク機能を使用したり、データを参照したり書き換えるな
ど種々の操作を行えることが必要となる。

【００１４】しかしながら、特開平８−２９７５９５号
公報に開示された構成には、フラッシュメモリ１０１を
活性化したときに代替メモリ１０２を使用することがで
きないので、次のような問題点がある。

【００１５】まず、１つめの問題点として、フラッシュ
メモリ１０１を上述したようなデータ格納用メモリとし
て使用する場合には、代替メモリ１０１に格納されたユ
ーザープログラムを実行しながらフラッシュメモリ１０
１に対するデータの書き込みや読み出しを行う際に、ユ
ーザー自身がフラッシュメモリ１０１と代替メモリ１０
２とを切り替えなければならないという問題点がある。
すなわち、ユーザー自身が、ユーザープログラムによっ
て、フラッシュメモリ１０１に対してデータの読み出し
動作または消去動作や書き込み動作を行うときにはフラ
ッシュメモリ１０１を選択し、代替メモリ１０１に格納
されたユーザープログラムを実行するときには代替メモ
リ１０２を選択するというように、フラッシュメモリ１
０１と代替メモリ１０２とを切り替える操作を行う必要
があり、ユーザーの操作が煩雑となる。

【００１６】また、２つめの問題点として、フラッシュ
メモリ１０１に書き込まれたプログラムのデバッグを行
う際に代替メモリ１０２に格納されたプログラムを利用
できないので、デバッグ装置のコマンドを利用してフラ
ッシュメモリ１０１にパッチを当てたり、フラッシュメ
モリ１０１に書き込まれたプログラムに対してマイクロ
コンピュータの割り込み命令を利用したブレーク機能を
設定することができないという問題点がある。

【００１７】本発明の目的は、フラッシュメモリ等の書
き換え可能な不揮発性メモリを搭載したマイクロコンピ
ュータシステムのプログラムをデバッグするためのプロ
グラムデバッグ装置において、デバッグ対象プログラム
の種類に応じて、効率的なデバッグあるいはより実機に
近い状態でのデバッグを行えるプログラムデバッグ装置
を提供することにある。

【００１８】

【課題を解決するための手段】本発明の請求項１記載の
プログラムデバッグ装置は、上記の課題を解決するため
に、第１のプログラムおよびデータファイルを格納する
ための書き換え可能な不揮発性メモリを搭載したマイク
ロコンピュータシステムをデバッグするデバッグ装置で
あって、第２のプログラムを格納するための代替メモリ
と、代替メモリと不揮発性メモリとの両方を活性化する
第１のモード、並びに、上記第１のプログラムおよびデ
ータファイルを代替メモリに読み込んで代替メモリを活
性化する第２のモードのいずれか一方を選択する選択手
段とを備えることを特徴としている。

【００１９】上記構成によれば、第１のモードを選択し
た場合には、不揮発性メモリに格納された第１のプログ
ラムを直接的に検証できるので、実機に近い条件でデバ
ッグを行うことができる。それゆえ、精度の高いデバッ
グを実現することができる。

【００２０】一方、第２のモードを選択した場合には、
プログラムデバッグ時に、不揮発性メモリではなく代替
メモリに読み込んだ第１のプログラムやデータファイル
に対してアクセスできる。それゆえ、マイクロコンピュ
ータの割り込み命令を利用してブレーク機能を実現した
り、データファイルを参照したり書き換えることがで
き、効率の良いデバッグを実現することができる。

【００２１】そして、これらのモードは、デバッグの対
象となる第１のプログラムのデバッグ状況に応じて選択
手段により選択することができるので、第１のプログラ
ムのデバッグ状況に応じた最適なデバッグを行うことが
できる。例えば、第１のプログラムがまだそれほどデバ
ッグできていない状況で、不揮発性メモリ領域に対して
頻繁にブレーク指定を行ったり、メモリの参照や変更を
しながらデバッグを薦める必要があるときは、第２のモ
ードを選択してデバッグを行い、第１のプログラムのデ
バッグがある程度進んだ段階で第１のモードを選択して
第１のプログラムを動作させることにより、実機に近い
条件でのデバッグが可能となる。

【００２２】本発明の請求項２記載のプログラムデバッ
グ装置は、上記の課題を解決するために、請求項１記載
のプログラムデバッグ装置において、第２のモードが選
択されているときに不揮発性メモリに対する書き込み動
作と同等の書き込み動作で代替メモリに対する書き込み
を行う書き込み手段をさらに備えることを特徴としてい
る。

【００２３】上記構成によれば、代替メモリに対する書
き込みを不揮発性メモリに対する書き込み動作と同等の
書き込み動作で行わせることにより、代替メモリによっ
て不揮発性メモリの書き込み動作をエミュレートでき
る。それゆえ、プログラムデバッグ時の不揮発性メモリ
の書き込み動作を代替メモリの書き込み動作にて代替す
ることができる。この結果、不揮発性メモリ上での第１
のプログラムの動作を間接的に検証することができる。
それゆえ、より精度の高いデバッグを実現できる。

【００２４】なお、本明細書において、「同等の書き込
み動作」とは、書き込み時間および書き込み手順が同一
である書き込み動作を指すものとする。

【００２５】本発明の請求項３記載のプログラムデバッ
グ装置は、上記の課題を解決するために、請求項１記載
のプログラムデバッグ装置において、第２のモードが選
択されているときに不揮発性メモリに対する消去動作と
同等の消去動作で代替メモリに対する消去を行う消去手
段をさらに備えることを特徴としている。

【００２６】上記構成によれば、代替メモリに対する消
去を不揮発性メモリに対する消去動作と同等の消去動作
で行わせることにより、代替メモリによって不揮発性メ
モリの消去動作をエミュレートできる。それゆえ、プロ
グラムデバッグ時の不揮発性メモリの消去動作を代替メ
モリの消去動作にて代替することができる。この結果、
不揮発性メモリ上での第１のプログラムの動作を間接的
に検証することができる。それゆえ、より精度の高いデ
バッグを実現できる。

【００２７】なお、本明細書において、「同等の消去動
作」とは、消去時間および消去手順が同一である消去動
作を指すものとする。

【００２８】本発明の請求項４記載のプログラムデバッ
グ装置は、上記の課題を解決するために、請求項１記載
のプログラムデバッグ装置において、上記不揮発性メモ
リに格納された第２のプログラムが、第１のモードが選
択されているときに不揮発性メモリにアクセスして第１
のプログラムを検証するためのデバッグモニタプログラ
ムを含むことを特徴とする請求項１記載のプログラムデ
バッグ装置。

【００２９】上記構成によれば、デバッグモニタプログ
ラムを用いて不揮発性メモリにアクセスすることによ
り、不揮発性メモリ上での第１のプログラムを直接的に
検証することができ、より実機に近い状態でのプログラ
ム検証が可能となる。

【００３０】

【発明の実施の形態】本発明の実施の一形態について図
１ないし図１１に基づいて説明すれば、以下の通りであ
る。本実施の形態に係るプログラムデバッグ装置５１
は、図３のブロック図に示すように、デバッグ対象とな
るマイクロコンピュータシステムとしてのＣＰＵ（Cent
ral Processing Unit)ボード１４と、エミュレータ３１
と、ホスト装置３２とによって構成されており、ＣＰＵ
ボード１４で実行されるユーザープログラム（例えば、
アプリケーションプログラム）やオペレーティングシス
テムプログラムなどのプログラムを検証してデバッグす
るようになっている。

【００３１】ＣＰＵボード１４は、デバッグ対象となる
プログラム（以下、デバッグ対象プログラムと称する）
を実行するためのＣＰＵ（書き込み手段、消去手段）１
に加えて、デバッグ対象プログラム（第１のプログラ
ム）およびデータファイルを格納するための書き換え可
能な不揮発性メモリとしてのフラッシュメモリ５、ＣＰ
Ｕ１の作業用のＲＡＭ３７、メモリマップ制御回路１
１、周辺機能ブロック３４等を備えている。

【００３２】フラッシュメモリ５には、ＣＰＵ１が接続
されており、ＣＰＵ１からアドレス信号４３が入力され
るようになっている。ＲＡＭ３７には、データバス４２
を介してＣＰＵ１が接続されている。これらにより、フ
ラッシュメモリ５およびＲＡＭ３７は、ＣＰＵ１によっ
てデータの読み出しや書き込みができるようになってい
る。

【００３３】メモリマップ制御回路１１には、ＣＰＵ１
が接続されており、ＣＰＵ１から出力されたアドレス信
号４３が入力されるようになっている。メモリマップ制
御回路１１は、アドレス信号４３に基づいて、フラッシ
ュメモリ５、ＲＡＭ３７、およびエミュレータ３１内の
代替メモリ４のアドレス割り当てをそれぞれ決定するよ
うになっている。そして、メモリマップ制御回路１１
は、決定されたアドレス割り当てに応じて、フラッシュ
メモリ５を活性化するためのメモリ活性化信号３８、Ｒ
ＡＭ３７を活性化するためのメモリ活性化信号３９、お
よび代替メモリ４を活性化するためのメモリ活性化信号
４０を出力するようになっている。

【００３４】周辺機能ブロック３４は、特に制限されな
いが、マイクロコンピュータシステムの周辺機能である
タイマー回路、ポート回路、ＵＡＲＴ（汎用非同期送受
信回路）などの通信回路などにより構成されており、Ｃ
ＰＵ１による制御が可能となっている。

【００３５】エミュレータ３１は、ＣＰＵボード１４に
対して、インターフェース４４・４５により双方向通信
が可能となるように接続されている。これにより、エミ
ュレータ３１とＣＰＵボード１４との間では、データバ
ス４２、ＣＰＵ１からのアドレス信号４３、各種制御信
号４１等の通信が可能となっている。

【００３６】エミュレータ３１は、代替メモリ４を備え
るものであれば特に制限はないが、代替メモリ４に加え
て、ブレーク回路４８、トレース回路４９、エミュレー
タ３１全体を制御する制御回路４７等を備えている。

【００３７】代替メモリ４には、インターフェース４４
・４５を介してＣＰＵ１が接続されており、リード／ラ
イトなどのアクセス制御信号４１が入力されるようにな
っている。これにより、代替メモリ４は、ＣＰＵ１によ
ってデータの読み出しや書き込みができるようになって
いる。

【００３８】代替メモリ４には、ユーザープログラムや
オペレーティングシステムプログラムに加えて、ブレー
クの実行、プログラムのステップ実行、各メモリの参照
や変更などのデバッグ機能を実現するためのデバッグモ
ニタプログラム（第２のプログラム）が格納されてい
る。また、代替メモリ４には、デバッグ対象プログラム
をホスト装置３２から読み込むことができるようになっ
ている。代替メモリ４は、ＣＰＵボード１４側とエミュ
レータ３１側との双方からアクセスが可能であり、上記
プログラムはエミュレータ３１側より格納される。な
お、上記デバッグモニタプログラムの実行もＣＰＵ１に
より行われる。

【００３９】ブレーク回路４８は、ハードウェアにより
ユーザープログラムを停止（中断）させる処理、すなわ
ちブレークを実行するための回路である。ブレーク回路
４８は、ホスト装置３２からの指令に基づいて、ユーザ
ープログラムを強制中断させる強制ブレーク信号を発生
させる。また、ブレーク回路４８は、ＣＰＵ１からのア
ドレス信号４３やデータバス４２を監視し、予めエミュ
レータ３１により設定された停止条件が満たされたとき
に、ユーザープログラムを中断させるブレーク信号を発
生する。

【００４０】トレース回路４９には、ＣＰＵボード１４
が信号を出力する各信号線が接続されており、ユーザー
プログラムの実行履歴情報や各メモリ４・５・３７への
アクセス情報が格納されている。トレース回路４９に格
納されたこれらの情報は、ユーザーがホスト装置３２を
通じて内容を確認することができるようになっている。

【００４１】制御回路４７は、エミュレータ３１を構成
する各ブロック（代替メモリ４、ブレーク回路４８、ト
レース回路４９等）の動作を制御するとともに、エミュ
レータ３１とホスト装置３２との通信を制御する。

【００４２】ホスト装置３２には、指示やデータを入力
するための入力手段と各種情報を表示するための表示手
段とを備えた装置、例えば、パーソナルコンピュータな
どが用いられる。ホスト装置３２は、ホストインターフ
ェース５０を介してエミュレータ３１と接続され、これ
によりホスト装置３２との間で双方向通信が行えるよう
になっている。

【００４３】図１は、プログラムデバッグ装置５１のＣ
ＰＵボード１４内のメモリマップ制御回路１１による、
フラッシュメモリ５を活性化する活性化信号ＥＭＵＥＮ
（図３に示す活性化信号３８）およびエミュレータ３１
内の代替メモリ４を活性化する活性化信号ＦＬＨＥＮ
（図３に示す活性化信号４０）を生成するための構成を
示すブロック図である。

【００４４】メモリマップ制御回路（ＭＭＣ）１１に
は、ＣＰＵ１が接続され、ＣＰＵ１からアドレス信号Ａ
Ｄｎ（図３に示すアドレス信号４３）が入力されるよう
になっている。メモリマップ制御回路１１は、アドレス
デコーダ２・３およびその周辺に配置された、ＡＮＤ回
路６、ＮＡＮＤ回路７、ＮＯＴ回路８、ＡＮＤ回路９、
ＮＯＲ回路１０、スイッチ（選択手段）１２、およびプ
ルアップ抵抗１３により、代替メモリ４を活性化する活
性化信号ＥＭＵＥＮおよびフラッシュメモリ５を活性化
する活性化信号ＦＬＨＥＮを生成する。

【００４５】アドレスデコーダ２は、アドレス信号ＡＤ
ｎに基づいて、デバッグ対象プログラムやデータファイ
ルを格納するメモリマップのアドレス（図２に示すメモ
リマップ２０のＦＬＨＥＮに相当）をフラッシュメモリ
５に割り当てるためのアドレスデコード信号ＥＮ１を生
成する。また、アドレスデコーダ２は、アドレス信号Ａ
Ｄｎに基づいて、デバッグモニタプログラム等を格納す
るメモリマップのアドレス（図２に示すメモリマップ２
０のＥＭＵＥＮに相当）を代替メモリ４に割り当てるた
めのアドレスデコード信号ＥＮ２を生成する。

【００４６】アドレスデコーダ３は、アドレス信号ＡＤ
ｎに基づいて、デバッグ対象プログラムやデータファイ
ル、デバッグモニタプログラム等を格納するメモリマッ
プのアドレス（図２に示すメモリマップ２１のＥＭＵＥ
Ｎに相当）を代替メモリ４に割り当てるためのアドレス
デコード信号ＥＮ３を生成する。このとき、アドレスデ
コーダ３によって代替メモリ４に割り当てられるメモリ
マップ２１の領域ＥＭＵＥＮは、アドレスデコーダ２に
よって代替メモリ４に割り当てられるメモリマップ２０
の領域ＥＭＵＥＮおよび領域ＦＬＨＥＮを合わせたもの
と同じサイズであり、格納されるデータも同じである。

【００４７】回路６〜１０は、ＮＯＴ回路８およびＡＮ
Ｄ回路９の入力がＬＯＷレベルであるときには、アドレ
スデコード信号ＥＮ１を代替メモリ４へアドレスデコー
ド信号ＥＮ２をフラッシュメモリ５へそれぞれ送る一
方、ＮＯＴ回路８およびＡＮＤ回路９の入力がＨＩＧＨ
レベルであるときには、アドレスデコード信号ＥＮ３を
代替メモリ４へ送るものである。

【００４８】スイッチ１２およびプルアップ抵抗１３
は、スイッチ１２の接続状態によりＮＯＴ回路８および
ＡＮＤ回路９の入力をＨＩＧＨレベルとＬＯＷレベルと
の間で切り替えるものである。

【００４９】これらの構成によると、スイッチ１２の接
続状態により２種類のメモリマップを切り替えることが
できる。例えば、図２に示す２種類のメモリマップ２０
・２１の一方を選択的に形成することができる。

【００５０】まず、スイッチ１２が接続状態であるノー
マルモード（第１のモード）のときには、ＮＯＴ回路８
の入力はＬＯＷレベルとなり、出力がＨＩＧＨレベルと
なる。このため、ＡＮＤ回路６とＮＡＮＤ回路７とが活
性化される。また、このとき、スイッチ１２に接続され
たＡＮＤ回路９の入力は、ＬＯＷレベルとなるため、非
活性化される。

【００５１】従って、このときは、アドレスデコーダ２
によって生成されたアドレスデコード信号ＥＮ１が、Ｎ
ＯＲ回路１０によって代替メモリ４に送られ、代替メモ
リ４の活性化信号ＥＭＵＥＮとして使用される。このた
め、アドレスデコード信号ＥＮ１がＨＩＧＨレベルとな
るアドレス空間では、代替メモリ４が選択される。

【００５２】また、アドレスデコーダ２によって生成さ
れたアドレスデコード信号ＥＮ２が、フラッシュメモリ
５の活性化信号ＦＬＨＥＮとして使用される。このた
め、アドレスデコード信号ＥＮ２がＨＩＧＨレベルとな
るアドレス空間では、フラッシュメモリ５が選択され
る。これらにより、図２に示すノーマルモードのメモリ
マップ２０が形成される。

【００５３】次に、スイッチ１２が非接続状態であるデ
バッグモード（第２のモード）のときには、ＡＮＤ回路
９の入力はＨＩＧＨレベルとなり、ＡＮＤ回路９が活性
化される。また、このとき、ＮＯＴ回路８の入力はＨＩ
ＧＨレベル、ＮＯＴ回路８の出力はＬＯＷレベルとなる
ため、ＡＮＤ回路６とＮＡＮＤ回路７とが非活性化され
る。

【００５４】従って、アドレスデコーダ３によって生成
されたアドレスデコード信号ＥＮ３が、ＮＯＲ回路１０
によって代替メモリ４に送られ、代替メモリ４の活性化
信号ＥＭＵＥＮとして使用される。このため、アドレス
デコード信号ＥＮ３がＨＩＧＨレベルとなるアドレス空
間では、代替メモリ４が選択される。これにより、図２
に示すデバッグモードのメモリマップ２１が形成され
る。この場合には、フラッシュメモリ５が活性化される
ことはなく、ノーマルモードのメモリマップ２０におけ
るフラッシュメモリ５の領域（アドレスデコード信号Ｅ
Ｎ２がＨＩＧＨレベルとなるアドレス空間）が、代替メ
モリ４に置き換えられる。

【００５５】以上の構成により、プログラムのデバッグ
の形態に応じて、プログラムデバッグ装置５１のメモリ
マップ２０・２１を切り替えることにより、フラッシュ
メモリ５の領域を代替メモリ４に置き換えたプログラム
デバッグ装置５１を提供することができる。

【００５６】図２に示すノーマルモードのメモリマップ
２０は、デバッグのターゲットである実際のマイクロコ
ンピュータシステムのメモリ構成により近いメモリ構成
をしている。

【００５７】メモリマップ２０が選択されたノーマルモ
ードでは、デバッグ対象プログラムの一部と、不揮発性
メモリにアクセスして第１のプログラムを検証するため
のデバッグモニタプログラムとが、代替メモリ４の領域
に格納される。また、残りのデバッグ対象プログラムや
データファイルは、フラッシュメモリ５の領域にデバッ
グモニタプログラムの機能を用いて格納される。これに
より、デバッグ対象プログラムの実行および検証を行う
ことができる。

【００５８】このノーマルモードでは、代替メモリ４に
格納されたプログラムに対しては、デバッグモニタプロ
グラムを用いて、種々のデバッグ操作を行うことができ
る。一方、フラッシュメモリ５の領域に対しては、パッ
チを当てたりＣＰＵ１の割り込み命令を利用してエミュ
レータ３１のブレーク機能を実行することが実用上困難
である。

【００５９】これは、フラッシュメモリ５に対するプロ
グラムなどのデータの書き換えは、データの書き換えの
対象となるアドレスが存在するフラッシュメモリ５のブ
ロックのデータを全て保存した上で、そのブロック全体
を消去し、その次に、フラッシュメモリ５の対象アドレ
スに新たなデータを書き込み、さらに保存したデータを
書き戻すといった複雑な手順が必要であり、実用的でな
いことに起因する。

【００６０】デバッグモードでは、メモリマップ２１が
選択され、フラッシュメモリ５の領域が全て代替メモリ
４に置き換えられる。このデバッグモードでは、デバッ
グ対象プログラム、データファイル、および、デバッグ
モニタプログラムは、全て代替メモリ４に格納される。
代替メモリ４は、ＲＡＭであり、エミュレータ３１から
もデバッグのターゲットであるＣＰＵボード１４からも
容易にアクセスすることができる。

【００６１】従って、デバッグモードでは、代替メモリ
４に置き換えた領域に対して、パッチを当てたりＣＰＵ
１の割り込み命令を利用してエミュレータ３１のブレー
ク機能を実行することが容易である。なお、この場合の
ブレーク機能は、一般的に、ターゲットであるＣＰＵ１
の割り込み命令をデバッグ装置が代替メモリ４に格納さ
れたデバッグ対象プログラム中に埋め込むことにより実
現される。

【００６２】ここで、フラッシュメモリ５の領域を代替
メモリ４に置き換えた場合、ＣＰＵボード１４のデバッ
グ対象プログラムの実行時、この代替メモリ４をフラッ
シュメモリ５と同様に振る舞わせる必要がある。

【００６３】ところが、フラッシュメモリ５に対してデ
ータを書き込むのに必要な時間は、代替メモリ４に対し
てデータを書き込むのに必要な時間と比較すると、ずっ
と長い。例えば、代替メモリ４に対して１バイトのデー
タを書き込む時間が一般的に数十ｎｓであるのに対し、
フラッシュメモリ５に対して１バイトのデータを書き込
むためには一般的に数十μｓの時間が必要となる。

【００６４】この書き込み時間の違いは、ＣＰＵ１のプ
ログラム内で、代替メモリ４に置き換えたフラッシュメ
モリ５の領域に対して書き込みアクセスを行うときに、
フラッシュメモリ５と書き込み時間が等しくなるように
必要なステップ数のウェイト処理を行うことで吸収する
ことができる。すなわち、書き込み時間の違いは、ＣＰ
Ｕ１のプログラム内で本来フラッシュメモリ５へアクセ
スするルーチンを代替メモリ４へアクセスするルーチン
に置き換えることにより吸収される。

【００６５】図４は、ＣＰＵ１のプログラム内におけ
る、メモリマップ２０を用いるノーマルモードの場合
の、ＣＰＵボード１４のデバッグ対象プログラムなどの
データをフラッシュメモリ５へ書き込む処理（書き込み
処理）を示すフローチャートである。

【００６６】プログラムがフラッシュメモリ５へのデー
タの書き込み処理に分岐すると、まず、書き込み元のア
ドレスを変数ＳＲＣに格納（設定）し（Ｓ１）、書き込
み先のアドレスを変数ＤＳＴに格納し（Ｓ２）、書き込
み数（データの書き込み回数）を変数ＣＮＴに格納する
（Ｓ３）。

【００６７】次に、書き込み数ＣＮＴが０であるか否か
を判定し（Ｓ４）、書き込み数ＣＮＴが０であれば処理
を終了する。書き込み数ＣＮＴが０以外であれば、書き
込み元のアドレスＳＲＣから書き込むデータを読み出
し、フラッシュメモリ５の書き込み先のアドレスＤＳＴ
に対して、書き込みコマンドを発行する（Ｓ５）。その
後、フラッシュメモリ５のステータスを監視（モニタ）
して、書き込み処理が完了するのを待つ（Ｓ６）。

【００６８】書き込み処理が完了したら、アドレスＳＲ
ＣおよびＤＳＴを次のアドレスに更新し（Ｓ７）、書き
込み数ＣＮＴを１減算して（Ｓ８）、Ｓ４に戻る。そし
て、Ｓ４からＳ８の処理を、書き込み数ＣＮＴが０にな
るまで繰り返す。これにより、書き込み数ＣＮＴのサイ
ズのデータがフラッシュメモリ５に書き込まれる。

【００６９】図６は、ＣＰＵ１のプログラム内におけ
る、メモリマップ２１を用いるデバッグモードの場合
の、ＣＰＵボード１４のデバッグ対象プログラムなどの
データをフラッシュメモリ５へ書き込む処理（書き込み
処理）を示すフローチャートである。デバッグモードの
場合には、代替メモリ４がフラッシュメモリ５の書き込
み動作と同等の動作を行うように構成されている。

【００７０】プログラムがノーマルモードにおけるフラ
ッシュメモリ５へのデータの書き込み処理に分岐する
と、まず、書き込み元のアドレスを変数ＳＲＣに格納
（設定）し（Ｓ２１）、書き込み先のアドレスを変数Ｄ
ＳＴに格納し（Ｓ２２）、書き込み数（データの書き込
み回数）を変数ＣＮＴに格納する（Ｓ２３）。

【００７１】次に、書き込み数ＣＮＴが０であるか否か
を判定し（Ｓ２４）、書き込み数ＣＮＴが０であれば処
理を終了する。書き込み数ＣＮＴが０以外であれば、書
き込み元のアドレスＳＲＣから書き込みデータを読み出
し、代替メモリ４の書き込み先のアドレスＤＳＴに対し
て書き込みアクセスを行う（Ｓ２５）。また、アドレス
ＳＲＣとＤＳＴを次のアドレスに更新する（Ｓ２６）。

【００７２】代替メモリ４への書き込みアクセスは、一
般的に、フラッシュメモリ５よりずっと短い数十ｎｓで
終了する。そこで、図４に示すＳ６のループを通るのに
かかる処理時間と同等の時間分のウェイト処理を行う
（Ｓ２７）。ウェイト処理完了後、書き込み数ＣＮＴを
１減算する（Ｓ２８）。そして、Ｓ２４からＳ２８の処
理をＣＮＴが０になるまで繰り返す。これにより、書き
込み数ＣＮＴのサイズのデータが代替メモリ４に書き込
まれる。

【００７３】以上の処理により、デバッグモードにおい
て、代替メモリ４に対する書き込みアクセスをフラッシ
ュメモリ５に対する書き込みアクセスと等しい書き込み
時間で行わせることができる。これにより、代替メモリ
４をフラッシュメモリ５のように振る舞わせることが可
能となる。

【００７４】また、代替メモリ４では、その対象エリア
のデータの内容には依存せず、自由に書き込みをするこ
とができる。これに対し、フラッシュメモリ５では、デ
ータを書き込むときにその対象領域が消去されている必
要がある。そのため、フラッシュメモリ５のデータを書
き換える際には、書き込み対象領域を含むブロックの消
去が必要であり、消去動作を行ったとき、書き込み対象
領域のデータは一般的にＦＦＨ（１６進数表記の“Ｆ
Ｆ”）となる。すなわち、一般的に、データが書き込み
済みのフラッシュメモリ５の領域に新たなデータの書き
込みを行う場合、まず、フラッシュメモリ５に対し書き
込み対象領域を含むブロックを消去するコマンドをフラ
ッシュメモリ５に対して発行して、書き込み対象領域の
データをＦＦＨにしている。

【００７５】この消去動作を代替メモリ４に対して行う
ためには、ＣＰＵ１のプログラム内におけるフラッシュ
メモリ５に対して消去コマンドを発行する処理を行う部
分を、代替メモリ４に対して同一領域をデータＦＦＨで
クリアする処理に置き換えたプログラムをＣＰＵ１に組
み込み、このプログラムを用いて代替メモリ４を消去す
ればよい。

【００７６】また、フラッシュメモリ５の消去（１ブロ
ック消去）には、ブロックのサイズによっても異なる
が、一般的に数百ｍｓの時間が必要となる。上記の代替
メモリ４に対して同一領域をＦＦＨでクリアする処理に
かかる時間は、実際のフラッシュメモリ５を消去する時
間に比べて短い。このため、ＣＰＵ１のプログラム内に
おける代替メモリ４のクリア後にウェイト処理を組み込
むことにより、代替メモリ４をフラッシュメモリ５と同
様に振る舞わせることができる。

【００７７】図５は、ＣＰＵボード１４のメモリマップ
がノーマルモードのメモリマップ２０である場合におけ
る、ＣＰＵ１のプログラムにおけるフラッシュメモリ５
の消去処理を示すフローチャートである。

【００７８】プログラムがフラッシュメモリ５の消去処
理に分岐すると、フラッシュメモリ５の消去対象ブロッ
クが存在するアドレスに対して、消去コマンドを発行す
る（Ｓ４１）。その後、フラッシュメモリ５のステータ
スをモニタして消去処理が完了するのを待つ（Ｓ４
２）。

【００７９】図７は、デバッグモードであるときに、Ｃ
ＰＵ１のプログラムにおける代替メモリ４への消去処理
を行うフローチャートであり、フラッシュメモリ５の消
去処理と同等の動作を行うように構成されている。

【００８０】プログラムがノーマルモードにおけるフラ
ッシュメモリ５領域への消去処理に分岐すると、消去対
象ブロックの先頭アドレスが変数ＳＲＣに格納され（Ｓ
６１）、消去対象ブロックのブロックサイズが変数ＣＮ
Ｔに格納される（Ｓ６２）。次に、書き込み数ＣＮＴを
判定し、ブロックサイズＣＮＴが０なら処理を終了する
（Ｓ６３）。

【００８１】ブロックサイズＣＮＴが０でなければ、デ
ータＦＦＨをアドレスＳＲＣに書き込む（Ｓ６４）。そ
の後、アドレスＳＲＣを次のアドレスに更新し（Ｓ６
５）、ブロックサイズＣＮＴを１減算する（Ｓ６７）。

【００８２】Ｓ６３からＳ６７のループにより、フラッ
シュメモリ５のブロックサイズＣＮＴに相当する領域に
データＦＦＨが書き込まれる。ここで、これらのループ
が完了する時間が、フラッシュメモリ５のブロック消去
時間と同等になるように、Ｓ６５とＳ６７との間でウェ
イト処理を行う（Ｓ６６）。

【００８３】以上の処理により、デバッグモードにおい
て代替メモリ４に対する消去処理をフラッシュメモリ５
の消去処理のように振る舞わせることが可能となる。

【００８４】このように、ＣＰＵボード１４において、
ノーマルモードのフラッシュメモリ５の領域ＦＬＨＥＮ
を代替メモリ４に置き換えたデバッグモードのメモリマ
ップ２１を選択して、代替メモリ４をフラッシュメモリ
５としてアクセスするように構成している。上記構成に
よれば、本来はフラッシュメモリ５に格納されるデバッ
グ対象プログラムやデータファイルを代替メモリ４に読
み込んだ状態でデバッグを行うことができるので、エミ
ュレータ３１における各種デバッグ機能をそのまま使用
することができる。このため、フラッシュメモリ５に格
納されたプログラムを効率的にデバッグすることが可能
になる。

【００８５】本実施の形態のプログラムデバッグ装置５
１では、より実機に近いメモリ構成でのプログラム検証
を可能とするために、ＣＰＵボード１４において、ノー
マルモードのメモリマップ２０を選択して、実際のフラ
ッシュメモリ５にプログラムまたはデータを書き込んだ
り消去できるよう構成されている。

【００８６】図３に示すエミュレータ３１は、ホスト装
置３２に用意されたデバッガソフトウェアにより一般的
にコントロールすることができる。デバッガソフトウェ
アは、ホスト装置３２とエミュレータ３１との間でコマ
ンドの通信を行い、ホスト装置３２の入力手段を用いて
エミュレータ３１に対してデバッガコマンド（デバッグ
の実行を指示するコマンド）を送信することによりエミ
ュレータ３１に用意された種々のデバッグ機能を制御す
る。また、デバッガコマンドを実行したときのエミュレ
ータ３１の動作結果を受信して、ホスト装置３２が有す
るディスプレイなどの表示手段に表示する。また、代替
メモリ４に格納された、ＣＰＵボード１４をデバッグす
るデバッグモニタプログラムに対して、デバッガコマン
ドの送信およびデバッガコマンドの実行結果の受信を制
御する。

【００８７】図８は、デバッガソフトの機能のうちデバ
ッグモニタプログラムに用意したフラッシュメモリ５へ
のアクセス処理を制御するフローチャートである。

【００８８】オペレータがホスト装置３２からデバッガ
コマンドを入力すると、まず、デバッガコマンドの判定
処理を行い（Ｓ８１）、入力されたデバッガコマンドが
フラッシュメモリ５へのアクセスコマンドであるか否か
を判定する（Ｓ８２）。

【００８９】入力されたデバッガコマンドがフラッシュ
メモリ５へのアクセスコマンドであると判定されると、
入力されたデバッガコマンドがフラッシュメモリ５への
消去コマンドであるかが判定される（Ｓ８３）。さら
に、入力されたデバッガコマンドがフラッシュメモリ５
への消去コマンドでなければ、入力されたデバッガコマ
ンドがフラッシュメモリ５への書き込みコマンドである
かが判定される（Ｓ８４）。

【００９０】Ｓ８３において、入力されたデバッガコマ
ンドがフラッシュメモリ５への消去コマンドである場
合、フラッシュメモリ５の消去通信処理を行う（Ｓ８
７）。一方、Ｓ８４において、入力されたデバッガコマ
ンドがフラッシュメモリ５への書き込みコマンドである
場合、フラッシュメモリ書き込み通信処理を行う（Ｓ８
６）。Ｓ８６・Ｓ８７の通信処理終了後、フラッシュメ
モリ５へのアクセスコマンドを終了すべきか、すなわち
フラッシュメモリ５へのアクセスコマンドを継続すべき
かどうかの判定を行い（Ｓ８５）、フラッシュメモリ５
へのアクセスコマンドを継続する場合は、Ｓ８３へ戻
る。フラッシュメモリ５へのアクセスコマンドを継続し
ない場合は、Ｓ８１のデバッガコマンドの判定処理へ戻
る。

【００９１】図９は、図８におけるＳ８７のフラッシュ
メモリ消去通信処理の内容を示すフローチャートであ
る。

【００９２】まず、フラッシュメモリ５の消去対象ブロ
ックを選択し（Ｓ９１）、この消去対象ブロックのアド
レスをフラッシュメモリ５への消去コマンドとして、エ
ミュレータ３１の代替メモリ４に格納されたデバッグモ
ニタプログラムに送信する（Ｓ９２）。その後、デバッ
グモニタプログラムから返信される消去完了を待つ（Ｓ
９３）。

【００９３】図１０は、図８におけるＳ８６のフラッシ
ュメモリ書き込み通信処理の内容を示すフローチャート
である。

【００９４】まず、ホスト装置３２に保存された、フラ
ッシュメモリ５の領域へ格納するためのデータ（プログ
ラムまたはデータファイル）を選択する（Ｓ１０１）。
次に、選択したデータをデバッガメモリ（ホスト装置３
２内のＲＡＭ）へ読み込む（Ｓ１０２）。

【００９５】次いで、読み込んだデータを書き込む先の
フラッシュメモリ５のアドレスと読み込んだデータとを
フラッシュメモリ５への書き込みコマンドとして、エミ
ュレータ３１の代替メモリ４に格納されたデバッグモニ
タプログラムに送信する（Ｓ１０３）。その後、デバッ
グモニタプログラムから返信される書き込み完了を待つ
（Ｓ１０４）。

【００９６】そして、選択されたデータが最後まで書き
込み完了したかどうかを判定し（Ｓ１０５）、まだ書き
込み完了していなければＳ１０３からＳ１０５のステッ
プを繰り返す。最終データの書き込みが完了したら、最
終アドレス書き込み完了をデバッグモニタプログラムへ
送信する（Ｓ１０６）。

【００９７】図１１は、エミュレータ３１の代替メモリ
４上にあらかじめ格納されて、ＣＰＵボード１４上のＣ
ＰＵ１が実行するデバッグモニタプログラムにおける、
フラッシュメモリ５へのアクセスコマンド動作を示すフ
ローチャートである。

【００９８】デバッグモニタプログラムは、通常、プロ
グラムデバッグ装置５１がブレーク状態（ユーザープロ
グラムが実行されていない状態）で、デバッガ（ホスト
装置３２）からのコマンド受信を行う（Ｓ１２１）。こ
こで、受信したコマンドが図９のＳ９２または図１０の
Ｓ１０３において送信されたフラッシュメモリ５へのア
クセスコマンドであると判定されると、受信したコマン
ドがフラッシュメモリ５への消去コマンドであるかが判
定される（Ｓ１２２）。さらに、受信したコマンドがフ
ラッシュメモリ５への消去コマンドでなければ、受信し
たコマンドがフラッシュメモリ５への書き込みコマンド
であるかが判定される（Ｓ１２３）。

【００９９】Ｓ１２２において、受信したコマンドがフ
ラッシュメモリ５への消去コマンドであれば、フラッシ
ュメモリ５の消去ブロックのアドレスに対して消去コマ
ンドを発行する（Ｓ１２４）。その後、フラッシュメモ
リ５のステータスをモニタして消去処理が完了するのを
待つ（Ｓ１２５）。消去処理が完了すると、デバッガ
（ホスト装置３２）へ消去完了を送信する（Ｓ１２
６）。その後、Ｓ１２１へ戻り、デバッグモニタプログ
ラムのコマンド処理を継続する。

【０１００】Ｓ１２３において、受信したコマンドがフ
ラッシュメモリ５への書き込みコマンドであれば、フラ
ッシュメモリ５の書き込みアドレスに対してデータ書き
込みコマンドを発行する（Ｓ１２７）。その後、フラッ
シュメモリ５のステータスをモニタして書き込み処理が
完了するのを待つ（Ｓ１２８）。書き込み処理が完了す
ると、デバッガ（ホスト装置３２）へ書き込み完了を送
信する（Ｓ１２９）。

【０１０１】次に、デバッガ（ホスト装置３２）から、
次の書き込みアドレスおよびデータを受信したかを判定
し（Ｓ１３０）、次の書き込みアドレスおよびデータを
受信していれば、Ｓ１２７に戻って、フラッシュメモリ
５への書き込み処理を継続する。一方、次の書き込みア
ドレスおよびデータを受信していなければ、最終アドレ
ス書き込み完了を受信したかを判定する（Ｓ１３１）。
Ｓ１３１で最終アドレス書き込み完了を受信しなかった
場合には、Ｓ１３０へ戻り、次の書き込みアドレスおよ
びデータを受信すべきかを再度判定する。一方、Ｓ１３
１で最終アドレス書き込み完了を受信した場合には、Ｓ
１２１に戻って、デバッグモニタプログラムのコマンド
処理を継続する。

【０１０２】以上のように、ＣＰＵボード１４において
ノーマルモードのメモリマップ２０を選択することで、
フラッシュメモリ５領域に対して、デバッガソフトによ
りプログラムやデータファイルを直接フラッシュメモリ
５へ書き込んだり消去することが可能となる。このた
め、プログラムデバッグ装置５１上で、より実機に近い
メモリ構成で、フラッシュメモリ５を搭載したＣＰＵボ
ード（マイクロコンピュータシステム）１４のデバッグ
対象プログラムを実行して検証することが可能になる。
その結果、ＣＰＵボード１４のデバッグ対象プログラム
に対して実機に近い環境下でデバッグを行うことがで
き、精度の高いデバッグが実現できる。

【０１０３】また、本実施の形態で示した２種類のメモ
リマップ２０・２１を切り替えることができるプログラ
ムデバッグ装置５１を用い、デバッグ状況に応じて２種
類のメモリマップ２０・２１を使い分けることにより、
フラッシュメモリ５を搭載したＣＰＵボード１４のプロ
グラムの検証を効率的に行うことができ、ＣＰＵボード
１４のプログラムに対するデバッグを効率的に行うこと
が可能となる。

【０１０４】また、以上のように、本実施の形態のプロ
グラムデバッグ装置５１は、デバッグ対象プログラムお
よびデータファイルを格納するためのフラッシュメモリ
５を搭載したＣＰＵボード１４をデバッグするものであ
って、代替メモリ４の領域およびフラッシュメモリ５の
領域をそれぞれ活性化可能なアドレスデコード信号（メ
モリ活性化信号）ＥＮ１・ＥＮ２と、代替メモリ４およ
びフラッシュメモリ５を含む領域を代替メモリ４に置き
換えて活性化可能なアドレスデコード信号（メモリ活性
化信号）ＥＮ３とを設け、アドレスデコード信号ＥＮ１
・ＥＮ２とアドレスデコード信号ＥＮ３との一方を選択
するスイッチ１２を設けた構成である。

【０１０５】すなわち、図１に示すＣＰＵボード１４に
設けられたスイッチ１２の選択状態によって、アドレス
デコーダ２が発生したアドレスデコード信号ＥＮ１・Ｅ
Ｎ２、または、アドレスデコーダ３が発生したアドレス
デコード信号ＥＮ３が有効となる。これにより、代替メ
モリ４の領域ＥＭＵＥＮおよびフラッシュメモリ５の領
域ＦＬＨＥＮが図２に示すメモリマップ２０または２１
のように形成される。すなわち、代替メモリ４とフラッ
シュメモリ５との両方を活性化するノーマルモードのメ
モリマップ２０と、デバッグ対象プログラムおよびデー
タファイルをフラッシュメモリ５から代替メモリ４に読
み込んで代替メモリ４を活性化するデバッグモードのメ
モリマップ２１とのいずれかが選択される。

【０１０６】また、以上のように、プログラムデバッグ
装置５１には、代替メモリ４およびフラッシュメモリ５
を含む領域が代替メモリ４に置き換えられて活性化され
ているとき、代替メモリ４をフラッシュメモリ５として
書き込み動作するＣＰＵ（書き込み手段）１が設けられ
ている。

【０１０７】すなわち、図１に示すアドレスデコーダ３
のアドレスデコード信号ＥＮ３が選択され、図２に示す
デバッグモードのメモリマップ２１のように、図１のメ
モリマップ２０におけるフラッシュメモリ５の領域が代
替メモリ４の領域に置き換えられているとき、プログラ
ム内における代替メモリ４への書き込み処理に、フラッ
シュメモリ５の書き込みに必要な時間と同等のウェイト
処理を設けている。これにより、代替メモリ４がフラッ
シュメモリ５のように振る舞うことができる。

【０１０８】また、以上のように、プログラムデバッグ
装置５１には、代替メモリ４およびフラッシュメモリ５
を含む領域が代替メモリ４に置き換えられて活性化され
ているとき、代替メモリ４をフラッシュメモリ５として
消去動作するＣＰＵ（消去手段）１が設けられている。

【０１０９】すなわち、図１に示すアドレスデコーダ３
のアドレスデコード信号ＥＮ３が選択され、図２に示す
デバッグモードのメモリマップ２１のように、図１のメ
モリマップ２０におけるフラッシュメモリ５の領域が代
替メモリ４の領域に置き換えられているとき、プログラ
ム内における代替メモリ４への消去処理に、フラッシュ
メモリ５のメモリブロック単位で消去データＦＦＨを書
き込む処理とフラッシュメモリ５の消去時間に合わせる
ために必要なウェイト処理とを設けている。これによ
り、代替メモリ４がフラッシュメモリ５のように振る舞
うことができる。

【０１１０】このようにして、代替メモリ４をフラッシ
ュメモリ５としてアクセス処理（書き込み処理または消
去処理）を行うことにより、プログラムデバッグ時にホ
スト装置３２がフラッシュメモリ５でなく代替メモリ４
に対して、操作を行うことができる。このため、結果的
にフラッシュメモリ５に格納したプログラムやデータフ
ァイルに対して、ＣＰＵ１の割り込み命令を利用してエ
ミュレータ３１のブレーク機能を実行したり、フラッシ
ュメモリ５に格納したデータファイルを参照したり書き
換えを行うことができる。それゆえ、プログラムデバッ
グ効率が向上する。

【０１１１】また、以上のように、代替メモリ４には、
代替メモリ４の領域とフラッシュメモリ５の領域とがそ
れぞれ活性化されているときにフラッシュメモリ５に対
してプログラムまたはデータファイルを書き込むデバッ
グモニタプログラムが用意されている。

【０１１２】すなわち、図１に示すアドレスデコーダ２
のアドレスデコード信号ＥＮ１・ＥＮ２が選択され、図
２に示すノーマルモードのメモリマップ２０のように、
フラッシュメモリ５の領域と代替メモリ４の領域とがそ
れぞれ割り当てられているとき、エミュレータ３１の代
替メモリ４に用意したデバッグモニタプログラムのフラ
ッシュメモリ書き込みコマンドによって、フラッシュメ
モリ５にプログラムやデータファイルを書き込むことが
できるようになっている。

【０１１３】また、以上のように、代替メモリ４には、
代替メモリ４の領域とフラッシュメモリ５の領域とがそ
れぞれ活性化されているときにフラッシュメモリ５に書
き込まれたデータファイルを消去するデバッグモニタプ
ログラムが用意されている。

【０１１４】すなわち、図１に示すアドレスデコーダ２
のアドレスデコード信号ＥＮ１・ＥＮ２が選択され、図
２に示すノーマルモードのメモリマップ２０のように、
フラッシュメモリ５の領域と代替メモリ４の領域とがそ
れぞれ割り当てられているとき、エミュレータ３１の代
替メモリ４に用意したデバッグモニタプログラムのフラ
ッシュメモリ消去コマンドによって、フラッシュメモリ
５のデータファイルを消去することができるようになっ
ている。

【０１１５】このようにして、デバッグ装置の代替メモ
リ４に用意したデバッグモニタプログラムのデバッグモ
ニタコマンド（フラッシュメモリ書き込みコマンドまた
はフラッシュメモリ消去コマンド）によってフラッシュ
メモリ５ヘアクセス処理（書き込み処理または消去処
理）を行うことにより、フラッシュメモリ５上に書き込
まれたプログラムを実行することができ、より実機に近
い状態でのプログラム検証が可能となり、より精度の高
いデバッグが可能となる。

【０１１６】なお、本実施の形態では、フラッシュメモ
リ５を搭載したマイクロコンピュータシステムを対象と
して説明を行った。しかしながら、他の書き換え可能な
不揮発性メモリ、例えば、ＥＥＰＲＯＭ(Electrically
Erasable Programmable ROM)などのＥＰＲＯＭ(Erasabl
e Programmable ROM) やＦｅＲＡＭ(FerroelelecricRA
M;強誘電性ＲＡＭ）を搭載したマイクロコンピュータシ
ステムであっても、本発明を適用して、本実施の形態と
同様に効率的なデバッグが可能なプログラムデバッグ装
置を実現することができる。

【０１１７】

【発明の効果】本発明の請求項１記載のプログラムデバ
ッグ装置は、以上のように、第１のプログラムおよびデ
ータファイルを格納するための書き換え可能な不揮発性
メモリを搭載したマイクロコンピュータシステムをデバ
ッグするデバッグ装置であって、第２のプログラムを格
納するための代替メモリと、代替メモリと不揮発性メモ
リとの両方を活性化する第１のモード、並びに、上記第
１のプログラムおよびデータファイルを代替メモリに読
み込んで代替メモリを活性化する第２のモードのいずれ
か一方を選択する選択手段とを備える構成である。

【０１１８】上記構成によれば、第２のモードでは、不
揮発性メモリに格納したプログラムやデータファイルに
対して、ブレーク機能を使用したりデータを参照したり
書き換えるなど種々の操作を行えることができる一方、
第１のモードでは、より実機に近い状態でのプログラム
の実行検証を実現できる。それゆえ、上記構成は、第１
のプログラムのデバッグ状況に応じて第１のモードおよ
び第２のモードのいずれか一方を選択すれば、第１のプ
ログラムのデバッグとして効率的なデバッグあるいはよ
り実機に近い状態でのデバッグを行うことができるとい
う効果を奏する。

【０１１９】本発明の請求項２記載のプログラムデバッ
グ装置は、以上のように、第２のモードが選択されてい
るときに不揮発性メモリに対する書き込み動作と同等の
書き込み動作で代替メモリに対する書き込みを行う書き
込み手段をさらに備える構成である。

【０１２０】上記構成によれば、代替メモリによって不
揮発性メモリの書き込み動作をエミュレートでき、プロ
グラムデバッグ時の不揮発性メモリの書き込み動作を代
替メモリの書き込み動作にて代替することができる。こ
の結果、不揮発性メモリ上での第１のプログラムの動作
を間接的に検証することができ、より精度の高いデバッ
グを実現できるという効果を奏する。

【０１２１】本発明の請求項３記載のプログラムデバッ
グ装置は、以上のように、第２のモードが選択されてい
るときに不揮発性メモリに対する消去動作と同等の消去
動作で代替メモリに対する消去を行う消去手段をさらに
備える構成である。

【０１２２】上記構成によれば、代替メモリによって不
揮発性メモリの消去動作をエミュレートでき、プログラ
ムデバッグ時の不揮発性メモリの消去動作を代替メモリ
の消去動作にて代替することができる。この結果、不揮
発性メモリ上での第１のプログラムの動作を間接的に検
証することができ、より精度の高いデバッグを実現でき
るという効果を奏する。

【０１２３】本発明の請求項４記載のプログラムデバッ
グ装置は、以上のように、上記不揮発性メモリに格納さ
れた第２のプログラムが、第１のモードが選択されてい
るときに不揮発性メモリにアクセスして第１のプログラ
ムを検証するためのデバッグモニタプログラムを含む構
成である。

【０１２４】上記構成によれば、デバッグモニタプログ
ラムを用いて不揮発性メモリにアクセスすることによ
り、不揮発性メモリ上での第１のプログラムの動作を直
接的に検証することができ、より実機に近い状態でのプ
ログラム検証が可能となるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の実施の一形態に係るプログラムデバッ
グ装置における、ＣＰＵボード内のメモリマップ制御回
路によりフラッシュメモリおよびエミュレータ内の代替
メモリを活性化する活性化信号を生成するための構成を
示すブロック図である。

【図２】上記ＣＰＵボードで形成されるメモリマップを
示す説明図である。

【図３】本発明の実施の一形態に係るプログラムデバッ
グ装置の全体構成を示すブロック図である。

【図４】ＣＰＵボードのメモリマップがノーマルモード
であるときの、ＣＰＵのプログラムにおけるフラッシュ
メモリの書き込み処理を行うフローチャートである。

【図５】ＣＰＵボードのメモリマップがノーマルモード
であるときの、ＣＰＵのプログラムにおけるフラッシュ
メモリの消去処理を行うフローチャートである。

【図６】ＣＰＵボードのメモリマップがデバッグモード
であるときの、ＣＰＵのプログラムにおける代替メモリ
ヘの書き込み処理を示すフローチャートである。

【図７】ＣＰＵボードのメモリマップがデバッグモード
であるときの、ＣＰＵのプログラムにおける代替メモリ
ヘの消去処理を示すフローチャートである。

【図８】デバッガソフトの機能のうちデバッグモニタプ
ログラムに用意したフラッシュメモリのアクセス処理を
示すフローチャートである。

【図９】フラッシュメモリ消去通信処理を示すフローチ
ャートである。

【図１０】フラッシュメモリ書き込み通信処理を示すフ
ローチャートである。

【図１１】ＣＰＵボード上のＣＰＵが実行するデバッグ
モニタプログラムにおける、フラッシュメモリヘのアク
セスコマンド動作を示すフローチャートである。

【図１２】特開平８−２９７５９５号公報に記載されて
いるマイクロコンピュータ、及びエミュレータを示すブ
ロック図である。

【符号の説明】

１ ＣＰＵ（書き込み手段、消去手段） ２ アドレスデコーダ ３ アドレスデコーダ ４ 代替メモリ ５ フラッシュメモリ（書き換え可能な不揮発性メモ
リ） ６ ＡＮＤ回路 ７ ＮＡＮＤ回路 ８ ＮＯＴ回路 ９ ＡＮＤ回路 １０ ＮＯＲ回路 １１ メモリマップ制御回路 １２ スイッチ（選択手段） １３ プルアップ抵抗 １４ ＣＰＵボード（マイクロコンピュータシステム） ２０ メモリマップ ２１ メモリマップ ３１ エミュレータ ３２ ホスト装置 ５１ プログラムデバッグ装置 ＥＭＵＥＮ 活性化信号 ＥＮ１ アドレスデコード信号 ＥＮ２ アドレスデコード信号 ＥＮ３ アドレスデコード信号 ＦＬＨＥＮ 活性化信号

Claims (4)

【特許請求の範囲】
1. 【請求項１】第１のプログラムおよびデータファイルを
   格納するための書き換え可能な不揮発性メモリを搭載し
   たマイクロコンピュータシステムをデバッグするデバッ
   グ装置であって、 第２のプログラムを格納するための代替メモリと、 代替メモリと不揮発性メモリとの両方を活性化する第１
   のモード、並びに、上記第１のプログラムおよびデータ
   ファイルを代替メモリに読み込んで代替メモリを活性化
   する第２のモードのいずれか一方を選択する選択手段と
   を備えることを特徴とするプログラムデバッグ装置。
2. 【請求項２】第２のモードが選択されているときに不揮
   発性メモリに対する書き込み動作と同等の書き込み動作
   で代替メモリに対する書き込みを行う書き込み手段をさ
   らに備えることを特徴とする請求項１記載のプログラム
   デバッグ装置。
3. 【請求項３】第２のモードが選択されているときに不揮
   発性メモリに対する消去動作と同等の消去動作で代替メ
   モリに対する消去を行う消去手段をさらに備えることを
   特徴とする請求項１記載のプログラムデバッグ装置。
4. 【請求項４】上記不揮発性メモリに格納された第２のプ
   ログラムが、第１のモードが選択されているときに不揮
   発性メモリにアクセスして第１のプログラムを検証する
   ためのデバッグモニタプログラムを含むことを特徴とす
   る請求項１記載のプログラムデバッグ装置。