KR970702522A - 마이크로코드 명령에 대한 정보를 갱신하기 위한 방법 및 장치(apparatus and method for updating information in a writable microcode control store) - Google Patents
마이크로코드 명령에 대한 정보를 갱신하기 위한 방법 및 장치(apparatus and method for updating information in a writable microcode control store)Info
- Publication number
- KR970702522A KR970702522A KR1019960705808A KR19960705808A KR970702522A KR 970702522 A KR970702522 A KR 970702522A KR 1019960705808 A KR1019960705808 A KR 1019960705808A KR 19960705808 A KR19960705808 A KR 19960705808A KR 970702522 A KR970702522 A KR 970702522A
- Authority
- KR
- South Korea
- Prior art keywords
- information
- port
- memory
- computer
- computer program
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3802—Instruction prefetching
- G06F9/3812—Instruction prefetching with instruction modification, e.g. store into instruction stream
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
- G06F8/656—Updates while running
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3802—Instruction prefetching
- G06F9/3814—Implementation provisions of instruction buffers, e.g. prefetch buffer; banks
Abstract
본 발명은 컴퓨터 프로그램을 실행하기 위한 컴퓨터에서, 컴퓨터 프로그램의 실행이 인터럽트되지 않고 컴퓨터 프로그램 명령내의 정보를 갱신하기 위한 방법 및 장치에 관한 것이다. 상기 장치는 메모리내의 어드레스에 명령내의 정보를 저장하기 위한, 메모리, 컴퓨터에 의한 실행을 위해 정보를 주기적으로 액세스하기 의한 회로, 및 액세스 희로에 의한 메모리로의 주기적인 액세스 사이에서, 메모리에 저장된 정보를 변경하기 위한 회로를 포함한다. 이러한 방법으로, 컴퓨터 프로그램 실행은 명령내의 정보를 변경하는데 인터럽트되지 않는다. 전형적으로, 정보는 컴퓨터 마이크로코드 명령내에 포함된 데이터 필드값이다, 결론적으로, 데이타 필드값은 갱신되지만, 연산코드(OP코드)와 같이 명령내의 다른 정보는 갱신 동작에 의해 변경되지 않는다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 바람직한 실시예의 블록도,
제2도는 데이타 필드 갱신 루틴의 플로우 차트.
Claims (10)
- 컴퓨터 프로그램의 실행을 위한 컴퓨터에서, 상기 컴퓨터 프로그램이 인터럽트되지 않고 컴퓨터 프로그램의 일부를 포함하는 명령내의 정보를 갱신하기 위한 장치에 있어서, 어드레스에 상기 정보를 저장하기 위한 메모리 수단을 포함하는데, 상기 어드레스는 상기 메모리 수단내에 있으며; 상기 메모리 수단에 접속되어 있으며, 상기 컴퓨터에 의한 사용을 위해 상기 정보를 주기적으로 액세스하기 위한 수단; 및 상기 메모리 수단에접속되어 있으며, 상기 액세스 수단에 의한 상기 메모리 수단으로의 주기적인 엑세스 사이에서, 상기 컴퓨터프로그램 실행이 상기 정보를 변경하는데 인터럽트되지 않도록 상기 메모리 수단에 저장된 상기 정보를 변경하기위한 수단을 포함하는 것을 특징으로 하는 장치.
- 제1항에 있어서, 상기 메모리 수단은 2중 포트 메모리 유니트를 더 포함하는 것을 특징으로 하는 장치.
- 제1항에 있어서, 상기 2중 포트 메모리 수단은, 상기 액세스 수단으로부터 판독 어드레스를 수용하기 위한 제1포트; 상기 액세스 수단으로부터 기입 어드레스를 수용하기 의한 제2포트; 상기 변경수단으로부터 상기 정보를 수용하기 위한 데이터 입력 포트; 상기 판독 어드레스에 위치된 상기 정보를 상기 컴퓨터에 제공하기 위한 데이터 출력 포트; 및 표명된 경우에, 상기 제2포트에서의 기입 어드레스에 의해 한정된 위치에 상기 입력 포트에서의 정보를 저장하는 기입 인에이블 포트를 더 포함하는 것을 특징으로 하는 장치.
- 제1항에 있어서, 상기 메모리 수단은, 상기 명령에 포함된 정보의 제1필드를 저장하기 위한 단일 포트 메모리 수단; 및 상기 명령에 포함된 정보의 제2필드를 저장하기 의한 2중 포트 메모리 수단을 더 포함하며, 상기 정보의 제2필드는 상기 메모리 수단으로의 주기적인 액세스 사이에서 변경가능한 것을 특징으로 하는 장치.
- 제4항에 있어서, 상기 2중 포트 메모리 수단은, 상기 액세스 수단으로부터 판독 어드레스를 수용하기 위한 제1포트; 상기 액세스 수단으로부터 기입 어드레스를 수용하기 위한 제2포트; 상기 변경수단으로부터 정보의 제2필드를 수용하기 위한 데이타 입력 포트; 상기 판독 어드레스에 위치된 정보의 상기 제2필드를 상기 컴퓨터에 제공하기 위한 데이타 출력 포트; 및 표명된 경우에, 상기 제2포트에서의 기입 어드레스에 의해 한정된 위치에 상기 입력 포트에서의 정보의 상기 제2필드를 저장하는 기입 인에이블 포트를 더 포함하는 것을 특징으로 하는 장치.
- 컴퓨터 프로그램의 실행을 위한 컴퓨터에서, 상기 컴퓨터 프로그램이 인터럽트되지 않고 컴퓨터 프로그램의 일부를 포함하는 명령내의 정보를 갱신하기 위한 방법에 있어서, 메모리내의 어드레스에 상기 정보를 저장하는 단계; 상기 컴퓨터에 의한 사용을 위해 상기 정보를 추기적으로 액세스하는 단계; 및 메모리로의 주기적인 액세스 사이에서, 상기 컴퓨터 프로그램 실행이 상기 정보를 변경하는데 인터럽트되지 않도록 메모리에 저장된 상기 정보를 변경하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제6항에 있어서, 상기 정보를 저장하는 단계 및 상기 정보를 변경하는 단계는 상기 컴퓨터의 단일 클록사이클내에서 발생되는 것을 특징으로 하는 방법.
- 제7항에 있어서, 상기 변경 단계는, 기입 어드레스를 메모리의 기입 어드레스 포트에 제공하는 단계; 새로운 정보를 메모리의 데이터 입력 포트에 제공하는 단계; 및 메모리내의 상기 정보로의 주기적인 액세스 사이에서, 상기 새로운 정보가 상기 기입 어드레스에 위치된 현재 정보를 갱신하기 의하여 상기 기입 어드레스에 기입되도록 메모리의 기입 인에이블 포트에 기입 인에이블 신호를 제공하는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 제8항에 있어서, 상기 메모리 유니트로의 다음 주기적인 액세스의 발생시에, 상기 새로운 정보를 액세스하는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 제8항에 있어서, 상기 변경 단계 및 상기 새로운 정보를 액세스하는 단계는 상기 컴퓨터의 단일 클록사이클내에서 발생되는 것을 특징으로 하는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US22848294A | 1994-04-15 | 1994-04-15 | |
US08/228,482 | 1994-04-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970702522A true KR970702522A (ko) | 1997-05-13 |
KR100391041B1 KR100391041B1 (ko) | 2003-09-29 |
Family
ID=22857355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960705808A KR100391041B1 (ko) | 1994-04-15 | 1995-04-14 | 마이크로코드명령에대한정보를갱신하기위한방법및장치 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5581720A (ko) |
EP (1) | EP0755538B1 (ko) |
JP (1) | JPH09512119A (ko) |
KR (1) | KR100391041B1 (ko) |
CA (1) | CA2186862C (ko) |
DE (1) | DE69528824T2 (ko) |
WO (1) | WO1995028672A1 (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6151090A (en) * | 1995-05-31 | 2000-11-21 | Casio Computer Co., Ltd. | LCD using liquid crystal of ferroelectric and/or antiferroelectric phase having pretilt angle of 1 degree or less |
US5832277A (en) * | 1996-03-08 | 1998-11-03 | 3 Com Corporation | System for arbitrating demand on memory during configuration of a computer add-on card |
US5761468A (en) * | 1996-05-15 | 1998-06-02 | Sun Microsystems Inc | Hardware mechanism for optimizing instruction and data prefetching by forming augmented prefetch instructions |
US5887159A (en) * | 1996-12-11 | 1999-03-23 | Digital Equipment Corporation | Dynamically determining instruction hint fields |
US6654879B1 (en) | 1997-01-30 | 2003-11-25 | Northbrook Services | Method and apparatus for analyzing code for out-of-range data involving base and seed tables/lists |
US5828890A (en) * | 1997-01-30 | 1998-10-27 | Northbrook Services | System for interrupting program operation when an out-of-range value is encountered to correct a data value |
US6823445B2 (en) * | 2001-07-31 | 2004-11-23 | International Business Machines Corporation | Limiting concurrent modification and execution of instructions to a particular type to avoid unexpected results |
US7543287B2 (en) * | 2005-06-30 | 2009-06-02 | Intel Corporation | Using a block device interface to invoke device controller functionality |
US9201595B2 (en) * | 2012-09-19 | 2015-12-01 | Oracle International Corporation | High speed read access memory array with variation tolerant bypass scheme with protection circuit |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3889242A (en) * | 1971-10-04 | 1975-06-10 | Burroughs Corp | Modifiable computer function decoder |
FR2256705A5 (ko) * | 1973-12-27 | 1975-07-25 | Cii | |
US4125877A (en) * | 1976-11-26 | 1978-11-14 | Motorola, Inc. | Dual port random access memory storage cell |
AU3329178A (en) * | 1977-03-28 | 1979-08-23 | Data General Corp | A micro-control storage system |
US4204252A (en) * | 1978-03-03 | 1980-05-20 | Digital Equipment Corporation | Writeable control store for use in a data processing system |
US4217639A (en) * | 1978-10-02 | 1980-08-12 | Honeywell Information Systems Inc. | Logic for generating multiple clock pulses within a single clock cycle |
US4360869A (en) * | 1980-04-15 | 1982-11-23 | Honeywell Information Systems Inc. | Control store organization for a data processing system |
US4901235A (en) * | 1983-10-28 | 1990-02-13 | Data General Corporation | Data processing system having unique multilevel microcode architecture |
EP0156307A3 (en) * | 1984-03-30 | 1988-04-20 | Four-Phase Systems Inc. | Pipelined processor having dual cache memories |
GB2161001B (en) * | 1984-06-25 | 1988-09-01 | Rational | Distributed microcode address apparatus for computer |
US4825363A (en) * | 1984-12-05 | 1989-04-25 | Honeywell Inc. | Apparatus for modifying microinstructions of a microprogrammed processor |
JPS61170828A (ja) * | 1985-01-24 | 1986-08-01 | Hitachi Ltd | マイクロプログラム制御装置 |
DE3881222D1 (de) * | 1987-01-23 | 1993-07-01 | Siemens Ag | Halbleiterspeicher mit wahlfreiem zugriff ueber zwei getrennte ein/ausgaenge. |
US4862407A (en) * | 1987-10-05 | 1989-08-29 | Motorola, Inc. | Digital signal processing apparatus |
US4903220A (en) * | 1988-01-27 | 1990-02-20 | Sun Electric Corporation | Dual ported speed up memory in ROM location for engine analyzer |
US5014247A (en) * | 1988-12-19 | 1991-05-07 | Advanced Micro Devices, Inc. | System for accessing the same memory location by two different devices |
US4933909A (en) * | 1988-12-19 | 1990-06-12 | Bull Hn Information Systems Inc. | Dual read/write register file memory |
US5203002A (en) * | 1989-12-27 | 1993-04-13 | Wetzel Glen F | System with a multiport memory and N processing units for concurrently/individually executing 2N-multi-instruction-words at first/second transitions of a single clock cycle |
US5212693A (en) * | 1990-08-02 | 1993-05-18 | Ibm Corporation | Small programmable array to the on-chip control store for microcode correction |
US5144242A (en) * | 1990-08-23 | 1992-09-01 | The Regents Of The University Of California | Continually loadable microcode store for MRI control sequencers |
US5465361A (en) * | 1990-09-10 | 1995-11-07 | The Regents Of The University Of California | Microcode linker/loader that generates microcode sequences for MRI sequencer by modifying previously generated microcode sequences |
JPH05100647A (ja) * | 1990-09-28 | 1993-04-23 | Fuji Photo Film Co Ltd | 画像表示装置 |
USH1291H (en) * | 1990-12-20 | 1994-02-01 | Hinton Glenn J | Microprocessor in which multiple instructions are executed in one clock cycle by providing separate machine bus access to a register file for different types of instructions |
US5386532A (en) * | 1991-12-30 | 1995-01-31 | Sun Microsystems, Inc. | Method and apparatus for transferring data between a memory and a plurality of peripheral units through a plurality of data channels |
-
1995
- 1995-03-10 US US08/402,311 patent/US5581720A/en not_active Expired - Lifetime
- 1995-04-14 DE DE69528824T patent/DE69528824T2/de not_active Expired - Fee Related
- 1995-04-14 EP EP95916239A patent/EP0755538B1/en not_active Expired - Lifetime
- 1995-04-14 WO PCT/US1995/004310 patent/WO1995028672A1/en active IP Right Grant
- 1995-04-14 KR KR1019960705808A patent/KR100391041B1/ko not_active IP Right Cessation
- 1995-04-14 JP JP7527015A patent/JPH09512119A/ja active Pending
- 1995-04-14 CA CA002186862A patent/CA2186862C/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CA2186862A1 (en) | 1995-10-26 |
CA2186862C (en) | 2001-11-20 |
JPH09512119A (ja) | 1997-12-02 |
US5581720A (en) | 1996-12-03 |
EP0755538A1 (en) | 1997-01-29 |
WO1995028672A1 (en) | 1995-10-26 |
DE69528824D1 (de) | 2002-12-19 |
DE69528824T2 (de) | 2003-07-03 |
EP0755538A4 (en) | 1998-05-20 |
KR100391041B1 (ko) | 2003-09-29 |
EP0755538B1 (en) | 2002-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5371876A (en) | Computer system with a paged non-volatile memory | |
JP4608580B2 (ja) | ソフトウェア・モジュールを実行する方法及び計算システム | |
US5928358A (en) | Information processing apparatus which accurately predicts whether a branch is taken for a conditional branch instruction, using small-scale hardware | |
KR860008500A (ko) | 데이터 처리장치 | |
KR970702522A (ko) | 마이크로코드 명령에 대한 정보를 갱신하기 위한 방법 및 장치(apparatus and method for updating information in a writable microcode control store) | |
KR930002935A (ko) | 정보 처리 장치 | |
KR970066888A (ko) | 불 휘발성 메모리를 사용한 마이크로컴퓨터 | |
JP2002032264A (ja) | キャッシュメモリ装置及びそれを用いた中央演算処理装置 | |
KR950012304B1 (ko) | 개선된 현 윈도우 캐시용 캐싱방법 및 프로세서 | |
KR19990037571A (ko) | 단일 주기 내에 간접 어드레싱 모드 어드레스를 출력하는 데이터 포인터 및 그 제공방법 | |
JP2006331391A (ja) | データ処理装置及びデータ処理方法 | |
US6260136B1 (en) | Substitute register for use in a high speed data processor | |
JP2000207203A (ja) | マイクロコントロ―ラ | |
JPH10247165A (ja) | 書込補償回数有限メモリへのデータ書込方法及びその装置 | |
JPH02197924A (ja) | 中央演算処理装置 | |
KR950033818A (ko) | 분기 목표 어드레스 캐쉬를 구비한 데이타 프로세서 및 그 동작 방법 | |
KR19990037395A (ko) | 두개의 워드 명령을 단일 주기 동안 실행하는 시스템 및 방법 | |
KR960005604A (ko) | 클럭 카운터를 구비하는 메모리 회로 | |
JPS6148735B2 (ko) | ||
JPH0784886A (ja) | キャッシュメモリ制御方法およびキャッシュメモリ制御装置 | |
JP2003196087A (ja) | マイクロコントローラのメモリアドレッシング方法及びページマッピング装置 | |
JP3597548B2 (ja) | ディジタルシグナルプロセッサ | |
JP3190945B2 (ja) | マイクロプログラム制御回路 | |
JPH05265799A (ja) | データ処理装置 | |
JPS60193046A (ja) | 命令例外検出方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080414 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |