JP2627370B2 - 開発支援システム - Google Patents
開発支援システムInfo
- Publication number
- JP2627370B2 JP2627370B2 JP3123901A JP12390191A JP2627370B2 JP 2627370 B2 JP2627370 B2 JP 2627370B2 JP 3123901 A JP3123901 A JP 3123901A JP 12390191 A JP12390191 A JP 12390191A JP 2627370 B2 JP2627370 B2 JP 2627370B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- evaluation
- ram
- development support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は開発支援システムに関
し、特にマイクロコンピュータのプログラム開発の効率
化を図るのに好適な開発支援システムに関する。
し、特にマイクロコンピュータのプログラム開発の効率
化を図るのに好適な開発支援システムに関する。
【０００２】
【従来の技術】一般に、量産用の１チップマイクロコン
ピュータは、それ自体の動作を制御するためのＲＯＭを
内蔵しているが、このＲＯＭはマスクで作られることが
多い。つまり、ＲＯＭに書き込まれたプログラムデータ
を書き換えることはできず、ＲＯＭにプログラムデータ
を書き込む際には誤ったプログラムデータを書き込まな
い様に十分な配慮が必要である。
ピュータは、それ自体の動作を制御するためのＲＯＭを
内蔵しているが、このＲＯＭはマスクで作られることが
多い。つまり、ＲＯＭに書き込まれたプログラムデータ
を書き換えることはできず、ＲＯＭにプログラムデータ
を書き込む際には誤ったプログラムデータを書き込まな
い様に十分な配慮が必要である。
【０００３】そこで、ＲＯＭに正しいプログラムデータ
を書き込める様に、量産用の１チップマイクロコンピュ
ータと略同一機能を有する評価用マイクロコンピュータ
が今日使用されており、この評価用マイクロコンピュー
タはそれ自体の動作を制御するためのプログラムメモリ
を外部に設けており、このプログラムメモリはＲＯＭと
して動作するもののプログラムデータの書き込み読み出
しが可能なプログラムＲＡＭで構成されている。このプ
ログラムＲＡＭには、外部からユーザの希望するＲＯＭ
に記憶すべきプログラムデータが書き込まれ、評価用マ
イクロコンピュータはプログラムＲＡＭから読み出され
るプログラムデータに基づいて動作するのである。評価
用マイクロコンピュータがプログラムＲＡＭからのプロ
グラムデータに基づいて動作して得られた処理データ
は、評価用マイクロコンピュータ内部のデータＲＡＭに
書き込まれる。そして、データＲＡＭに書き込まれた処
理データを外部に読み出して本来得られるべきデータと
比較することにより、処理データの正誤を判断し、即ち
プログラムデータの正誤を判断していた。上記した評価
動作を繰り返すことにより、量産用の１チップマイクロ
コンピュータ内部のＲＯＭにマスク処理すべき正しいプ
ログラムデータを得ているのである。
を書き込める様に、量産用の１チップマイクロコンピュ
ータと略同一機能を有する評価用マイクロコンピュータ
が今日使用されており、この評価用マイクロコンピュー
タはそれ自体の動作を制御するためのプログラムメモリ
を外部に設けており、このプログラムメモリはＲＯＭと
して動作するもののプログラムデータの書き込み読み出
しが可能なプログラムＲＡＭで構成されている。このプ
ログラムＲＡＭには、外部からユーザの希望するＲＯＭ
に記憶すべきプログラムデータが書き込まれ、評価用マ
イクロコンピュータはプログラムＲＡＭから読み出され
るプログラムデータに基づいて動作するのである。評価
用マイクロコンピュータがプログラムＲＡＭからのプロ
グラムデータに基づいて動作して得られた処理データ
は、評価用マイクロコンピュータ内部のデータＲＡＭに
書き込まれる。そして、データＲＡＭに書き込まれた処
理データを外部に読み出して本来得られるべきデータと
比較することにより、処理データの正誤を判断し、即ち
プログラムデータの正誤を判断していた。上記した評価
動作を繰り返すことにより、量産用の１チップマイクロ
コンピュータ内部のＲＯＭにマスク処理すべき正しいプ
ログラムデータを得ているのである。
【０００４】ここで、評価用マイクロコンピュータを用
いてプログラム評価を行うには、評価用マイクロコンピ
ュータと、評価用マイクロコンピュータを量産用マイク
ロコンピュータと同一動作させるためのプログラムデー
タが記憶される領域、評価用マイクロコンピュータを評
価動作(ブレーク、１ステップ動作等)させるためのコマ
ンドデータが記憶される領域等を有する評価用ＲＡＭ
(プログラムＲＡＭを含む)を設けた開発支援ボードと、
評価用マイクロコンピュータ及び開発支援ボードを制御
するホストコンピュータとより、開発支援システムを組
まなければならない。尚、開発支援ボードは、ホストコ
ンピュータのボード挿入口に挿入されてホストコンピュ
ータと直接接続されるものとする。勿論、開発支援ボー
ドはホストコンピュータの使用に応じて設計されてい
る。
いてプログラム評価を行うには、評価用マイクロコンピ
ュータと、評価用マイクロコンピュータを量産用マイク
ロコンピュータと同一動作させるためのプログラムデー
タが記憶される領域、評価用マイクロコンピュータを評
価動作(ブレーク、１ステップ動作等)させるためのコマ
ンドデータが記憶される領域等を有する評価用ＲＡＭ
(プログラムＲＡＭを含む)を設けた開発支援ボードと、
評価用マイクロコンピュータ及び開発支援ボードを制御
するホストコンピュータとより、開発支援システムを組
まなければならない。尚、開発支援ボードは、ホストコ
ンピュータのボード挿入口に挿入されてホストコンピュ
ータと直接接続されるものとする。勿論、開発支援ボー
ドはホストコンピュータの使用に応じて設計されてい
る。
【０００５】図２は、上記した開発支援システムの要部
を示す図である。図２において、まず、ホストコンピュ
ータ(１)内部について説明すると、ＲＯＭ(２)にはホス
トコンピュータ(１)自体の動作を制御するためのプログ
ラムデータが記憶され、ＲＡＭ(３)には後述の開発支援
ボードを制御するためのプログラムデータがフロッピー
ディスク等の外部記憶媒体(図示せず)から読み込まれる
様になっており、また、拡張メモリ空間(４)はホストコ
ンピュータ(１)に増設されるメモリのための予備空間で
あり、記憶素子を有してはいない。これらのＲＯＭ
(２)、ＲＡＭ(３)及び拡張メモリ空間(４)は同一メモリ
空間に割り付けられており、単一のアドレスカウンタ
(５)によってアクセスされる。つまり、ＲＯＭ(２)、Ｒ
ＡＭ(３)及び拡張メモリ空間(４)には各々異なるアドレ
スデータが割り付けられることになる。尚、拡張メモリ
空間(４)には、例えば６４Ｋバイトのアドレス数が割り
付けられているものとする。
を示す図である。図２において、まず、ホストコンピュ
ータ(１)内部について説明すると、ＲＯＭ(２)にはホス
トコンピュータ(１)自体の動作を制御するためのプログ
ラムデータが記憶され、ＲＡＭ(３)には後述の開発支援
ボードを制御するためのプログラムデータがフロッピー
ディスク等の外部記憶媒体(図示せず)から読み込まれる
様になっており、また、拡張メモリ空間(４)はホストコ
ンピュータ(１)に増設されるメモリのための予備空間で
あり、記憶素子を有してはいない。これらのＲＯＭ
(２)、ＲＡＭ(３)及び拡張メモリ空間(４)は同一メモリ
空間に割り付けられており、単一のアドレスカウンタ
(５)によってアクセスされる。つまり、ＲＯＭ(２)、Ｒ
ＡＭ(３)及び拡張メモリ空間(４)には各々異なるアドレ
スデータが割り付けられることになる。尚、拡張メモリ
空間(４)には、例えば６４Ｋバイトのアドレス数が割り
付けられているものとする。
【０００６】また、ホストコンピュータ(１)には機能拡
張のためのボード挿入用のスロット(６)が設けられてお
り、このスロット(６)には、評価用マイクロコンピュー
タ(７)を制御するための開発支援ボード(８)が挿入さ
れ、即ち開発支援ボード(８)はホストコンピュータ(１)
と直接接続される。開発支援ボード(８)には、評価用Ｒ
ＡＭ(９)が設けられており、評価用ＲＡＭ(９)は例えば
１６Ｍバイトのアドレス数を有し、６４Ｋバイトのアド
レス数を有する２５６の領域に分割されている。評価用
ＲＡＭ(９)の個々の領域１〜２５６には、評価用マイク
ロコンピュータ(７)を通常動作させたり評価動作させた
りするためのプログラムデータ及びコマンドデータ等が
書き込まれ、この評価用ＲＡＭ(９)の全領域は拡張メモ
リ空間(４)に割り付けられた６４Ｋ個のアドレスデータ
によってアクセスされる。ここで、評価用ＲＡＭ(９)の
各領域は６４Ｋバイトから成ることから、単に拡張メモ
リ空間(４)に割り付けられた６４Ｋ個のアドレスデータ
だけでは評価用ＲＡＭ(９)の何れか１つの領域のみしか
アクセスすることができない。そこで、拡張メモリ空間
(４)に割り付けられた６４Ｋ個のアドレスデータで評価
用ＲＡＭ(９)の全領域をアクセスできる様に、ホストコ
ンピュータ(１)内部には評価用ＲＡＭ(９)の任意の領域
を選択するための選択レジスタ(10)が設けられている。
この選択レジスタ(10)は８ビットで構成され、評価用Ｒ
ＡＭ(９)の領域数と等しい２５６(＝２8)種類の選択デ
ータが評価用ＲＡＭ(９)の所定領域の選択命令に応じて
プリセットされるものとする。つまり、評価用ＲＡＭ
(９)の２５６種類の領域は選択レジスタ(10)にプリセッ
トされた８ビットデータと拡張メモリ空間(４)の各アド
レスデータとのシリアルデータによってアクセスされる
ことになる。
張のためのボード挿入用のスロット(６)が設けられてお
り、このスロット(６)には、評価用マイクロコンピュー
タ(７)を制御するための開発支援ボード(８)が挿入さ
れ、即ち開発支援ボード(８)はホストコンピュータ(１)
と直接接続される。開発支援ボード(８)には、評価用Ｒ
ＡＭ(９)が設けられており、評価用ＲＡＭ(９)は例えば
１６Ｍバイトのアドレス数を有し、６４Ｋバイトのアド
レス数を有する２５６の領域に分割されている。評価用
ＲＡＭ(９)の個々の領域１〜２５６には、評価用マイク
ロコンピュータ(７)を通常動作させたり評価動作させた
りするためのプログラムデータ及びコマンドデータ等が
書き込まれ、この評価用ＲＡＭ(９)の全領域は拡張メモ
リ空間(４)に割り付けられた６４Ｋ個のアドレスデータ
によってアクセスされる。ここで、評価用ＲＡＭ(９)の
各領域は６４Ｋバイトから成ることから、単に拡張メモ
リ空間(４)に割り付けられた６４Ｋ個のアドレスデータ
だけでは評価用ＲＡＭ(９)の何れか１つの領域のみしか
アクセスすることができない。そこで、拡張メモリ空間
(４)に割り付けられた６４Ｋ個のアドレスデータで評価
用ＲＡＭ(９)の全領域をアクセスできる様に、ホストコ
ンピュータ(１)内部には評価用ＲＡＭ(９)の任意の領域
を選択するための選択レジスタ(10)が設けられている。
この選択レジスタ(10)は８ビットで構成され、評価用Ｒ
ＡＭ(９)の領域数と等しい２５６(＝２8)種類の選択デ
ータが評価用ＲＡＭ(９)の所定領域の選択命令に応じて
プリセットされるものとする。つまり、評価用ＲＡＭ
(９)の２５６種類の領域は選択レジスタ(10)にプリセッ
トされた８ビットデータと拡張メモリ空間(４)の各アド
レスデータとのシリアルデータによってアクセスされる
ことになる。
【０００７】以上の構成の開発支援システムによって、
量産用マイクロコンピュータの内蔵ＲＯＭに書き込むべ
きプログラムデータの評価を行っていた。
量産用マイクロコンピュータの内蔵ＲＯＭに書き込むべ
きプログラムデータの評価を行っていた。
【０００８】
【発明が解決しようとする課題】しかしながら、図２に
おいて、評価用マイクロコンピュータ(７)を評価動作さ
せるのに、評価用ＲＡＭ(９)の異なる領域に記憶された
データを交互に読み出したり、評価用ＲＡＭ(９)の異な
る領域からデータを順次読み出したりする場合、評価用
ＲＡＭ(９)のアクセスされる領域を変更する度に、選択
レジスタ(10)にプリセットされるデータをも変更しなけ
ればならない。従って、評価用マイクロコンピュータ
(７)を評価動作させるには、評価用ＲＡＭ(９)が２５６
もの領域を持つことから、選択レジスタ(10)への８ビッ
トデータのプリセット動作を頻繁に行わなければならな
くなり、これよりプログラム評価速度が低下してプログ
ラム開発効率の低下につながる問題点があった。
おいて、評価用マイクロコンピュータ(７)を評価動作さ
せるのに、評価用ＲＡＭ(９)の異なる領域に記憶された
データを交互に読み出したり、評価用ＲＡＭ(９)の異な
る領域からデータを順次読み出したりする場合、評価用
ＲＡＭ(９)のアクセスされる領域を変更する度に、選択
レジスタ(10)にプリセットされるデータをも変更しなけ
ればならない。従って、評価用マイクロコンピュータ
(７)を評価動作させるには、評価用ＲＡＭ(９)が２５６
もの領域を持つことから、選択レジスタ(10)への８ビッ
トデータのプリセット動作を頻繁に行わなければならな
くなり、これよりプログラム評価速度が低下してプログ
ラム開発効率の低下につながる問題点があった。
【０００９】そこで、本発明は、評価用マイクロコンピ
ュータを制御するための開発支援ボード上に設けられた
メモリを拡張メモリ空間に割り付けられたアドレスデー
タでアクセスする際、特にメモリの異なる領域をアクセ
スする際、選択レジスタへのプリセット動作を不要とで
きる開発支援システムを提供することを目的とする。
ュータを制御するための開発支援ボード上に設けられた
メモリを拡張メモリ空間に割り付けられたアドレスデー
タでアクセスする際、特にメモリの異なる領域をアクセ
スする際、選択レジスタへのプリセット動作を不要とで
きる開発支援システムを提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、その特徴とするとこ
ろは、量産用マイクロコンピュータと略同一機能を有す
る評価用マイクロコンピュータと、前記評価用マイクロ
コンピュータの処理データの評価を行うためのデータ、
所定動作期間における前記評価用マイクロコンピュータ
の各種データ等が記憶される第１のメモリを有する開発
支援ボードと、前記第１のメモリを制御するためのプロ
グラムが記憶された第２のメモリと、該第２のメモリを
アクセスすると共に該第２のメモリのアドレス数より大
なるアドレス数をカウント可能なアドレスカウンタと、
前記第２のメモリの読み出しプログラムに基づいて前記
第１のメモリの書き込み読み出し動作を制御する第１の
機能と、前記第２のメモリの読み出しプログラムに基づ
いて前記評価用マイクロコンピュータを制御する第２の
機能とを有し、前記開発支援ボードと直接接続されるホ
ストコンピュータとより成り、前記第２のメモリをアク
セスすることのない前記アドレスカウンタのアドレスデ
ータを複数組に分割すると共に前記第１のメモリを複数
組の領域に分割し、前記アドレスカウンタの複数の各組
のアドレスデータで、前記第１のメモリの全領域をアク
セスできるようにした点である。
解決する為に成されたものであり、その特徴とするとこ
ろは、量産用マイクロコンピュータと略同一機能を有す
る評価用マイクロコンピュータと、前記評価用マイクロ
コンピュータの処理データの評価を行うためのデータ、
所定動作期間における前記評価用マイクロコンピュータ
の各種データ等が記憶される第１のメモリを有する開発
支援ボードと、前記第１のメモリを制御するためのプロ
グラムが記憶された第２のメモリと、該第２のメモリを
アクセスすると共に該第２のメモリのアドレス数より大
なるアドレス数をカウント可能なアドレスカウンタと、
前記第２のメモリの読み出しプログラムに基づいて前記
第１のメモリの書き込み読み出し動作を制御する第１の
機能と、前記第２のメモリの読み出しプログラムに基づ
いて前記評価用マイクロコンピュータを制御する第２の
機能とを有し、前記開発支援ボードと直接接続されるホ
ストコンピュータとより成り、前記第２のメモリをアク
セスすることのない前記アドレスカウンタのアドレスデ
ータを複数組に分割すると共に前記第１のメモリを複数
組の領域に分割し、前記アドレスカウンタの複数の各組
のアドレスデータで、前記第１のメモリの全領域をアク
セスできるようにした点である。
【００１１】
【作用】本発明は、ホストコンピュータに設けられた第
２のメモリをアクセスすることのないアドレスカウンタ
のアドレスデータを複数組に分割すると共に、開発支援
ボード上の第１のメモリを複数組の領域に分割し、アド
レスカウンタの複数の各組のアドレスデータで第１のメ
モリの全領域をアクセスできる様にしたものである。ま
た、アドレスカウンタの所定のアドレスデータの組がア
クセスすべき第１のメモリの所定の領域は、アドレスデ
ータの各組毎に対応する選択レジスタの選択データに応
じて決定されるものである。従って、選択レジスタの保
持内容を一旦決定してしまえば、第１のメモリの異なる
領域を連続してアクセスする場合でも、選択レジスタに
選択データを前記アクセス毎に保持することなく、各組
の前記アドレスデータを順次読み出すだけでよいことに
なる。
２のメモリをアクセスすることのないアドレスカウンタ
のアドレスデータを複数組に分割すると共に、開発支援
ボード上の第１のメモリを複数組の領域に分割し、アド
レスカウンタの複数の各組のアドレスデータで第１のメ
モリの全領域をアクセスできる様にしたものである。ま
た、アドレスカウンタの所定のアドレスデータの組がア
クセスすべき第１のメモリの所定の領域は、アドレスデ
ータの各組毎に対応する選択レジスタの選択データに応
じて決定されるものである。従って、選択レジスタの保
持内容を一旦決定してしまえば、第１のメモリの異なる
領域を連続してアクセスする場合でも、選択レジスタに
選択データを前記アクセス毎に保持することなく、各組
の前記アドレスデータを順次読み出すだけでよいことに
なる。
【００１２】
【実施例】本発明の詳細を図面に従って具体的に説明す
る。図１は本発明の開発支援システムを示す図である。
図１において、(11)は、量産用マイクロコンピュータと
略同一機能を有する評価用マイクロコンピュータであ
り、それ自体の処理データを書き込んだり読み出したり
するためのＲＡＭ(12)は内蔵されているものの、それ自
体を動作させるためのプログラムデータを書き込んだＲ
ＯＭは外部に設けられる。
る。図１は本発明の開発支援システムを示す図である。
図１において、(11)は、量産用マイクロコンピュータと
略同一機能を有する評価用マイクロコンピュータであ
り、それ自体の処理データを書き込んだり読み出したり
するためのＲＡＭ(12)は内蔵されているものの、それ自
体を動作させるためのプログラムデータを書き込んだＲ
ＯＭは外部に設けられる。
【００１３】(13)は開発支援ボードであり、例えば４Ｍ
バイト(詳しくは４０９６Ｋバイト)から成るＲＡＭ(14)
と、データバス(15)とを有している。ＲＡＭ(14)は、１
６Ｋバイトを単位とする２５６の領域より成り、各領域
には、評価用マイクロコンピュータ(11)を量産用マイク
ロコンピュータと同一動作させるためのプログラムデー
タが記憶されたり、評価用マイクロコンピュータ(11)を
評価動作(ブレーク動作、１ステップ動作等)させるため
のコマンドデータが記憶されたり、或は、評価用マイク
ロコンピュータ(11)の所定動作期間における内部各種デ
ータ(ＲＡＭ(12)のアドレスデータ及び処理データ、プ
ログラムカウンタ及びアキュムレータの内容等)がトレ
ースデータとして記憶されたりする。例えば、領域１に
は前記プログラムデータが記憶されてＲＯＭとして動作
し、領域２には前記コマンドデータが記憶され、更に領
域３には前記トレースデータが記憶されるものとする。
データバス(15)は、ＲＡＭ(14)の各領域と接続されると
共に評価用マイクロコンピュータ(11)と接続され、ＲＡ
Ｍ(14)及び評価用マイクロコンピュータ(11)間における
データの授受を行う。更にデータバス(15)は後述のホス
トコンピュータ内部のデータバスとも接続される。
バイト(詳しくは４０９６Ｋバイト)から成るＲＡＭ(14)
と、データバス(15)とを有している。ＲＡＭ(14)は、１
６Ｋバイトを単位とする２５６の領域より成り、各領域
には、評価用マイクロコンピュータ(11)を量産用マイク
ロコンピュータと同一動作させるためのプログラムデー
タが記憶されたり、評価用マイクロコンピュータ(11)を
評価動作(ブレーク動作、１ステップ動作等)させるため
のコマンドデータが記憶されたり、或は、評価用マイク
ロコンピュータ(11)の所定動作期間における内部各種デ
ータ(ＲＡＭ(12)のアドレスデータ及び処理データ、プ
ログラムカウンタ及びアキュムレータの内容等)がトレ
ースデータとして記憶されたりする。例えば、領域１に
は前記プログラムデータが記憶されてＲＯＭとして動作
し、領域２には前記コマンドデータが記憶され、更に領
域３には前記トレースデータが記憶されるものとする。
データバス(15)は、ＲＡＭ(14)の各領域と接続されると
共に評価用マイクロコンピュータ(11)と接続され、ＲＡ
Ｍ(14)及び評価用マイクロコンピュータ(11)間における
データの授受を行う。更にデータバス(15)は後述のホス
トコンピュータ内部のデータバスとも接続される。
【００１４】(16)は前述したホストコンピュータであ
り、該ホストコンピュータ(16)は、開発支援ボード(13)
を直接接続するための接続口即ちスロット(26)を有して
おり、開発支援ボード(13)はスロット(26)内部に挿入さ
れ且つホストコンピュータ(16)と直接接続される。ま
た、ホストコンピュータ(16)には、ＲＯＭ(17)、ＲＡＭ
(18)及び拡張メモリ空間(19)が設けられており、これら
は同一メモリ空間である。ＲＯＭ(17)には、ホストコン
ピュータ(16)の動作を制御するためのプログラムデータ
が記憶されている。ＲＡＭ(18)には、開発支援ボード(1
3)上のＲＡＭ(14)の各領域の書き込み読み出し動作を制
御するためのプログラムデータが記憶されている。拡張
メモリ空間(19)は、ホストコンピュータ(16)に外部接続
されるメモリをアクセスするためのアドレスデータが割
り付けられる空間であり、本実施例においては、拡張メ
モリ空間(19)は開発支援ボード(13)上のＲＡＭ(14)をア
クセスするための空間(例えば６４Ｋバイト)である。こ
の拡張メモリ空間(19)は、１６Ｋバイトを単位としたア
ドレスデータ数を有する拡張１〜４の各組に分割され
る。前述した様に、ＲＯＭ(17)、ＲＡＭ(18)及び拡張メ
モリ空間(19)は同一メモリ空間である為、単一のアドレ
スカウンタ(20)によってアクセスされる。即ち、ＲＯＭ
(17)、ＲＡＭ(18)及び拡張メモリ空間(19)の個々には、
全く異なるアドレスデータが割り付けられることにな
る。前述したホストコンピュータ(16)のデータバス(21)
は、ＲＯＭ(17)、ＲＡＭ(18)、拡張メモリ空間(19)から
成る同一メモリ空間及び開発支援ボード(13)上のデータ
バス(15)と接続される。そして、開発支援ボード(13)上
のＲＡＭ(14)の領域１には、ホストコンピュータ(16)の
キーを操作することによって、ＦＤ(フロッピーディス
ク)等の外部記憶媒体に記憶されているプログラムデー
タがデータバス(21)(15)を介して書き込まれ、同様にし
て、領域２にはコマンドデータが書き込まれ、評価用マ
イクロコンピュータ(11)は領域１，２の読み出しデータ
に基づいて動作することになる。また、外部記憶媒体か
らＲＡＭ(18)に書き込まれたトレースデータ書き込み用
のプログラムデータをホストコンピュータ(16)のキー操
作によって実行すると、拡張１〜４の何れかの組のアド
レスデータによってＲＡＭ(14)の領域３がアクセスさ
れ、この領域３には、前記トレースデータが書き込まれ
ることになる。同様にして、ＲＡＭ(18)に書き込まれた
トレースデータ読み出し用のプログラムデータをホスト
コンピュータ(16)のキー操作によって実行すると、拡張
１〜４の何れかの組のアドレスデータによってＲＡＭ(1
4)の領域３がアクセスされ、この領域３からトレースデ
ータが読み出されてデータバス(15)(21)を介してホスト
コンピュータ(16)側に取り込まれ、トレースデータの評
価を行えることになる。
り、該ホストコンピュータ(16)は、開発支援ボード(13)
を直接接続するための接続口即ちスロット(26)を有して
おり、開発支援ボード(13)はスロット(26)内部に挿入さ
れ且つホストコンピュータ(16)と直接接続される。ま
た、ホストコンピュータ(16)には、ＲＯＭ(17)、ＲＡＭ
(18)及び拡張メモリ空間(19)が設けられており、これら
は同一メモリ空間である。ＲＯＭ(17)には、ホストコン
ピュータ(16)の動作を制御するためのプログラムデータ
が記憶されている。ＲＡＭ(18)には、開発支援ボード(1
3)上のＲＡＭ(14)の各領域の書き込み読み出し動作を制
御するためのプログラムデータが記憶されている。拡張
メモリ空間(19)は、ホストコンピュータ(16)に外部接続
されるメモリをアクセスするためのアドレスデータが割
り付けられる空間であり、本実施例においては、拡張メ
モリ空間(19)は開発支援ボード(13)上のＲＡＭ(14)をア
クセスするための空間(例えば６４Ｋバイト)である。こ
の拡張メモリ空間(19)は、１６Ｋバイトを単位としたア
ドレスデータ数を有する拡張１〜４の各組に分割され
る。前述した様に、ＲＯＭ(17)、ＲＡＭ(18)及び拡張メ
モリ空間(19)は同一メモリ空間である為、単一のアドレ
スカウンタ(20)によってアクセスされる。即ち、ＲＯＭ
(17)、ＲＡＭ(18)及び拡張メモリ空間(19)の個々には、
全く異なるアドレスデータが割り付けられることにな
る。前述したホストコンピュータ(16)のデータバス(21)
は、ＲＯＭ(17)、ＲＡＭ(18)、拡張メモリ空間(19)から
成る同一メモリ空間及び開発支援ボード(13)上のデータ
バス(15)と接続される。そして、開発支援ボード(13)上
のＲＡＭ(14)の領域１には、ホストコンピュータ(16)の
キーを操作することによって、ＦＤ(フロッピーディス
ク)等の外部記憶媒体に記憶されているプログラムデー
タがデータバス(21)(15)を介して書き込まれ、同様にし
て、領域２にはコマンドデータが書き込まれ、評価用マ
イクロコンピュータ(11)は領域１，２の読み出しデータ
に基づいて動作することになる。また、外部記憶媒体か
らＲＡＭ(18)に書き込まれたトレースデータ書き込み用
のプログラムデータをホストコンピュータ(16)のキー操
作によって実行すると、拡張１〜４の何れかの組のアド
レスデータによってＲＡＭ(14)の領域３がアクセスさ
れ、この領域３には、前記トレースデータが書き込まれ
ることになる。同様にして、ＲＡＭ(18)に書き込まれた
トレースデータ読み出し用のプログラムデータをホスト
コンピュータ(16)のキー操作によって実行すると、拡張
１〜４の何れかの組のアドレスデータによってＲＡＭ(1
4)の領域３がアクセスされ、この領域３からトレースデ
ータが読み出されてデータバス(15)(21)を介してホスト
コンピュータ(16)側に取り込まれ、トレースデータの評
価を行えることになる。
【００１５】ここで、拡張メモリ空間(19)における拡張
１〜４の各組のアドレス数は１６Ｋ個であり、ＲＡＭ(1
4)の各領域１〜２５６におけるアドレス数も１６Ｋ個で
ある。即ち、アドレスカウンタ(20)が単に拡張メモリ空
間(19)を連続してアクセスするだけでは、拡張１〜４の
任意の１組のアドレスデータでアクセスできるＲＡＭ(1
4)の領域は任意の１組だけとなってしまう。そこで、拡
張１〜４には各々選択レジスタ(22)(23)(24)(25)が対応
して設けられており、これらの選択レジスタ(22)(23)(2
4)(25)は各々８ビットで構成され、２５６(＝２8)種類
の選択データがＲＡＭ(14)のアクセスすべきアドレスに
応じてプリセットされる。例えば、アドレスカウンタ(2
0)で拡張１の空間をアクセスしてもＲＡＭ(14)の領域１
〜２５６の何れか１つの領域しかアクセスできないが、
選択レジスタ(22)の８ビットデータとアドレスカウンタ
(20)のアドレスデータとを合わせてシリアルのアドレス
データとすると、拡張１のみによってデータバス(21)(1
5)を介してＲＡＭ(14)の２５６の全領域をアクセスでき
ることになる。拡張２〜４に対応する選択レジスタ(23)
(24)(25)についても同様に８ビットデータをプリセット
することにより、拡張２〜３の各々によってＲＡＭ(14)
の全領域をアクセスできることになる。
１〜４の各組のアドレス数は１６Ｋ個であり、ＲＡＭ(1
4)の各領域１〜２５６におけるアドレス数も１６Ｋ個で
ある。即ち、アドレスカウンタ(20)が単に拡張メモリ空
間(19)を連続してアクセスするだけでは、拡張１〜４の
任意の１組のアドレスデータでアクセスできるＲＡＭ(1
4)の領域は任意の１組だけとなってしまう。そこで、拡
張１〜４には各々選択レジスタ(22)(23)(24)(25)が対応
して設けられており、これらの選択レジスタ(22)(23)(2
4)(25)は各々８ビットで構成され、２５６(＝２8)種類
の選択データがＲＡＭ(14)のアクセスすべきアドレスに
応じてプリセットされる。例えば、アドレスカウンタ(2
0)で拡張１の空間をアクセスしてもＲＡＭ(14)の領域１
〜２５６の何れか１つの領域しかアクセスできないが、
選択レジスタ(22)の８ビットデータとアドレスカウンタ
(20)のアドレスデータとを合わせてシリアルのアドレス
データとすると、拡張１のみによってデータバス(21)(1
5)を介してＲＡＭ(14)の２５６の全領域をアクセスでき
ることになる。拡張２〜４に対応する選択レジスタ(23)
(24)(25)についても同様に８ビットデータをプリセット
することにより、拡張２〜３の各々によってＲＡＭ(14)
の全領域をアクセスできることになる。
【００１６】従って、評価用マイクロコンピュータ(11)
を動作させるのに、例えば拡張１，２，３，４のアドレ
スデータで各々ＲＡＭ(14)の異なる領域１，２，２５
５，２５６を繰り返しアクセスする場合、選択レジスタ
(22)(23)(24)(25)の各々にＲＡＭ(14)の領域１，２，２
５５，２５６をアクセスするための８ビットデータをプ
リセットすればよい。すると、ＲＡＭ(14)の異なる領域
をアクセスする際に、選択レジスタ(22)(23)(24)(25)へ
の８ビットの選択データのプリセット動作が不要とな
り、これより、評価用マイクロコンピュータ(11)の評価
動作を迅速に行うことができ、プログラム開発の効率化
を図ることができることになる。
を動作させるのに、例えば拡張１，２，３，４のアドレ
スデータで各々ＲＡＭ(14)の異なる領域１，２，２５
５，２５６を繰り返しアクセスする場合、選択レジスタ
(22)(23)(24)(25)の各々にＲＡＭ(14)の領域１，２，２
５５，２５６をアクセスするための８ビットデータをプ
リセットすればよい。すると、ＲＡＭ(14)の異なる領域
をアクセスする際に、選択レジスタ(22)(23)(24)(25)へ
の８ビットの選択データのプリセット動作が不要とな
り、これより、評価用マイクロコンピュータ(11)の評価
動作を迅速に行うことができ、プログラム開発の効率化
を図ることができることになる。
【００１７】尚、本実施例においては、拡張メモリ空間
(19)を４分割したが、これに限定されるものではなく、
また、開発支援ボード(13)上のＲＡＭ(14)の各領域のア
ドレス数は拡張メモリ空間(19)の分割領域のアドレス数
と等しいが、ＲＡＭ(14)の分割領域数は２５６に限定さ
れるものではない。更に、選択レジスタ(22)(23)(24)(2
5)のビット数はＲＡＭ(14)の領域数に応じて決定され
る。
(19)を４分割したが、これに限定されるものではなく、
また、開発支援ボード(13)上のＲＡＭ(14)の各領域のア
ドレス数は拡張メモリ空間(19)の分割領域のアドレス数
と等しいが、ＲＡＭ(14)の分割領域数は２５６に限定さ
れるものではない。更に、選択レジスタ(22)(23)(24)(2
5)のビット数はＲＡＭ(14)の領域数に応じて決定され
る。
【００１８】
【発明の効果】本発明は、ホストコンピュータに設けら
れた第２のメモリをアクセスすることのないアドレスカ
ウンタのアドレスデータを複数組に分割すると共に、開
発支援ボード上の第１のメモリを複数組の領域に分割
し、アドレスカウンタの複数の各組のアドレスデータで
第１のメモリの全領域をアクセスできる様にしたもので
ある。また、アドレスカウンタの所定のアドレスデータ
の組がアクセスすべき第１のメモリの所定の領域は、ア
ドレスデータの各組毎に対応する選択レジスタの選択デ
ータに応じて決定されるものである。従って、選択レジ
スタの保持内容を一旦決定してしまえば、第１のメモリ
の異なる領域を連続してアクセスする場合でも、選択レ
ジスタに選択データを前記アクセス毎に保持することな
く、各組の前記アドレスデータを順次読み出すだけでよ
いことになり、これより、評価用マイクロコンピュータ
の評価速度の向上が図れ、即ち、プログラム開発の効率
化が図れる利点が得られる。
れた第２のメモリをアクセスすることのないアドレスカ
ウンタのアドレスデータを複数組に分割すると共に、開
発支援ボード上の第１のメモリを複数組の領域に分割
し、アドレスカウンタの複数の各組のアドレスデータで
第１のメモリの全領域をアクセスできる様にしたもので
ある。また、アドレスカウンタの所定のアドレスデータ
の組がアクセスすべき第１のメモリの所定の領域は、ア
ドレスデータの各組毎に対応する選択レジスタの選択デ
ータに応じて決定されるものである。従って、選択レジ
スタの保持内容を一旦決定してしまえば、第１のメモリ
の異なる領域を連続してアクセスする場合でも、選択レ
ジスタに選択データを前記アクセス毎に保持することな
く、各組の前記アドレスデータを順次読み出すだけでよ
いことになり、これより、評価用マイクロコンピュータ
の評価速度の向上が図れ、即ち、プログラム開発の効率
化が図れる利点が得られる。
【図１】本発明の開発支援システムを示す図である。
【図２】従来の開発支援システムを示す図である。
(11) 評価用マイクロコンピュータ (13) 開発支援ボード (14)(18) ＲＡＭ (16) ホストコンピュータ (19) 拡張メモリ空間 (20) アドレスカウンタ (22)(23)(24)(25) 選択レジスタ
Claims (2)
- 【請求項１】 量産用マイクロコンピュータと略同一機
能を有する評価用マイクロコンピュータと、前記評価用
マイクロコンピュータの処理データの評価を行うための
データ、所定動作期間における前記評価用マイクロコン
ピュータの各種データ等が記憶される第１のメモリを有
する開発支援ボードと、前記第１のメモリを制御するた
めのプログラムが記憶された第２のメモリと、該第２の
メモリをアクセスすると共に該第２のメモリのアドレス
数より大なるアドレス数をカウント可能なアドレスカウ
ンタと、前記第２のメモリの読み出しプログラムに基づ
いて前記第１のメモリの書き込み読み出し動作を制御す
る第１の機能と、前記第２のメモリの読み出しプログラ
ムに基づいて前記評価用マイクロコンピュータを制御す
る第２の機能とを有し、前記開発支援ボードと直接接続
されるホストコンピュータとより成り、前記第２のメモ
リをアクセスすることのない前記アドレスカウンタのア
ドレスデータを複数組に分割すると共に前記第１のメモ
リを複数組の領域に分割し、前記アドレスカウンタの複
数の各組のアドレスデータで、前記第１のメモリの全領
域をアクセスできるようにしたことを特徴とする開発支
援システム。 - 【請求項２】 前記アドレスカウンタの所定のアドレス
データの組がアクセスすべき前記第１のメモリの所定の
領域は、アドレスデータの各組毎に対応する選択レジス
タに保持された選択データによって決定されることを特
徴とする請求項１記載の開発支援システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3123901A JP2627370B2 (ja) | 1991-05-28 | 1991-05-28 | 開発支援システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3123901A JP2627370B2 (ja) | 1991-05-28 | 1991-05-28 | 開発支援システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04350731A JPH04350731A (ja) | 1992-12-04 |
| JP2627370B2 true JP2627370B2 (ja) | 1997-07-02 |
Family
ID=14872146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3123901A Expired - Fee Related JP2627370B2 (ja) | 1991-05-28 | 1991-05-28 | 開発支援システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2627370B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002023968A (ja) * | 2000-07-04 | 2002-01-25 | Mitsubishi Electric Corp | 半導体記憶装置の制御装置およびフラッシュメモリストレージシステム |
| JP2004054834A (ja) | 2002-07-24 | 2004-02-19 | Matsushita Electric Ind Co Ltd | プログラム開発方法、プログラム開発支援装置およびプログラム実装方法 |
-
1991
- 1991-05-28 JP JP3123901A patent/JP2627370B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04350731A (ja) | 1992-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5905993A (en) | Flash memory card with block memory address arrangement | |
| EP0840228A2 (en) | Programmable memory access | |
| US5210847A (en) | Noncacheable address random access memory | |
| US4975872A (en) | Dual port memory device with tag bit marking | |
| JPH0731626B2 (ja) | プロセツサ−を高容量記憶装置に接続するための電子回路 | |
| JP2627370B2 (ja) | 開発支援システム | |
| JPH09171486A (ja) | Ｐｃカード | |
| US5751998A (en) | Memory accessing system with portions of memory being selectively write protectable and relocatable based on predefined register bits and memory selection RAM outputs | |
| EP0461631B1 (en) | Data storing device having a plurality of registers allotted for one address | |
| JPH0562380B2 (ja) | ||
| JPH05274219A (ja) | 記憶装置 | |
| US7213142B2 (en) | System and method to initialize registers with an EEPROM stored boot sequence | |
| JPH0784886A (ja) | キャッシュメモリ制御方法およびキャッシュメモリ制御装置 | |
| JP3001464B2 (ja) | マイクロプロセッサ装置 | |
| JP3142084B2 (ja) | 情報処理装置 | |
| JP2940722B2 (ja) | 開発支援システム | |
| KR100281102B1 (ko) | 플래쉬메모리를사용한에이티에이(ata)카드 | |
| JPS6035694B2 (ja) | 主記憶保護方式 | |
| JPH07146814A (ja) | メモリ装置 | |
| JPH07306807A (ja) | コンピュータシステム装置 | |
| JP2919357B2 (ja) | Ｃｐｕインタフェース回路 | |
| JPH09223065A (ja) | メモリ容量テスト方法およびコンピュータ・システム | |
| JP2581057B2 (ja) | 評価用マイクロコンピユ−タ | |
| JP3155840B2 (ja) | マイクロプロセッサ | |
| JPH04120640A (ja) | キャッシュメモリ制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100418 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |