JP2940722B2 - 開発支援システム - Google Patents
開発支援システムInfo
- Publication number
- JP2940722B2 JP2940722B2 JP3141960A JP14196091A JP2940722B2 JP 2940722 B2 JP2940722 B2 JP 2940722B2 JP 3141960 A JP3141960 A JP 3141960A JP 14196091 A JP14196091 A JP 14196091A JP 2940722 B2 JP2940722 B2 JP 2940722B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- evaluation
- microcomputer
- memory
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
- Stored Programmes (AREA)
Description
【０００１】
【産業上の利用分野】本発明は開発支援システムに関
し、特にマイクロコンピュータのプログラム開発の効率
化を図るのに好適な開発支援システムに関する。
し、特にマイクロコンピュータのプログラム開発の効率
化を図るのに好適な開発支援システムに関する。
【０００２】
【従来の技術】一般に、量産用の１チップマイクロコン
ピュータは、それ自体の動作を制御するためのＲＯＭを
内蔵しているが、このＲＯＭはマスクで作られることが
多い。つまり、ＲＯＭに書き込まれたプログラムデータ
を書き換えることはできず、ＲＯＭにプログラムデータ
を書き込む際には、誤ったプログラムデータを書き込ま
ない様に十分な配慮が必要である。
ピュータは、それ自体の動作を制御するためのＲＯＭを
内蔵しているが、このＲＯＭはマスクで作られることが
多い。つまり、ＲＯＭに書き込まれたプログラムデータ
を書き換えることはできず、ＲＯＭにプログラムデータ
を書き込む際には、誤ったプログラムデータを書き込ま
ない様に十分な配慮が必要である。
【０００３】そこで、ＲＯＭに正しいプログラムデータ
を書き込める様に、量産用の１チップマイクロコンピュ
ータと略同一機能を有する評価用マイクロコンピュータ
が今日使用されており、この評価用マイクロコンピュー
タはそれ自体の動作を制御するためのプログラムメモリ
を外部に設けており、このプログラムメモリはＲＯＭと
して動作するもののプログラムデータの書き込み読み出
しが可能なプログラムＲＡＭで構成されている。このプ
ログラムＲＡＭには、外部からユーザの希望するＲＯＭ
に記憶すべきプログラムデータが書き込まれ、評価用マ
イクロコンピュータはプログラムＲＡＭから読み出され
るプログラムデータに基づいて動作するのである。評価
用マイクロコンピュータがプログラムＲＡＭからのプロ
グラムデータに基づいて動作して得られた処理データ
は、評価用マイクロコンピュータ内部のデータＲＡＭに
書き込まれる。そして、評価用マイクロコンピュータを
所定のタイミング(データＲＡＭの評価すべきアドレス)
でブレークした状態で、データＲＡＭに書き込まれた処
理データを外部に読み出して本来得られるべきデータと
比較することにより、処理データの正誤を判断し、即ち
プログラムデータの正誤を判断していた。上記した評価
動作を繰り返すことにより、量産用の１チップマイクロ
コンピュータ内部のＲＯＭにマスク処理すべき正しいプ
ログラムデータを得ているのである。
を書き込める様に、量産用の１チップマイクロコンピュ
ータと略同一機能を有する評価用マイクロコンピュータ
が今日使用されており、この評価用マイクロコンピュー
タはそれ自体の動作を制御するためのプログラムメモリ
を外部に設けており、このプログラムメモリはＲＯＭと
して動作するもののプログラムデータの書き込み読み出
しが可能なプログラムＲＡＭで構成されている。このプ
ログラムＲＡＭには、外部からユーザの希望するＲＯＭ
に記憶すべきプログラムデータが書き込まれ、評価用マ
イクロコンピュータはプログラムＲＡＭから読み出され
るプログラムデータに基づいて動作するのである。評価
用マイクロコンピュータがプログラムＲＡＭからのプロ
グラムデータに基づいて動作して得られた処理データ
は、評価用マイクロコンピュータ内部のデータＲＡＭに
書き込まれる。そして、評価用マイクロコンピュータを
所定のタイミング(データＲＡＭの評価すべきアドレス)
でブレークした状態で、データＲＡＭに書き込まれた処
理データを外部に読み出して本来得られるべきデータと
比較することにより、処理データの正誤を判断し、即ち
プログラムデータの正誤を判断していた。上記した評価
動作を繰り返すことにより、量産用の１チップマイクロ
コンピュータ内部のＲＯＭにマスク処理すべき正しいプ
ログラムデータを得ているのである。
【０００４】ここで、評価用マイクロコンピュータを用
いてプログラム評価を行うには、評価用マイクロコンピ
ュータと、評価用マイクロコンピュータを量産用マイク
ロコンピュータと同一動作させるためのプログラムデー
タが記憶されるプログラムＲＡＭ、評価用マイクロコン
ピュータを評価動作(ブレーク、１ステップ動作等)させ
るためのコマンドデータが記憶される評価用ＲＡＭ等を
設けた開発支援ボードと、評価用マイクロコンピュータ
及び開発支援ボードを動作制御するためのホストコンピ
ュータとによって、開発支援システムを組めばよい。
いてプログラム評価を行うには、評価用マイクロコンピ
ュータと、評価用マイクロコンピュータを量産用マイク
ロコンピュータと同一動作させるためのプログラムデー
タが記憶されるプログラムＲＡＭ、評価用マイクロコン
ピュータを評価動作(ブレーク、１ステップ動作等)させ
るためのコマンドデータが記憶される評価用ＲＡＭ等を
設けた開発支援ボードと、評価用マイクロコンピュータ
及び開発支援ボードを動作制御するためのホストコンピ
ュータとによって、開発支援システムを組めばよい。
【０００５】上記した開発支援システムにおいて、プロ
グラム評価の一例として、評価用マイクロコンピュータ
内部のデータＲＡＭ等の内容をホストコンピュータのデ
ィスプレイ上で確認したい場合がある。この場合、上記
した動作と同様に、データＲＡＭの確認したいアドレス
で評価用マイクロコンピュータをブレーク動作させ即ち
評価用マイクロコンピュータへのプログラムデータのロ
ードを停止させ、この状態で、データＲＡＭの指定アド
レスの内容を開発支援ボードを介してホストコンピュー
タに取り込み、これよりデータＲＡＭの内容の確認を行
っていた。
グラム評価の一例として、評価用マイクロコンピュータ
内部のデータＲＡＭ等の内容をホストコンピュータのデ
ィスプレイ上で確認したい場合がある。この場合、上記
した動作と同様に、データＲＡＭの確認したいアドレス
で評価用マイクロコンピュータをブレーク動作させ即ち
評価用マイクロコンピュータへのプログラムデータのロ
ードを停止させ、この状態で、データＲＡＭの指定アド
レスの内容を開発支援ボードを介してホストコンピュー
タに取り込み、これよりデータＲＡＭの内容の確認を行
っていた。
【０００６】
【発明が解決しようとする課題】しかしながら、データ
ＲＡＭの内容を複数アドレスに亘って確認したい場合、
データＲＡＭのアドレスを変更する度に評価用マイクロ
コンピュータをブレーク動作させなければならず、これ
より、プログラム評価に多くの時間を費やしてしまう問
題点があった。
ＲＡＭの内容を複数アドレスに亘って確認したい場合、
データＲＡＭのアドレスを変更する度に評価用マイクロ
コンピュータをブレーク動作させなければならず、これ
より、プログラム評価に多くの時間を費やしてしまう問
題点があった。
【０００７】そこで、本発明は、評価用マイクロコンピ
ュータの処理データが記憶されたデータＲＡＭの複数ア
ドレスの内容を、評価用マイクロコンピュータの動作に
同期して確認することのできる開発支援システムを提供
することを目的とする。
ュータの処理データが記憶されたデータＲＡＭの複数ア
ドレスの内容を、評価用マイクロコンピュータの動作に
同期して確認することのできる開発支援システムを提供
することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、量産用マイクロコン
ピュータと略同一機能を有する評価用マイクロコンピュ
ータと、該評価用マイクロコンピュータを動作させるた
めのプログラムデータが記憶されるプログラムメモリ
と、前記評価用マイクロコンピュータ内部に設けられた
処理データを記憶するための第１のデータメモリと略同
一であり、且つ、該第１のデータメモリを書き込み又は
読み出し状態とするための書き込み読み出し制御信号が
該第１のデータメモリと共に同時に印加されるデュアル
ポート型の第２のデータメモリと、を有する開発支援ボ
ードと、前記第２のデータメモリの内容の確認を行うホ
ストコンピュータと、より成り、前記第１及び第２のデ
ータメモリが前記書き込み読み出し制御信号により前記
評価用マイクロコンピュータの処理データを同時書き込
みしている時、前記ホストコンピュータからの読み出し
指示に従い、前記評価用マイクロコンピュータの評価動
作に同期して前記第２のデータメモリから書き込み済み
処理データを読み出し確認できるようにしたことを第１
の特徴とする。また、量産用マイクロコンピュータと略
同一機能を有する評価用マイクロコンピュータと、該評
価用マイクロコンピュータを動作させるためのプログラ
ムデータが記憶されるプログラムメモリと、前記評価用
マイクロコンピュータ内部に設けられた処理データを記
憶するための第１のデータメモリと略同一であり、且
つ、該第１のデータメモリを書き込み又は読み出し状態
とするための書き込み読み出し制御信号が該第１のデー
タメモリと共に同時に印加されるシングルポート型の第
２のデータメモリと、を有する開発支援ボードと、前記
第２のデータメモリの内容の確認を行うホストコンピュ
ータと、より成り、前記第１及び第２のデータメモリが
前記書き込み読み出し制御信号により前記評価用マイク
ロコンピュータの処理データを或るアドレスに同時書き
込み終了してから次アドレスに同時書き込み開始する迄
の期間、前記ホストコンピュータからの読み出し指示に
従い、前記評価用マイクロコンピュータの評価動作に同
期して前記第２のデータメモリから書き込み済み処理デ
ータを読み出し確認できるようにしたことを第２の特徴
とする。
解決する為に成されたものであり、量産用マイクロコン
ピュータと略同一機能を有する評価用マイクロコンピュ
ータと、該評価用マイクロコンピュータを動作させるた
めのプログラムデータが記憶されるプログラムメモリ
と、前記評価用マイクロコンピュータ内部に設けられた
処理データを記憶するための第１のデータメモリと略同
一であり、且つ、該第１のデータメモリを書き込み又は
読み出し状態とするための書き込み読み出し制御信号が
該第１のデータメモリと共に同時に印加されるデュアル
ポート型の第２のデータメモリと、を有する開発支援ボ
ードと、前記第２のデータメモリの内容の確認を行うホ
ストコンピュータと、より成り、前記第１及び第２のデ
ータメモリが前記書き込み読み出し制御信号により前記
評価用マイクロコンピュータの処理データを同時書き込
みしている時、前記ホストコンピュータからの読み出し
指示に従い、前記評価用マイクロコンピュータの評価動
作に同期して前記第２のデータメモリから書き込み済み
処理データを読み出し確認できるようにしたことを第１
の特徴とする。また、量産用マイクロコンピュータと略
同一機能を有する評価用マイクロコンピュータと、該評
価用マイクロコンピュータを動作させるためのプログラ
ムデータが記憶されるプログラムメモリと、前記評価用
マイクロコンピュータ内部に設けられた処理データを記
憶するための第１のデータメモリと略同一であり、且
つ、該第１のデータメモリを書き込み又は読み出し状態
とするための書き込み読み出し制御信号が該第１のデー
タメモリと共に同時に印加されるシングルポート型の第
２のデータメモリと、を有する開発支援ボードと、前記
第２のデータメモリの内容の確認を行うホストコンピュ
ータと、より成り、前記第１及び第２のデータメモリが
前記書き込み読み出し制御信号により前記評価用マイク
ロコンピュータの処理データを或るアドレスに同時書き
込み終了してから次アドレスに同時書き込み開始する迄
の期間、前記ホストコンピュータからの読み出し指示に
従い、前記評価用マイクロコンピュータの評価動作に同
期して前記第２のデータメモリから書き込み済み処理デ
ータを読み出し確認できるようにしたことを第２の特徴
とする。
【０００９】
【作用】本発明によれば、評価用マイクロコンピュータ
内部の第１のデータメモリ及び開発支援ボード上の第２
のデータメモリに対して、評価用マイクロコンピュータ
の処理データを同時に書き込んだり或は読み出したりで
きる様にした為、第１のデータメモリの複数アドレスに
亘る内容を、評価用マイクロコンピュータの通常動作に
同期してホストコンピュータによって確認することがで
きる。
内部の第１のデータメモリ及び開発支援ボード上の第２
のデータメモリに対して、評価用マイクロコンピュータ
の処理データを同時に書き込んだり或は読み出したりで
きる様にした為、第１のデータメモリの複数アドレスに
亘る内容を、評価用マイクロコンピュータの通常動作に
同期してホストコンピュータによって確認することがで
きる。
【００１０】
【実施例】本発明の詳細を図面に従って具体的に説明す
る。図１は本発明の開発支援システムを示すブロック図
である。図１において、(１)は量産用の１チップマイク
ロコンピュータと略同一機能を有する評価用マイクロコ
ンピュータである。但し、評価用マイクロコンピュータ
(１)はあくまでもプログラム評価を行うためのものであ
る為、評価用マイクロコンピュータ(１)を動作させるた
めのプログラムデータが記憶されたメモリ(マスクＲＯ
Ｍ)は内蔵されていない。即ち、評価用マイクロコンピ
ュータ(１)を動作させるためのＲＯＭとしては、プログ
ラムデータの書き換えが可能なプログラムＲＡＭが評価
用マイクロコンピュータ(１)外部に設けられることにな
る。評価用マイクロコンピュータ(１)内部において、
(２)は内部バスであり、評価用マイクロコンピュータ
(１)と外部手段との間でデータ転送を行ったり、或は評
価用マイクロコンピュータ(１)内部の各構成の間でデー
タ転送を行ったりするためのものである。(３)はデータ
ＲＡＭ(第１のデータメモリ)であり、書き込み読み出し
制御信号Ｒ／Ｗによって書き込み状態又は読み出し状態
に設定され、評価用マイクロコンピュータ(１)による処
理データの書き込み又は読み出しを行う。(４)はデータ
ポインタＤＰであり、内部バス(２)から転送されてきた
アドレスデータに基づいてデータＲＡＭ(３)の所定アド
レスをアクセスするものである。尚、図示はしていない
が、評価用マイクロコンピュータ(１)には、アキュムレ
ータ、論理演算ユニット、その他各種レジスタ等が設け
られている。
る。図１は本発明の開発支援システムを示すブロック図
である。図１において、(１)は量産用の１チップマイク
ロコンピュータと略同一機能を有する評価用マイクロコ
ンピュータである。但し、評価用マイクロコンピュータ
(１)はあくまでもプログラム評価を行うためのものであ
る為、評価用マイクロコンピュータ(１)を動作させるた
めのプログラムデータが記憶されたメモリ(マスクＲＯ
Ｍ)は内蔵されていない。即ち、評価用マイクロコンピ
ュータ(１)を動作させるためのＲＯＭとしては、プログ
ラムデータの書き換えが可能なプログラムＲＡＭが評価
用マイクロコンピュータ(１)外部に設けられることにな
る。評価用マイクロコンピュータ(１)内部において、
(２)は内部バスであり、評価用マイクロコンピュータ
(１)と外部手段との間でデータ転送を行ったり、或は評
価用マイクロコンピュータ(１)内部の各構成の間でデー
タ転送を行ったりするためのものである。(３)はデータ
ＲＡＭ(第１のデータメモリ)であり、書き込み読み出し
制御信号Ｒ／Ｗによって書き込み状態又は読み出し状態
に設定され、評価用マイクロコンピュータ(１)による処
理データの書き込み又は読み出しを行う。(４)はデータ
ポインタＤＰであり、内部バス(２)から転送されてきた
アドレスデータに基づいてデータＲＡＭ(３)の所定アド
レスをアクセスするものである。尚、図示はしていない
が、評価用マイクロコンピュータ(１)には、アキュムレ
ータ、論理演算ユニット、その他各種レジスタ等が設け
られている。
【００１１】(５)は、評価用マイクロコンピュータ(１)
を評価動作させるための開発支援ボードである。開発支
援ボード(５)上には、上記した評価用マイクロコンピュ
ータ(１)を動作させるためのプログラムＲＡＭ(６)が設
けられている。また、開発支援ボード(５)上において、
(７)は内部バスであり、評価用マイクロコンピュータ
(１)とホストコンピュータ(８)との間でデータ転送を行
うためのものである。(９)は、評価用マイクロコンピュ
ータ(１)内部のデータポインタ(４)と同一のデータポイ
ンタＤＰである。(10)は、評価用マイクロコンピュータ
(１)内部のデータＲＡＭ(３)と同一容量を有するデータ
ＲＡＭ(第２のデータメモリ)である。これらのデータＲ
ＡＭ(３)(10)には、書き込み読み出し制御信号Ｒ／Ｗが
同時に印加される様になっている。つまり、プログラム
ＲＡＭ(６)から読み出されたプログラムデータに基づい
て得られる同一のアドレスデータが内部バス(２)(７)を
介してデータポインタ(４)(９)に取り込まれ、データＲ
ＡＭ(３)(10)の同一アドレスがアクセスされる様になっ
ており、これらのデータＲＡＭ(３)(10)は同一アドレス
が同時に書き込み状態又は読み出し状態となる様に構成
されているのである。更に、開発支援ボード(５)上のデ
ータＲＡＭ(10)は、データポインタ(９)によるアドレス
のアクセスとは独立してアドレスのアクセスができる所
謂デュアルポートで構成されている。つまり、データＲ
ＡＭ(３)(10)の同一アドレスに対して評価用マイクロコ
ンピュータ(１)の処理データの書き込みが行われている
最中に、ホストコンピュータ(８)からの読み出し指示に
よってデータＲＡＭ(10)の所定アドレスをアクセスし、
前記書き込みタイミングとは独立してデータＲＡＭ(10)
の所定アドレスからデータを読み出せるようになってい
る。即ち、データＲＡＭ(10)が書き込み状態となってい
る時でも、データＲＡＭ(10)の書き込み内容はホストコ
ンピュータ(８)によって読み出され、ホストコンピュー
タ(８)のディスプレイ上で逐次確認できる様になってい
るのである。尚、図示はしていないが、開発支援ボード
(５)上には、上記した構成の他に、評価用マイクロコン
ピュータ(１)をブレーク動作させたり或は１ステップ動
作させたりするためのコマンドデータが記憶される評価
用ＲＡＭや、評価動作のための各種データが保持される
複数のレジスタ等が設けられている。
を評価動作させるための開発支援ボードである。開発支
援ボード(５)上には、上記した評価用マイクロコンピュ
ータ(１)を動作させるためのプログラムＲＡＭ(６)が設
けられている。また、開発支援ボード(５)上において、
(７)は内部バスであり、評価用マイクロコンピュータ
(１)とホストコンピュータ(８)との間でデータ転送を行
うためのものである。(９)は、評価用マイクロコンピュ
ータ(１)内部のデータポインタ(４)と同一のデータポイ
ンタＤＰである。(10)は、評価用マイクロコンピュータ
(１)内部のデータＲＡＭ(３)と同一容量を有するデータ
ＲＡＭ(第２のデータメモリ)である。これらのデータＲ
ＡＭ(３)(10)には、書き込み読み出し制御信号Ｒ／Ｗが
同時に印加される様になっている。つまり、プログラム
ＲＡＭ(６)から読み出されたプログラムデータに基づい
て得られる同一のアドレスデータが内部バス(２)(７)を
介してデータポインタ(４)(９)に取り込まれ、データＲ
ＡＭ(３)(10)の同一アドレスがアクセスされる様になっ
ており、これらのデータＲＡＭ(３)(10)は同一アドレス
が同時に書き込み状態又は読み出し状態となる様に構成
されているのである。更に、開発支援ボード(５)上のデ
ータＲＡＭ(10)は、データポインタ(９)によるアドレス
のアクセスとは独立してアドレスのアクセスができる所
謂デュアルポートで構成されている。つまり、データＲ
ＡＭ(３)(10)の同一アドレスに対して評価用マイクロコ
ンピュータ(１)の処理データの書き込みが行われている
最中に、ホストコンピュータ(８)からの読み出し指示に
よってデータＲＡＭ(10)の所定アドレスをアクセスし、
前記書き込みタイミングとは独立してデータＲＡＭ(10)
の所定アドレスからデータを読み出せるようになってい
る。即ち、データＲＡＭ(10)が書き込み状態となってい
る時でも、データＲＡＭ(10)の書き込み内容はホストコ
ンピュータ(８)によって読み出され、ホストコンピュー
タ(８)のディスプレイ上で逐次確認できる様になってい
るのである。尚、図示はしていないが、開発支援ボード
(５)上には、上記した構成の他に、評価用マイクロコン
ピュータ(１)をブレーク動作させたり或は１ステップ動
作させたりするためのコマンドデータが記憶される評価
用ＲＡＭや、評価動作のための各種データが保持される
複数のレジスタ等が設けられている。
【００１２】上記したホストコンピュータ(８)にはＦＤ
(フロッピーディスク)等の外部記憶媒体(図示せず)が装
着可能となっており、プログラムＲＡＭ(６)には、外部
記憶媒体に予め記憶された評価用マイクロコンピュータ
(１)のためのプログラムデータが内部バス(７)を介して
書き込まれる様になっている。以上の構成において、評
価用マイクロコンピュータ(１)の評価動作中にデータＲ
ＡＭ(３)(10)の所定アドレスに処理データが書き込まれ
ている場合、ホストコンピュータ(８)の読み出し指示に
よって、データＲＡＭ(10)の所定アドレスに書き込まれ
たデータが前記書き込み動作とは独立して読み出され、
即ちホストコンピュータ(８)の読み出し指示を評価用マ
イクロコンピュータ(１)の動作と同期させることによっ
て、例えデータＲＡＭ(３)(10)が書き込み状態であって
も、評価用マイクロコンピュータ(１)の処理データの内
容を該コンピュータ(１)の動作に同期して、ホストコン
ピュータ(８)のディスプレイ上で確認できることにな
る。また、評価用マイクロコンピュータ(１)の評価動作
中にデータＲＡＭ(３)(10)の所定アドレスから処理デー
タが読み出されている場合、この場合、データＲＡＭ(1
0)の読み出しデータを内部バス(７)を介してホストコン
ピュータ(８)にそのまま取り込むことにより、評価用マ
イクロコンピュータ(１)の動作に同期して処理データの
内容をホストコンピュータ(８)のディスプレイ上で確認
できることになる。これより、評価用マイクロコンピュ
ータ(１)内部のデータＲＡＭ(３)の複数アドレスに亘る
内容を確認する場合、従来の様にデータＲＡＭ(３)の各
アドレス毎に評価用マイクロコンピュータ(１)をブレー
ク動作させることなく、評価用マイクロコンピュータ
(１)の動作に同期してデータＲＡＭ(３)の複数アドレス
の内容をホストコンピュータ(８)のディスプレイ上に表
示することができるので、プログラム評価を迅速に行う
ことができることになる。
(フロッピーディスク)等の外部記憶媒体(図示せず)が装
着可能となっており、プログラムＲＡＭ(６)には、外部
記憶媒体に予め記憶された評価用マイクロコンピュータ
(１)のためのプログラムデータが内部バス(７)を介して
書き込まれる様になっている。以上の構成において、評
価用マイクロコンピュータ(１)の評価動作中にデータＲ
ＡＭ(３)(10)の所定アドレスに処理データが書き込まれ
ている場合、ホストコンピュータ(８)の読み出し指示に
よって、データＲＡＭ(10)の所定アドレスに書き込まれ
たデータが前記書き込み動作とは独立して読み出され、
即ちホストコンピュータ(８)の読み出し指示を評価用マ
イクロコンピュータ(１)の動作と同期させることによっ
て、例えデータＲＡＭ(３)(10)が書き込み状態であって
も、評価用マイクロコンピュータ(１)の処理データの内
容を該コンピュータ(１)の動作に同期して、ホストコン
ピュータ(８)のディスプレイ上で確認できることにな
る。また、評価用マイクロコンピュータ(１)の評価動作
中にデータＲＡＭ(３)(10)の所定アドレスから処理デー
タが読み出されている場合、この場合、データＲＡＭ(1
0)の読み出しデータを内部バス(７)を介してホストコン
ピュータ(８)にそのまま取り込むことにより、評価用マ
イクロコンピュータ(１)の動作に同期して処理データの
内容をホストコンピュータ(８)のディスプレイ上で確認
できることになる。これより、評価用マイクロコンピュ
ータ(１)内部のデータＲＡＭ(３)の複数アドレスに亘る
内容を確認する場合、従来の様にデータＲＡＭ(３)の各
アドレス毎に評価用マイクロコンピュータ(１)をブレー
ク動作させることなく、評価用マイクロコンピュータ
(１)の動作に同期してデータＲＡＭ(３)の複数アドレス
の内容をホストコンピュータ(８)のディスプレイ上に表
示することができるので、プログラム評価を迅速に行う
ことができることになる。
【００１３】尚、本実施例において、データＲＡＭ(10)
をデュアルポートで構成したが、データＲＡＭ(10)をシ
ングルポートとし、データＲＡＭ(10)のあるアドレスに
処理データを書き込んでから次のアドレスに処理データ
を書き込むまでの期間に、ホストコンピュータ(８)から
の読み出し指示によって、データＲＡＭ(10)の所定アド
レスから処理データを読み出す様に構成してもよい。
をデュアルポートで構成したが、データＲＡＭ(10)をシ
ングルポートとし、データＲＡＭ(10)のあるアドレスに
処理データを書き込んでから次のアドレスに処理データ
を書き込むまでの期間に、ホストコンピュータ(８)から
の読み出し指示によって、データＲＡＭ(10)の所定アド
レスから処理データを読み出す様に構成してもよい。
【００１４】
【発明の効果】本発明によれば、評価用マイクロコンピ
ュータ内部の第１のデータメモリ及び開発支援システム
上の第２のデータメモリに対して、評価用マイクロコン
ピュータの処理データを同時に書き込んだり或は読み出
したりできる様にした為、第１のデータメモリの複数ア
ドレスに亘る内容を、評価用マイクロコンピュータの通
常動作に同期してホストコンピュータによって確認する
ことができ、プログラム評価を迅速に行うことができる
利点が得られる。
ュータ内部の第１のデータメモリ及び開発支援システム
上の第２のデータメモリに対して、評価用マイクロコン
ピュータの処理データを同時に書き込んだり或は読み出
したりできる様にした為、第１のデータメモリの複数ア
ドレスに亘る内容を、評価用マイクロコンピュータの通
常動作に同期してホストコンピュータによって確認する
ことができ、プログラム評価を迅速に行うことができる
利点が得られる。
【図１】本発明の開発支援システムを示すブロック図で
ある。
ある。
(１) 評価用マイクロコンピュータ (３)(10) データＲＡＭ (５) 開発支援ボード (８) ホストコンピュータ
Claims (2)
- 【請求項１】 量産用マイクロコンピュータと略同一機
能を有する評価用マイクロコンピュータと、 該評価用マイクロコンピュータを動作させるためのプロ
グラムデータが記憶されるプログラムメモリと、前記評
価用マイクロコンピュータ内部に設けられた処理データ
を記憶するための第１のデータメモリと略同一であり、
且つ、該第１のデータメモリを書き込み又は読み出し状
態とするための書き込み読み出し制御信号が該第１のデ
ータメモリと共に同時に印加されるデュアルポート型の
第２のデータメモリと、を有する開発支援ボードと、前記第２のデータメモリの内容の確認を行うホストコン
ピュータと、より成り、 前記第１及び第２のデータメモリが前記書き込み読み出
し制御信号により前記評価用マイクロコンピュータの処
理データを同時書き込みしている時、前記ホストコンピ
ュータからの読み出し指示に従い、前記評価用マイクロ
コンピュータの評価動作に同期して前記第２のデータメ
モリから書き込み済み処理データを読み出し 確認できる
ようにしたことを特徴とする開発支援システム。 - 【請求項２】 量産用マイクロコンピュータと略同一機
能を有する評価用マイクロコンピュータと、 該評価用マイクロコンピュータを動作させるためのプロ
グラムデータが記憶されるプログラムメモリと、前記評
価用マイクロコンピュータ内部に設けられた処理データ
を記憶するための第１のデータメモリと略同一であり、
且つ、該第１のデータメモリを書き込み又は読み出し状
態とするための書き込み読み出し制御信号が該第１のデ
ータメモリと共に同時に印加されるシングルポート型の
第２のデータメモリと、を有する開発支援ボードと、 前記第２のデータメモリの内容の確認を行うホストコン
ピュータと、より成り、 前記第１及び第２のデータメモリが前記書き込み読み出
し制御信号により前記評価用マイクロコンピュータの処
理データを或るアドレスに同時書き込み終了してから次
アドレスに同時書き込み開始する迄の期間、前記ホスト
コンピュータか らの読み出し指示に従い、前記評価用マ
イクロコンピュータの評価動作に同期して前記第２のデ
ータメモリから書き込み済み処理データを読み出し確認
できるようにしたことを特徴とする開発支援システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3141960A JP2940722B2 (ja) | 1991-06-13 | 1991-06-13 | 開発支援システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3141960A JP2940722B2 (ja) | 1991-06-13 | 1991-06-13 | 開発支援システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04365142A JPH04365142A (ja) | 1992-12-17 |
| JP2940722B2 true JP2940722B2 (ja) | 1999-08-25 |
Family
ID=15304131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3141960A Expired - Fee Related JP2940722B2 (ja) | 1991-06-13 | 1991-06-13 | 開発支援システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2940722B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3643084B2 (ja) | 2001-03-30 | 2005-04-27 | 株式会社ソニー・コンピュータエンタテインメント | データのモニタシステム、方法、コンピュータプログラム、記録媒体 |
-
1991
- 1991-06-13 JP JP3141960A patent/JP2940722B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04365142A (ja) | 1992-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5386539A (en) | IC memory card comprising an EEPROM with data and address buffering for controlling the writing/reading of data to EEPROM | |
| US7447853B2 (en) | Data copy device | |
| JP2940722B2 (ja) | 開発支援システム | |
| JP2627370B2 (ja) | 開発支援システム | |
| JPS58194187A (ja) | メモリ装置 | |
| JPH0140432B2 (ja) | ||
| JPS5924428B2 (ja) | 表示装置 | |
| JP3142084B2 (ja) | 情報処理装置 | |
| KR920005232B1 (ko) | 정보처리장치 | |
| JP2646807B2 (ja) | マルチポートメモリ | |
| JPH0261749A (ja) | データ転送装置 | |
| JP2919357B2 (ja) | Ｃｐｕインタフェース回路 | |
| JP3293144B2 (ja) | 周辺制御装置 | |
| JPH0353318A (ja) | ２ポートメモリ | |
| JP2876488B2 (ja) | 半導体ファイルメモリ装置 | |
| JPH05210616A (ja) | コンピュータ装置 | |
| JPH08249023A (ja) | 制御装置 | |
| JPH0217549A (ja) | データ処理装置 | |
| JPH07244614A (ja) | メモリアクセス方式 | |
| JPH07271604A (ja) | コンピュータ装置及びコンピュータシステム | |
| JPH03265952A (ja) | 画像表示制御装置 | |
| JPH01269294A (ja) | メモリリフレッシュ制御方式 | |
| JPH0797814B2 (ja) | メモリ制御装置 | |
| JPH1011109A (ja) | 制御装置 | |
| JPS6232830B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |