JPH07271604A - コンピュータ装置及びコンピュータシステム - Google Patents

Abstract

(57)【要約】 【目的】 コンピュータ装置の通常立ち上げにおいて外
部記憶装置を不用にすることにより価格低減及びメイン
テナンス向上を図ることを目的とする。 【構成】 コンピュータ装置内に実行プログラムを格納
したフラッシュメモリを備え、前記フラッシュメモリよ
りコンピュータ装置の立ち上げを行う。又、実行プログ
ラム変更時には外部記憶装置から実行プログラムを格納
できる手段を用いて前記実行プログラムの更新を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータ装置及び
コンピュ−タシステムに係わり、特にその簡単化を図っ
たものである。

【０００２】

【従来の技術】マイクロプロセサを用いた従来の装置で
実行プログラムの格納の仕方としては、例えば、図８に
あるように外部にフレキシブルディスク装置またはハー
ドディスク装置等の外部記憶装置を配置し、その中に実
行プログラムを格納したものがある。図８において、１
はマイクロプロセサ、２はこのマイクロプロセサ１にア
クセスされて実行されるロードプログラムが格納された
ＲＯＭ、３はこのロードプログラムの実行により格納さ
れ、かつ実行プログラムを記憶するＲＡＭ、４はこのＲ
ＡＭ３へ実行プログラムを転送する外部記憶装置用入出
力部、５はこの外部記憶装置用入出力部４を経由してＲ
ＡＭ３へ転送される実行プログラムを記憶するフレキシ
ブルディスク装置またはハードディスク装置等の外部記
憶装置であり、６は実行プログラムが更新された場合、
前記更新された新しい実行プログラムをＲＡＭ３に格納
するための新しいロードプログラムが内蔵されたＲＯＭ
で、ＲＯＭ２との交換を必要とするものである。次に実
行プログラムをＲＡＭ３に読み込ませる立ち上げ動作時
について説明を行う。まずマイクロプロセサ１のリセッ
トが解除された後、ＲＯＭ２内に格納されているローダ
プログラムをアクセスし、しかる後このローダプログラ
ムを実行する。この実行により、外部記憶装置５内に記
憶された実行プログラムは外部入出力部４を経由してＲ
ＡＭ３に格納される。外部記憶装置５内の実行プログラ
ムをＲＡＭ３に格納し終えると、マイクロプロセサ１は
ＲＡＭ３内の実行プログラムの先頭番地にジャンプする
事により立ち上げ動作は終了し、実行プログラムを使っ
て動作するコンピュータ動作に移行する。以上は、実行
プログラムを外部記憶装置に記憶させローダプログラム
を装置内部のＲＯＭに記憶させる構成の従来例である
が、このような従来例以外にも、例えば特開平２ー２３
８５４３号公報に示される如く、実行プログラム及びロ
ーダプログラム双方を外部記憶装置に記憶させる構成の
従来例もある。図９は特開平２ー２３８５４３号公報に
記載されたコンピュータ装置の抜粋である。図９におい
て、１及び３は上記従来装置と同一のものであり、その
説明を省略する。図において７は複数並列に設けられた
サブシステムで、このサブシステム７はマイクロプロセ
サ１、ＲＡＭ３、アドレスデコーダ８、フリップフロッ
プ回路９、第１のＡＮＤゲート１０、第２のＡＮＤゲー
ト１１、ＯＲゲート１２、外部入出力部１３を主な構成
としている。また２００、２０１はそれぞれマイクロプ
ロセサ１より接続されているアドレスバス及びデータバ
スである。図９における従来例のアドレスバス２００は
２４ビット構成となっており、マイクロプロセサ１は
（００００００）ｈ〜（ＦＦＦＦＦＦ）ｈ番地のアドレ
ス空間がアクセス可能となる。１４は外部記憶装置、１
５は外部記憶装置１４内のメモリ、１６はサブシステム
７内のバスの競合を行うバス競合回路、１７はサブシス
テム７に対しリセット制御を行うリセット制御回路であ
り、１００はリセット制御回路１７より出力されるリセ
ット信号、１０１、１０２はそれぞれアドレスデコーダ
８より出力され、１０１は使用メモリを選択するメモリ
セレクト信号、１０２は外部メモリの選択を行う外部メ
モリセレクト信号である。又図１０は図９におけるブロ
ック構成図であり、図１１は図１０におけるアドレスデ
コーダ１４付近の動作説明図である。

【０００３】次にこの図９に示された装置の実行プログ
ラムを読み込むときの立ち上げ動作について説明する。
まず外部記憶装置１４内のリセット制御回路１７よりリ
セット信号１００が出力されると、サブシステム７内の
マイクロプロセサ１は初期状態にリセットされる。これ
によりマイクロプロセサ１内のプログラムカウンタは
（００００００）ｈ番地となる。リセット信号１００が
オフとなると同時に、マイクロプロセサ１は動作を開始
し、マイクロプロセサ１はメモリ１５内の（０００００
０）ｈ番地の命令を読むためアドレスバス２００に（０
０００００）ｈ番地を出力する。尚、このときアドレス
デコーダ８はアドレスバス２００の上位アドレスが
（０）ｈのときはメモリセレクト信号１０１を出力し、
（Ｅ）ｈのときは外部メモリセレクト信号１０２を出力
するようなポート構成となっている。上記の動作により
アドレスデコーダ８はメモリセレクト信号１０１を発生
させる。このとき、フリップフロップ９は前述のリセッ
ト信号１００によりリセットされているため、アドレス
デコーダ８からのメモリセレクト信号１０１はフリップ
フロップ９からの第２のＡＮＤゲート１１より出力さ
れ、外部記憶装置１４内のメモリ１５をアクセスするよ
うにバス競合回路１６へ出力される。バス競合回路１６
では、２つあるサブシステムのそれぞれから出力される
メモリセレクト信号１０１を調停し、アクセスを許可す
るほうに対してバス応答信号１０３を返す。このバス応
答信号１０３により外部入出力部１３がゲートを開き、
メモリ１５内の（００００００）ｈ番地に格納されてい
るプログラムをマイクロプロセサ１がアクセスを行う。
メモリ９内の（００００００）ｈ番地には、ローダプロ
グラムの先頭の（Ｅ０００００）ｈにジャンプするよう
なプログラム命令が書かれている。そこで前記プログラ
ム命令を読み込んだマイクロプロセサ１は、アドレスが
（Ｅ０００００）ｈ番地となり、アドレスデコーダ８に
入力される上位アドレスが（Ｅ）ｈとなる。（Ｅ）ｈを
読み込んだアドレスデコーダ８からは、外部メモリセレ
クト信号１０２が出力される。それによりフリップフロ
ップ９がセットされ、第１のＡＮＤゲート１０に出力さ
れるため、ＲＡＭ３をアクセスできるようになる。また
上記動作によりマイクロプロセサ１は（Ｅ０００００）
ｈ番地から格納されているローダプログラムが動作しメ
モリ１５内の所定番地に格納されている実行プログラム
をＲＡＭ３内に格納する。ＲＡＭ３内に実行プログラム
を格納し終えると、マイクロプロセサ１はＲＡＭ３内の
実行プログラムの先頭番地にジャンプする事により立ち
上げ動作を終了し、実行プログラムが動作するプログラ
ム動作に移行する。

【０００４】

【発明が解決しようとする課題】以上のようにコンピュ
ータ装置を動作させるためには必ずローダプログラムに
よって実行プログラムをＲＡＭ３内に読み込む立ち上げ
動作が必要であり、図８および図９の従来例ではコンピ
ュータの立ち上げに実行プログラムを記憶する外部記憶
装置は不可欠であった。そのためコンピュータ装置に常
時外部記憶装置を接続させておく必要があるため、装置
全体の小型化を図ることが難しかった。またコンピュー
タ装置が使用するマイクロプロセサの動作クロックより
遅い動作クロックでないと動作できない外部記憶装置は
従来のままでは使用できないため、使用可能な外部記憶
装置が限られてしまっていた。さらにコンピュータ装置
が使用する外部記憶装置の容量が、マイクロプロセサが
アクセス可能なアドレス空間より大きいときは、従来の
ままでは使用できないため、それがアクセス可能なアド
レス空間の大きいマイクロプロセサを使用しなければな
らない等、使用可能な外部記憶装置が限られてしまう、
或はコストが高くなってしまう等の問題があった。

【０００５】この発明は、このような問題点を解決する
ためになされたもので、実行プログラムを一度読み込ん
だ後は外部記憶装置を要することなく何度でもコンピュ
ータ装置の立ち上げが行えるコンピュータ装置を得るこ
とを目的とする。又、この発明の別の発明は、実行プロ
グラムの更新等、最初に実行プログラムを読み込む場合
であっても、その読み込みが簡単に行え、しかもその読
み込みのための装置が小型化されたコンピュータ装置を
得ることを目的とする。この発明の更に別な発明は、実
行プログラムの記憶された記憶装置がコンピュータ装置
内部のマイクロプロセサ動作クロックより遅く、そのま
まではアクセスできない場合であっても、そのアクセス
が簡単に行えるコンピュータ装置を得ることを目的とす
る。この発明のまた更に別な発明は、マイクロプロセサ
がアクセス可能なアドレス空間以上の容量を有する、実
行プログラムの記憶された記憶装置であっても使用可能
なコンピュータ装置を得ることを目的とする。そしてま
たこの発明の別の発明は、複数のコンピュータ装置で構
成されるコンピュータシステムにおいて、前記複数のコ
ンピュータ装置の中の１台にコンピュータ装置内の実行
プログラムを更新するために、前記実行プログラムを有
する記憶装置とアクセスできれば、その他のコンピュー
タ装置内の実行プログラムの更新が可能となるコンピュ
ータシステムを得ることを目的とする。

【０００６】

【課題を解決するための手段】本発明に係わるコンピュ
ータ装置においては、外箱と、この外箱の内部に設けら
れた実行プログラム記憶用の不揮発性メモリと、この実
行プログラムにより立ち上がる上記外箱内部に設けられ
た制御装置と、この制御装置立ち上げ時、上記メモリよ
り実行プログラムを読みだし、上記制御装置を立ち上げ
る制御装置立ち上げ手段を備えたものである。また、上
記不揮発性メモリは書換可能であって実行プログラム更
新時、実行プログラムを外部より取り入れ、この書換可
能な不揮発性メモリに記憶させる実行プログラム転送手
段を備えたものである。さらに、上記実行プログラム転
送手段で使用する外部メモリの動作クロックが、上記制
御装置の動作クロックより遅い場合、前記制御装置の動
作クロックを遅くし、前記外部メモリの動作クロックと
一致させる同期手段を備えたものである。さらにまた、
上記外部メモリの有するアドレス空間が上記制御装置の
アクセス可能なアドレス空間より大きいとき、前記制御
装置が前記外部メモリのアドレス空間を分割し、アクセ
ス可能とさせるアドレス分割手段を備えたものである。
さらに、外箱と、この外箱の内部に設けられた実行プロ
グラム記憶用の書き換え可能な不揮発性メモリ、この実
行プログラムにより立ち上がる上記外箱内部に設けられ
た制御装置、及びこの制御装置立ち上げ時、上記メモリ
より実行プログラムを読みだし、上記制御装置を立ち上
げる制御装置立ち上げ手段をを有する第１のコンピュー
タ装置と、実行プログラムが記憶された装置を有する第
２のコンピュータ装置と、これら第１と第２のコンピュ
ータ装置とを互いにアクセス可能に接続する２ポートＲ
ＡＭと、この２ポートＲＡＭを介して上記第２のコンピ
ュータ装置から第１のコンピュータ装置へ実行プログラ
ムを転送する装置間プログラム転送手段とを備えたもの
である。

【０００７】

【作用】本発明に係わるコンピュータ装置においては、
外箱と、この外箱の内部に設けられた実行プログラム記
憶用の不揮発性メモリと、この実行プログラムにより立
ち上がる上記外箱内部に設けられた制御装置と、この制
御装置立ち上げ時、上記メモリより実行プログラムを読
みだし、上記制御装置を立ち上げる制御装置立ち上げ手
段を備えたことにより，外部記憶装置が接続されていな
くても実行プログラムを読み出し、制御装置を立ち上げ
ることができる。また、上記不揮発性メモリは書換可能
であって実行プログラム更新時、実行プログラムを外部
より取り入れ、この書換可能な不揮発性メモリに記憶さ
せる実行プログラム転送手段を備えることにより，ロー
ダプログラムと実行プログラムを格納した外部記憶装置
を接続することにより実行プログラムが更新可能とな
る。さらに、上記実行プログラム転送手段で使用する外
部メモリの動作クロックが、上記制御装置の動作クロッ
クより遅い場合、前記制御装置の動作クロックを遅く
し、前記外部メモリの動作クロックと一致させる同期手
段を備えることにより、制御装置の動作速度に左右され
ずに外部記憶装置の選択が行える。さらにまた、上記外
部メモリの有するアドレス空間が上記制御装置のアクセ
ス可能なアドレス空間より大きいとき、前記制御装置が
前記外部メモリのアドレス空間を分割し、アクセス可能
とさせるアドレス分割手段を備えることにより、制御装
置のアクセス可能なアドレス空間に左右されずに外部記
憶装置の選択が行える。さらに、第１と第２のコンピュ
ータ装置を２ポートＲＡＭにより接続するとともに装置
間実行プログラム転送手段を備えることにより、第２の
コンピュータ装置から第１のコンピュータ装置への実行
プログラムのダウンロードが可能となる。

【０００８】

【実施例】

実施例１．図１は実施例１に該当するコンピュータ装置
を示すブロック図である。図１において、１、８、１
７、１００、２００および２０１は上記従来装置と同一
のものであり、その説明を省略する。図において１８は
実行プログラムが格納される書替可能な不揮発性メモリ
（以後フラッシュメモリと称す）、１９はマイクロプロ
セサ１によってプログラム実行時にワークエリアとして
使用されるワークＲＡＭ、２０はマイクロプロセサ１よ
りアクセスされ、新しい実行プログラムをフラッシュメ
モリ１８に格納するためのロードプログラムが内蔵され
ているメモリカード、１０４、１０５及び１０６はそれ
ぞれアドレスデコーダ８より出力されるフラッシュメモ
リセレクト信号、ワークＲＡＭセレクト信号及びメモリ
カードセレクト信号であり、１０７はメモリカード２０
の実装の有無をマイクロプロセサ１に示すメモリカード
有無信号である。

【０００９】図２は図１においてマイクロプロセサ１に
配置されるメモリマップである。図２においてマイクロ
プロセサ１がアクセス可能なアドレス空間は（００００
００）ｈ〜（０２ＦＦＦＦ）ｈ番地であり、左側の数値
が配置されたアドレスを示す。又図２においてＡｄ２は
フラッシュメモリが配置されるフラッシュメモリエリア
であり、Ａｄ１はフラッシュメモリエリアＡｄ２内に設
定された各メモリへの飛び先がプログラムにより書かれ
ているジャンプテーブルエリアであり、Ａｄ３，Ａｄ
４，Ａｄ５はそれぞれメモリカード、ワークＲＡＭ、Ｉ
Ｏポートが配置されたエリアを示すメモリカードエリ
ア、ワークＲＡＭエリア、ＩＯポートエリアである。ま
たＡｄ６はメモリの配置がされていない未使用エリアで
ある。

【００１０】次に図１及び図２を用いて実施例１の動作
説明を行う。図１において、リセット制御回路１７から
マイクロプロセサ１へリセット信号１００が出力される
とマイクロプロセサ１は初期状態にリセットされる。こ
れによりマイクロプロセサ１内のプログラムカウンタは
（００００００）ｈ番地となる。リセット信号１００が
オフとなると同時に、マイクロプロセサ１は動作を開始
し、マイクロプロセサ１は（００００００）ｈ番地の命
令を読むためアドレスバス２０１に（００００００）ｈ
番地を出力する。（００００００）ｈ番地はフラッシュ
メモリエリアＡｄ２内におけるメモリの飛び先を判断す
るジャンプテーブルエリアＡｄ１である。

【００１１】このエリアの中に記憶されたプログラム
は、メモリカード２０が実装の時にはＨレベル、非実装
の時にはＬレベルの信号が出力されるメモリカード有無
信号１０７をマイクロプロセサ１がポート信号として入
力することにより、メモリカード２０が実装時はメモリ
カードエリアＡｄ３内のロードプログラムが格納されて
いる先頭アドレス、非実装時にはフラッシュメモリエリ
アＡｄ２内の実行プログラムの先頭アドレスにジャンプ
させるようなプログラムであり、マイクロプロセサ１か
らアドレス信号が出力され、この出力によりジャンプテ
ーブルエリアＡｄ１のプログラムが動作する。メモリカ
ード１６が実装されている場合、上記のような動作でメ
モリカード１６内のロードプログラムの先頭アドレスに
ジャンプする。

【００１２】次に従来の立ち上げ動作と同様にローダプ
ログラムがメモリカード２０内に格納されている実行プ
ログラムを読みだし、フラッシュメモリ１８に格納す
る。上記のような動作で、実行プログラムをフラッシュ
メモリ１８内に格納し終えると、再びローダプログラム
の命令によりマイクロプロセサ１のプログラムカウンタ
がフラッシュメモリ１８内の実行プログラムの先頭アド
レスにセットされ、これによりフラッシュメモリ１８内
の実行プログラムの先頭アドレスにジャンプする。これ
により立ち上げ動作の準備が終了し、フラッシュメモリ
１８内の実行プログラムが動作するコンピュータ動作に
移行する。

【００１３】また、メモリカード２０が実装されていな
いと、ローダプログラムを動作させることなく直接フラ
ッシュメモリ１８内の実行プログラムの先頭番地にジャ
ンプすることにより、フラッシュメモリ１８がアクセス
されるため、その時点でフラッシュメモリ１８内に格納
されている実行プログラムによりコンピュータ動作に移
行する。これにより実行プログラムを一度読み込んだ後
は外部記憶装置を要することなく、何度でもコンピュー
タの立ち上げを行うことが可能となる。更に図１におい
てはメモリカードを使用したことにより最初に実行プロ
グラムを読み込む場合であっても、その読み込みが簡単
に行え、しかもその読み込みのための装置が小型化され
る。又図１においてはメモリカードを使用したが、代わ
りにコンピュータ装置に外部記憶装置接続口を設け、フ
レキシブルディスク装置及びハードディスク装置等の新
しい実行プログラムが記憶された外部記憶装置を新しい
実行プログラム格納時のみ使用しても、通常時において
はコンピュータ装置本体の小型化を図ることができるの
は言うまでもない。

【００１４】また図１の中で、リセット解除時点でメモ
リカード１６が実装されていると、マイクロプロセサ１
はメモリカード２０内をアクセスするが、一般的にメモ
リカードは大容量である反面アクセス速度が遅いという
傾向がある。このような場合には、図３にあるようにア
ドレスデコーダ８においてメモリカードセレクト信号１
０６が出力されたときに、その信号をウエイト制御回路
２１に渡し、マイクロプロセサ１に対してウエイト信号
１０８をかけることにより、メモリカード２０をアクセ
スしている間においてのみマイクロプロセサ１の動作ク
ロックをメモリカード２０が動作可能な動作クロックに
落とすことにより立ち上げ動作を行う。立ち上げ動作終
了後、メモリカード２０へのアクセスが終了した時点で
ウエイト信号１０８の出力を停止し、通常の動作クロッ
クにおいて動作するようになる。以上のように同期を図
りながらメモリカード２０をアクセスするような構成に
より、アクセス速度が遅いメモリカード２０に対しても
アクセスが可能になる。尚、アクセス速度が十分に速い
場合にはウエイト制御回路２１を設ける必要はなく、図
１のようにすれば良い。また上記ウエイト制御回路が出
力するウエイト信号の出力速度を可変にすれば、アクセ
ス速度が違う多種類の外部記憶装置にも対応可能とな
る。

【００１５】実施例２．実施例２は実施例１においてメ
モリカード容量が大容量であり、マイクロプロセサ１の
アクセス可能なアドレスよりも大きくなった場合におい
ての実施例である。図４はメモリカード２０に与えるア
ドレス情報をバンク切り換え方式にした場合においての
マイクロプロセサ１とメモリカード２０間のバスの構成
を示すものである。図４において２２はデータラッチで
あり、このデータラッチ２２に対してデータバス２０１
の内容がメモリカード２０の上位アドレスかデータかの
判別を行い、上位アドレスのみアドレス上位バス２０２
に出力する。１０９はマイクロプロセサ１より出力され
るＩＯポート出力信号であり、この信号によりデータラ
ッチ２２を動作させる。

【００１６】図１において、メモリカード１６のアドレ
ス空間が、マイクロプロセサ１がアクセス可能なアドレ
ス空間以上のメモリ容量を有している場合、メモリカー
ド１６のアドレス線は単純にマイクロプロセサ１のアド
レスバスには接続されなくなる。従ってこの場合は、図
４のデータラッチ２２に保持された情報にてメモリカー
ド２０内のアドレス上位のビットを供給することにより
上位アドレスを補充し、実施例１の動作を行わせる。こ
れにより、メモリカード２０内のアドレス空間とマイク
ロプロセサ１のアドレス空間との関係を柔軟に処理でき
るようになる。

【００１７】実施例３．図５は、以上説明したメモリカ
ード１６から実行プログラムをロードする方法を、複数
のコンピュータ装置を有するコンピュータシステムに拡
張し、適用する場合の実施例である。図５において、２
３は実施例１または２のコンピュータ装置に相当し、他
のコンピュータ装置にロードを行うための主なる機能を
有する主制御部であり、マイクロプロセサ３０、フラッ
シュメモリ３１、ワークＲＡＭ３２、メモリカード３
３、アドレスデコーダ３４、主制御部リセット制御回路
３５、アドレスバス２１０、データバス２１１はそれぞ
れ図１のマイクロプロセサ１、フラッシュメモリ１８、
ワークＲＡＭ１９、メモリカード２０、アドレスデコー
ダ８、リセット制御回路３５、アドレスバス２００、デ
ータバス２０１に相当する。

【００１８】２４は実施例１または２のコンピュータ装
置に相当し、主制御部２３内のメモリカード３３内の実
行プログラムを取り入れることにより実行プログラムの
更新を行う従属制御部であり、マイクロプロセサ４０、
フラッシュメモリ４１、ワークＲＡＭ４２、アドレスデ
コーダ４４、アドレスバス２２０、データバス２２１は
それぞれ図１のマイクロプロセサ１、フラッシュメモリ
１８、ワークＲＡＭ１９、アドレスデコーダ８、アドレ
スバス２００、データバス２０１に相当する。３８は主
制御部２３と従属制御部２４との間のデータのやりとり
を行う２ポートＲＡＭであり、４５はマイクロプロセサ
３０に対しては２ポートＲＡＭ３８に従属制御部２４が
フラッシュメモリ４１内に格納する実行プログラムをロ
ードするロードプログラムを書き込ませるためのダウン
ロード信号１１０を送出し、マイクロプロセサ４０に対
してはリセット信号１１１を送出する従属制御部リセッ
ト制御回路である。又１１２、１１３はマイクロプロセ
サ３０とマイクロプロセサ４０との間においてそれぞれ
ダウンロードの指示／応答のやりとりをおこなうダウン
ロード指示信号およびダウンロード応答信号である。

【００１９】また図６は、２ポートＲＡＭ３８の内部の
メモリマップであり、３８１は主制御部２３がローダプ
ログラムを書き込み、従属制御部２４が前記ローダプロ
グラムをポート制御を必要としないでアクセスできるプ
ログラムエリアであり、３８２は主制御部２３と従属制
御部２４との間でデータのやりとりをおこなうときに使
用し、かつポート制御を必要とするデータエリアであ
り、３８３は主制御部２３がデータエリア３８２に対し
書き込み権を獲得し従属制御部２４にデータを出力する
ための制御を行う主制御部側コマンドポートであり、３
８４は従属制御部２４がデータエリア３８２に対し書き
込み権を獲得し主制御部２３にデータを出力するための
制御を行う従属制御部側コマンドポートであり、３８５
は従属制御部側コマンドポート３８４を主制御部２３が
読み込み可能にした主制御部側ステータスポートであ
り、３８６は主制御部側コマンドポート３８３を従属制
御部２３が読み込み可能にした従属制御部側ステータス
ポートである。

【００２０】主制御部２３において、メモリカード３３
に格納されている実行プログラムが主制御部２３用の実
行プログラムのときには、前記主制御部２３用の実行プ
ログラムをフラッシュメモリ３１に格納できる構成のも
のであり、その動作は実施例１と同様である。次に主制
御部２３内のメモリカード３３に格納されている実行プ
ログラムが従属制御部２４用の実行プログラムであり、
前記実行プログラムを従属制御部２４内のフラッシュメ
モリ４１に格納する動作（以下ダウンロードと略）を以
下に示す。ダウンロードを行うためにあらかじめメモリ
カード３３には、フラッシュメモリ４１に格納する実行
プログラムと、前記実行プログラムをフラッシュメモリ
４１に格納するためのロードプログラムを入力してお
く。次に主制御部２３内の従属制御部リセット制御回路
４５に対し、ダウンロードの為のリセット（以下ダウン
ロードリセットと略）をかけることにより、従属制御部
リセット制御回路４５はマイクロプロセサ３０にはダウ
ンロード信号１１０、マイクロプロセサ４０にはリセッ
ト信号１１１を出力する。ダウンロード信号１１０を入
力したマイクロプロセサ３０はコンピュータ動作状態か
ら従属制御部２４に対してダウンロードを行うダウンロ
ード動作状態となり、メモリカード３３内に格納してあ
るフラッシュメモリ４１に実行プログラムを格納するた
めのローダプログラムを２ポートＲＡＭ３８内のプログ
ラムエリア３８１に書き込み、同時にマイクロプロセサ
４０に対してダウンロード指示信号１１２を送出する。

【００２１】また、従属制御部リセット制御回路４５か
らリセット信号１１１を入力したマイクロプロセサ４０
は実施例１と同様に初期状態にリセットされる。これに
よりマイクロプロセサ１内のプログラムカウンタは（０
０００００）ｈ番地となる。リセット信号１１１がオフ
となると同時に、マイクロプロセサ１は動作を開始し、
マイクロプロセサ１は（００００００）ｈ番地の命令を
読むためアドレスバス２２０に（００００００）ｈ番地
を出力する。（００００００）ｈ番地は実施例１と同様
にメモリの飛び先を判断するジャンプテーブルエリアと
なっている。このエリアの中に記憶されたプログラム
は、実施例１と同様な形態となっており、ダウンロード
指示信号１１２をマイクロプロセサ４０内にポート信号
として入力し、前記入力した信号によりアドレスのジャ
ンプ先を判断するようになっており、ダウンロード指示
信号１１２が出力されているときは２ポートＲＡＭ３８
内のロードプログラムが格納されている先頭アドレス、
ダウンロード指示信号１１２が出力されていないときに
はフラッシュメモリ４１内の実行プログラムの先頭アド
レスにジャンプさせるようになっている。ダウンロード
指示信号１１４が出力されているときは、上記のような
動作で２ポートＲＡＭ３８内のロードプログラムの先頭
アドレスにジャンプする。

【００２２】これによりマイクロプロセサ４０はプログ
ラムエリア３８１内のロードプログラムの動作により、
２ポートＲＡＭ３８内のデータエリア３８２を使用し、
ポート制御を行いながらメモリカード３３内に内蔵され
ている従属制御部２４用の実行プログラムをフラッシュ
メモリ４１に格納する。上記フラッシュメモリ４１に対
する実行プログラムの格納動作が終了した時点におい
て、再びローダプログラムの命令によりマイクロプロセ
サ４０のプログラムカウンタがフラッシュメモリ４１内
の実行プログラムの先頭アドレスにセットされ、これに
より従属制御部２４の立ち上げ動作が終了し、フラッシ
ュメモリ４１内の実行プログラムが動作するコンピュー
タ動作に移行する。それと同時にローダプログラムの命
令により、マイクロプロセサ４０からダウンロード応答
信号１１３が出力されることにより、主制御部２３に対
しダウンロード動作の終了応答を行い、これにより主制
御部２３はダウンロード動作状態からコンピュータ動作
状態に戻る。

【００２３】主制御部２３から従属制御部２４へのダウ
ンロードを必要としないときは、従属制御部リセット制
御回路４５からマイクロプロセサ３０へ前述のダウンロ
ード信号１１０の出力をせず、マイクロプロセサ４０へ
リセット信号１１１のみを出力させる。これにより実施
例１と同様の動作で直接フラッシュメモリ４１内の実行
プログラムの先頭番地にジャンプすることにより、フラ
ッシュメモリ１８がアクセスされるため、その時点でフ
ラッシュメモリ４１内に格納されている実行プログラム
によりコンピュータ動作に移行する。以上の動作により
複数のコンピュータ装置を有するコンピュータシステム
において、コンピュータ装置間のダウンロードが可能と
なる。

【００２４】実施例４．図７は、実施例３のダウンロー
ドが可能なコンピュータ装置の構成を、通信装置として
使用した場合の実施例である。図７において５０は通信
回線を通して他の通信装置と通信を行う通信装置５０、
５１は通信装置を制御するシステム制御部、５２はシス
テム制御部５１からの制御を受けて通信の制御を行う通
信制御部、５３は通信制御部５２に対して通信回線から
の通信データの入出力の管理を行うデータ入出力部であ
り、それぞれマイクロプロセサ回路として回路基板上に
構成され、通信装置５０に装着され、システム制御部５
１と通信制御部５２及びシステム制御部５１とデータ入
出力部５３は２ポートＲＡＭを介してそれぞれデータ入
出力可能である。又５４は通信装置５０と他通信装置を
結ぶ通信回線である。

【００２５】図７において、システム制御部５１は通常
のコンピュータ動作時には通信制御部５２に対して通信
制御を行い、通信制御部５２はデータ入出力部５３を使
用して所定のプロトコルに従った送信及び受信制御を行
う。またシステム制御部５１は図５における主制御部２
３と同等な機能を持ち、通信制御部５２及びデータ入出
力部５３は図５における従属制御部２４と同等の機能を
持つ。そして実行プログラムのダウンロードにおけるリ
セット解除後の動作は、実施例３で述べたコンピュータ
装置と同様である。以上のような構成にすれば通信装置
において実行プログラムの更新を行うときに、システム
制御部５１のマイクロプロセサ基板にメモリカードを装
着し、他のマイクロプロセサ基板と２ポートＲＡＭを介
してデータの入出力が可能なようにしておけば、マイク
ロプロセサ毎にメモリカードを装着する必要がなくなる
ため、コスト低減がはかれる。更にメモリカードを装着
した基板においてメモリカードの装着が通信装置５０に
使用される蓋の開け閉めをしないで済むような構成にす
ればメインテナンスの向上を図ることができる。

【００２６】

【発明の効果】以上説明したように本発明に係わるコン
ピュータ装置においては、外箱と、この外箱の内部に設
けられた実行プログラム記憶用の不揮発性メモリと、こ
の実行プログラムにより立ち上がる上記外箱内部に設け
られた制御装置と、この制御装置立ち上げ時、上記メモ
リより実行プログラムを読みだし、上記制御装置を立ち
上げる制御装置立ち上げ手段によってコンピュータ装置
が立上るような構成を備えることにより，外部記憶装置
が接続されていなくてもコンピュータ装置の動作が実行
プログラムが動作するコンピュータ動作に移行すること
ができるようになる。

【００２７】また、上記不揮発性メモリは書換可能であ
って実行プログラム更新時、実行プログラムを外部より
取り入れ、この書換可能な不揮発性メモリに記憶させる
実行プログラム転送手段を備えることにより、ローダプ
ログラムと実行プログラムを格納した外部記憶装置を接
続することにより実行プログラムが更新可能となる。

【００２８】さらに、上記実行プログラム転送手段で使
用する外部メモリの動作クロックが、上記制御装置の動
作クロックより遅い場合、前記制御装置の動作クロック
を遅くし、前記外部メモリの動作クロックと一致させる
同期手段を備えることにより、制御装置の動作速度に左
右されずに外部記憶装置の選択が行えるようなコンピュ
ータ装置を得ることが可能となる。

【００２９】さらにまた、上記外部メモリの有するアド
レス空間が上記制御装置のアクセス可能なアドレス空間
より大きいとき、前記制御装置が前記外部メモリのアド
レス空間を分割し、アクセス可能とさせるアドレス分割
手段を備えることにより，制御装置のアクセス可能なア
ドレス空間に左右されずに外部記憶装置の選択が行える
ようなコンピュータ装置を得ることが可能となる。

【００３０】さらに、外箱と、この外箱の内部に設けら
れた実行プログラム記憶用の書き換え可能な不揮発性メ
モリ、この実行プログラムにより立ち上がる上記外箱内
部に設けられた制御装置、及びこの制御装置立ち上げ
時、上記メモリより実行プログラムを読みだし、上記制
御装置を立ち上げる制御装置立ち上げ手段をを有する第
１のコンピュータ装置と、実行プログラムが記憶された
装置を有する第２のコンピュータ装置と、これら第１と
第２のコンピュータ装置とを互いにアクセス可能に接続
する２ポートＲＡＭと、この２ポートＲＡＭを介して上
記第２のコンピュータ装置から第１のコンピュータ装置
へ実行プログラムを転送する装置間プログラム転送手段
とを備えることにより、他のコンピュータ装置が有する
外部記憶装置からの実行プログラムのダウンロードが可
能となる。

【図面の簡単な説明】

【図１】この発明の一実施例を示す全体構成図である。

【図２】実施例１におけるマイクロプロセサがアクセス
可能なアドレス空間を示す図である。

【図３】この発明の他の実施例を示す全体構成図であ
る。

【図４】この発明の実施例２の動作説明図である。

【図５】この発明の実施例３の全体構成図である。

【図６】この発明の実施例３における２ポートＲＡＭ３
８内のメモリマップである。

【図７】この発明の実施例４の全体構成図である。

【図８】従来のコンピュ−タ装置を示す例である。

【図９】従来のコンピュ−タ装置の他の例である。

【図１０】図９の従来例のブロック構成図である。

【図１１】図９の従来例のアドレスデコーダ８付近の動
作説明図である。

【符号の説明】

１ マイクロプロセサ １８ フラッシュメモリ １９ ワ−クＲＡＭ ２１ ウエイト制御回路 ２２ デ−タラッチ ３８ ２ポ−トＲＡＭ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 15/177

Claims (5)

【特許請求の範囲】
1. 【請求項１】外箱と、 この外箱の内部に設けられた実行プログラム記憶用の不
   揮発性メモリと、 この実行プログラムにより立ち上がる上記外箱内部に設
   けられた制御装置と、 この制御装置立ち上げ時、上記メモリより実行プログラ
   ムを読みだし、上記制御装置を立ち上げる制御装置立ち
   上げ手段とを備えたことを特徴とするコンピュータ装
   置。
2. 【請求項２】上記不揮発性メモリは書換可能であって、
   実行プログラム更新時、実行プログラムを外部より取り
   入れ、この書換可能な不揮発性メモリに記憶させる実行
   プログラム転送手段を備えたことを特徴とする請求項第
   １項記載のコンピュータ装置。
3. 【請求項３】上記実行プログラム転送手段で使用する外
   部メモリの動作クロックが、上記制御装置の動作クロッ
   クより遅い場合、前記制御装置の動作クロックを遅く
   し、前記外部メモリの動作クロックと一致させる同期手
   段を備えることを特徴とする請求項第２項記載のコンピ
   ュータ装置。
4. 【請求項４】上記外部メモリの有するアドレス空間が上
   記制御装置のアクセス可能なアドレス空間より大きいと
   き、前記制御装置が前記外部メモリのアドレス空間を分
   割し、アクセス可能とさせるアドレス分割手段を備える
   ことを特徴とする請求項第２項記載のコンピュータ装
   置。
5. 【請求項５】外箱と、 この外箱の内部に設けられた実行プログラム記憶用の書
   き換え可能な不揮発性メモリ、この実行プログラムによ
   り立ち上がる上記外箱内部に設けられた制御装置、及び
   この制御装置立ち上げ時、上記メモリより実行プログラ
   ムを読みだし、上記制御装置を立ち上げる制御装置立ち
   上げ手段をを有する第１のコンピュータ装置と、 実行プログラムが記憶された装置を有する第２のコンピ
   ュータ装置と、 これら第１と第２のコンピュータ装置とを互いにアクセ
   ス可能に接続する２ポートＲＡＭと、 この２ポートＲＡＭを介して上記第２のコンピュータ装
   置から第１のコンピュータ装置へ実行プログラムを転送
   する装置間プログラム転送手段と、を備えたことを特徴
   とするコンピュータシステム。