JPH1050086A - Ｅｅｐｒｏｍを有するマイクロコンピュータ及びその書換方法 - Google Patents
Ｅｅｐｒｏｍを有するマイクロコンピュータ及びその書換方法Info
- Publication number
- JPH1050086A JPH1050086A JP20582796A JP20582796A JPH1050086A JP H1050086 A JPH1050086 A JP H1050086A JP 20582796 A JP20582796 A JP 20582796A JP 20582796 A JP20582796 A JP 20582796A JP H1050086 A JPH1050086 A JP H1050086A
- Authority
- JP
- Japan
- Prior art keywords
- mode
- eeprom
- program
- rom
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
- G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/7814—Specially adapted for real time processing, e.g. comprising hardware timers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Read Only Memory (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 フラッシュＥＥＰＲＯＭの消去、書込手順を
事前にＲＡＭに格納させておくことを不要とし、ユーザ
プログラムの変更等に容易に対応できるようにする。フ
ラッシ。 【解決手段】 フラッシュＥＥＰＲＯＭの消去、書込手
順をＲＯＭに格納しておき、フラッシュＥＥＰＲＯＭに
書き込まれたユーザプログラムのチューニングの際等
に、ＣＰＵの制御によって、フラッシュＥＥＰＲＯＭか
らＲＯＭに、命令フェッチ先を切換え、これによって、
ＣＰＵは、ＲＯＭ内のフラッシュＥＥＰＲＯＭの消去、
書込手順を実行する。この場合、ＲＡＭには、ユーザプ
ログラムに伴うアドレス、データ等が退避されるだけで
あるから、ＲＡＭの容量を小さくできる。また、フラッ
シュＥＥＰＲＯＭの消去、書込手順を各マイクロコンピ
ュータ固有に用意できる。
事前にＲＡＭに格納させておくことを不要とし、ユーザ
プログラムの変更等に容易に対応できるようにする。フ
ラッシ。 【解決手段】 フラッシュＥＥＰＲＯＭの消去、書込手
順をＲＯＭに格納しておき、フラッシュＥＥＰＲＯＭに
書き込まれたユーザプログラムのチューニングの際等
に、ＣＰＵの制御によって、フラッシュＥＥＰＲＯＭか
らＲＯＭに、命令フェッチ先を切換え、これによって、
ＣＰＵは、ＲＯＭ内のフラッシュＥＥＰＲＯＭの消去、
書込手順を実行する。この場合、ＲＡＭには、ユーザプ
ログラムに伴うアドレス、データ等が退避されるだけで
あるから、ＲＡＭの容量を小さくできる。また、フラッ
シュＥＥＰＲＯＭの消去、書込手順を各マイクロコンピ
ュータ固有に用意できる。
Description
【０００１】
【発明の属する技術分野】本発明は、記憶内容を電気的
に消去、書換可能なフラッシュＥＥＰＲＯＭを備えたマ
イクロコンピュータに関する。
に消去、書換可能なフラッシュＥＥＰＲＯＭを備えたマ
イクロコンピュータに関する。
【０００２】
【従来の技術】最近、この種のマイクロコンピュータと
して、特開平５−２６６２１９号公報（以下、引用例と
呼ぶ）には、中央処理装置（ＣＰＵ）、及び、ランダム
アクセスメモリ（ＲＡＭ）のほかに、電気的に記憶内容
を消去、書換可能なフラッシュＥＥＰＲＯＭをも、ボー
ド上に実装したマイクロコンピュータが提案されてい
る。このように、フラッシュＥＥＰＲＯＭを実装した場
合、実装状態で、フラッシュＥＥＰＲＯＭに格納される
プログラム、データ等の記憶内容を書換、変更すること
により、種々の動作を行うことができる。しかしなが
ら、フラッシュＥＥＰＲＯＭの記憶内容を消去し、書き
換える時間は、ＲＡＭ等のメモリに比較して相当長いた
め、マイクロコンピュータの制御動作に同期して、リア
ルタイムに、ＥＥＰＲＯＭの記憶内容を書き換えられな
いことを考慮しておく必要がある。
して、特開平５−２６６２１９号公報（以下、引用例と
呼ぶ）には、中央処理装置（ＣＰＵ）、及び、ランダム
アクセスメモリ（ＲＡＭ）のほかに、電気的に記憶内容
を消去、書換可能なフラッシュＥＥＰＲＯＭをも、ボー
ド上に実装したマイクロコンピュータが提案されてい
る。このように、フラッシュＥＥＰＲＯＭを実装した場
合、実装状態で、フラッシュＥＥＰＲＯＭに格納される
プログラム、データ等の記憶内容を書換、変更すること
により、種々の動作を行うことができる。しかしなが
ら、フラッシュＥＥＰＲＯＭの記憶内容を消去し、書き
換える時間は、ＲＡＭ等のメモリに比較して相当長いた
め、マイクロコンピュータの制御動作に同期して、リア
ルタイムに、ＥＥＰＲＯＭの記憶内容を書き換えられな
いことを考慮しておく必要がある。
【０００３】上記した引用例は、ＥＥＰＲＯＭ（以下、
全面フラッシュメモリと呼ぶ）をリードオンリーメモリ
（ＲＯＭ）の代わりとして使用し、このため、ＥＥＰＲ
ＯＭだけを備えたマイクロコンピュータ（以下、第１の
マイコンと呼ぶ）を開示すると共に、ＥＥＰＲＯＭの外
に、マスクＲＯＭをも備えたマイクロコンピュータ（以
下、第２のマイコンと呼ぶ）をも開示している。
全面フラッシュメモリと呼ぶ）をリードオンリーメモリ
（ＲＯＭ）の代わりとして使用し、このため、ＥＥＰＲ
ＯＭだけを備えたマイクロコンピュータ（以下、第１の
マイコンと呼ぶ）を開示すると共に、ＥＥＰＲＯＭの外
に、マスクＲＯＭをも備えたマイクロコンピュータ（以
下、第２のマイコンと呼ぶ）をも開示している。
【０００４】いずれのマイクロコンピュータも、フラッ
シュＥＥＰＲＯＭの記憶内容を書換、変更するために、
フラッシュＥＥＰＲＯＭの記憶内容をＣＰＵの書換制御
の下に書き換えるモード（以下、ＣＰＵ書換制御モード
と呼ぶ）と、汎用ＰＲＯＭライターのような外部装置の
制御の下に書き換えるモード（以下、外部書換制御モー
ドと呼ぶ）との２つの互いに異なるモードで動作でき
る。
シュＥＥＰＲＯＭの記憶内容を書換、変更するために、
フラッシュＥＥＰＲＯＭの記憶内容をＣＰＵの書換制御
の下に書き換えるモード（以下、ＣＰＵ書換制御モード
と呼ぶ）と、汎用ＰＲＯＭライターのような外部装置の
制御の下に書き換えるモード（以下、外部書換制御モー
ドと呼ぶ）との２つの互いに異なるモードで動作でき
る。
【０００５】更に、引用例は、第１及び第２のマイコン
をＣＰＵ書換制御モードと外部書換制御モードとによっ
て使い分けることについて記述している。即ち、外部書
換制御モードは、主に、マイクロコンピュータをシステ
ムに実装する前の初期データ、初期プログラムの書き込
みに適用され、ＣＰＵ書換制御モードは、マイクロコン
ピュータを動作させながら、データをチューニングする
場合、又は、プログラムのデバッグを行う場合等に使用
されている。
をＣＰＵ書換制御モードと外部書換制御モードとによっ
て使い分けることについて記述している。即ち、外部書
換制御モードは、主に、マイクロコンピュータをシステ
ムに実装する前の初期データ、初期プログラムの書き込
みに適用され、ＣＰＵ書換制御モードは、マイクロコン
ピュータを動作させながら、データをチューニングする
場合、又は、プログラムのデバッグを行う場合等に使用
されている。
【０００６】具体的に言えば、モード信号により外部書
換制御モードが指定されると、第１及び第２のマイコン
にいずれにおいても、フラッシュＥＥＰＲＯＭは、直
接、外部に設けられた汎用ＰＯＲＭライターによってア
クセス可能な状態となり、フラッシュＥＥＰＲＯＭの書
換制御に直接関係のないＣＰＵ等は、フラッシュＥＥＰ
ＲＯＭから切り離された状態となる。
換制御モードが指定されると、第１及び第２のマイコン
にいずれにおいても、フラッシュＥＥＰＲＯＭは、直
接、外部に設けられた汎用ＰＯＲＭライターによってア
クセス可能な状態となり、フラッシュＥＥＰＲＯＭの書
換制御に直接関係のないＣＰＵ等は、フラッシュＥＥＰ
ＲＯＭから切り離された状態となる。
【０００７】一方、ＣＰＵ書換制御モードが指定される
と、第１のマイコンでは、全面フラッシュメモリがＣＰ
Ｕの制御に基づいて、その記憶内容が書き換えられる。
この場合、全面フラッシュメモリの所定領域には、書換
制御プログラムと、転送制御プログラムとが予め書き込
まれており、ＣＰＵ書換制御モードの指定により、転送
制御プログラムを実行して書換制御プログラムをＲＡＭ
に転送する。転送終了後、ＣＰＵの処理はＲＡＭ上の書
換制御プログラムの実行に移行し、これによって、全面
フラッシュメモリに対する消去、並びに、書込が繰り返
されることになる。
と、第１のマイコンでは、全面フラッシュメモリがＣＰ
Ｕの制御に基づいて、その記憶内容が書き換えられる。
この場合、全面フラッシュメモリの所定領域には、書換
制御プログラムと、転送制御プログラムとが予め書き込
まれており、ＣＰＵ書換制御モードの指定により、転送
制御プログラムを実行して書換制御プログラムをＲＡＭ
に転送する。転送終了後、ＣＰＵの処理はＲＡＭ上の書
換制御プログラムの実行に移行し、これによって、全面
フラッシュメモリに対する消去、並びに、書込が繰り返
されることになる。
【０００８】他方、フラッシュＥＥＰＲＯＭの外に、マ
スクＲＯＭをも備えた第２のマイコンでは、マスクＲＯ
Ｍ内に書換を要しないデータやプログラムが格納されて
おり、ＣＰＵ書換制御モードが指定されると、ＣＰＵは
フラッシュＥＥＰＲＯＭに書き込まれた書換制御プログ
ラム、或いは、マスクＲＯＭに保持された書換制御プロ
グラムにしたがってフラッシュＥＥＰＲＯＭにデータの
書き込みが行われる。
スクＲＯＭをも備えた第２のマイコンでは、マスクＲＯ
Ｍ内に書換を要しないデータやプログラムが格納されて
おり、ＣＰＵ書換制御モードが指定されると、ＣＰＵは
フラッシュＥＥＰＲＯＭに書き込まれた書換制御プログ
ラム、或いは、マスクＲＯＭに保持された書換制御プロ
グラムにしたがってフラッシュＥＥＰＲＯＭにデータの
書き込みが行われる。
【０００９】このように、引用例は、第１のマイコン、
第２のマイコンのように、マイクロコンピュータの構成
に応じて、ＣＰＵ書換制御モードにおける動作を互いに
異ならせることを開示している。
第２のマイコンのように、マイクロコンピュータの構成
に応じて、ＣＰＵ書換制御モードにおける動作を互いに
異ならせることを開示している。
【００１０】ここで、引用例に記載されたＣＰＵ書換制
御モードで動作を行う第１及び第２のマイコンでは、全
面フラッシュメモリ、或いは、マスクＲＯＭに格納され
たプログラムだけを実行する場合には、当該マイコンに
おいて標準化された内蔵インターフェースを使用してい
る限り、何等、問題は生じない。
御モードで動作を行う第１及び第２のマイコンでは、全
面フラッシュメモリ、或いは、マスクＲＯＭに格納され
たプログラムだけを実行する場合には、当該マイコンに
おいて標準化された内蔵インターフェースを使用してい
る限り、何等、問題は生じない。
【００１１】
【発明が解決しようとする課題】しかしながら、この種
のマイクロコンピュータに接続されるインターフェース
には、多種多様なものがあり、接続されるべきインター
フェースを内蔵インターフェースにのみ限定すること
は、ユーザーの要求に充分には応えられないことにな
る。一方、どのようなインターフェースを介しても、外
部からフラッシュＥＥＰＲＯＭの記憶内容を書換可能な
ように、全てのインターフェースを想定して、インター
フェースプログラムをフラッシュＥＥＰＲＯＭ、或い
は、マスクＲＯＭに格納しておくことは、不可能であ
る。換言すれば、従来のマイクロコンピュータでは、イ
ンターフェースプログラム等のソフトウェアの変更等に
柔軟に対処できない。
のマイクロコンピュータに接続されるインターフェース
には、多種多様なものがあり、接続されるべきインター
フェースを内蔵インターフェースにのみ限定すること
は、ユーザーの要求に充分には応えられないことにな
る。一方、どのようなインターフェースを介しても、外
部からフラッシュＥＥＰＲＯＭの記憶内容を書換可能な
ように、全てのインターフェースを想定して、インター
フェースプログラムをフラッシュＥＥＰＲＯＭ、或い
は、マスクＲＯＭに格納しておくことは、不可能であ
る。換言すれば、従来のマイクロコンピュータでは、イ
ンターフェースプログラム等のソフトウェアの変更等に
柔軟に対処できない。
【００１２】更に言えば、フラッシュＥＥＰＲＯＭだけ
を備えた第１のマイコンでは、特開平５−３１４７８３
号公報において指摘されているように、過剰消去の問題
がある。このため、フラッシュＥＥＰＲＯＭの書込、消
去プログラムは過剰消去の防止等のため、複雑な書込、
消去手順が必要となる。また、この手順の詳細は、フラ
ッシュＥＥＰＲＯＭを含むデバイスの設計変更、デバイ
スの製造条件の変更等に応じて、変更されるのが普通で
ある。
を備えた第１のマイコンでは、特開平５−３１４７８３
号公報において指摘されているように、過剰消去の問題
がある。このため、フラッシュＥＥＰＲＯＭの書込、消
去プログラムは過剰消去の防止等のため、複雑な書込、
消去手順が必要となる。また、この手順の詳細は、フラ
ッシュＥＥＰＲＯＭを含むデバイスの設計変更、デバイ
スの製造条件の変更等に応じて、変更されるのが普通で
ある。
【００１３】ここで、第１のマイコンでは、ユーザーが
デバイスメーカーからデバイスを購入後に汎用ＰＲＯＭ
ライター等で、書込、消去プログラムをフラッシュＥＥ
ＰＲＯＭに書き込む必要がある。上記したように、デバ
イスメーカーが設計変更、製造条件の変更を行った場合
には、その都度、ユーザーはその条件に合わせて、書
込、消去プログラムを変更しなければならないし、その
デバイスに適合しない書込、消去プログラムで書込、消
去を行うと、過剰消去、書込不良等の不具合が発生して
しまう。
デバイスメーカーからデバイスを購入後に汎用ＰＲＯＭ
ライター等で、書込、消去プログラムをフラッシュＥＥ
ＰＲＯＭに書き込む必要がある。上記したように、デバ
イスメーカーが設計変更、製造条件の変更を行った場合
には、その都度、ユーザーはその条件に合わせて、書
込、消去プログラムを変更しなければならないし、その
デバイスに適合しない書込、消去プログラムで書込、消
去を行うと、過剰消去、書込不良等の不具合が発生して
しまう。
【００１４】一方、フラッシュＥＥＰＲＯＭのほかに、
ＲＯＭをも備えた引用例の第２のマイコンについて言え
ば、ＲＯＭのプログラムをＣＰＵにより固定的に実行す
ることにより、フラッシュＥＥＲＯＭの消去、書込を行
うだけで、一旦、フラッシュＥＥＰＲＯＭに書き込まれ
たユーザプログラムを変更すること等については、全く
考慮されていない。
ＲＯＭをも備えた引用例の第２のマイコンについて言え
ば、ＲＯＭのプログラムをＣＰＵにより固定的に実行す
ることにより、フラッシュＥＥＲＯＭの消去、書込を行
うだけで、一旦、フラッシュＥＥＰＲＯＭに書き込まれ
たユーザプログラムを変更すること等については、全く
考慮されていない。
【００１５】説明を容易にするために、以下では、標準
化された内蔵インターフェースを使用してＲＯＭ上のプ
ログラムを固定的に実行することにより、ＥＥＰＲＯＭ
の消去、書込を行うモードを当該マイクロコンピュータ
専用の専用プログラムモードと呼び、他方、内蔵ＲＯＭ
のプログラム以外のプログラムを実行することにより、
一旦、フラッシュＥＥＰＲＯＭ内に格納されたユーザプ
ログラムを一部又は全部を修正するモードをユーザープ
ログラムモードと呼ぶ。
化された内蔵インターフェースを使用してＲＯＭ上のプ
ログラムを固定的に実行することにより、ＥＥＰＲＯＭ
の消去、書込を行うモードを当該マイクロコンピュータ
専用の専用プログラムモードと呼び、他方、内蔵ＲＯＭ
のプログラム以外のプログラムを実行することにより、
一旦、フラッシュＥＥＰＲＯＭ内に格納されたユーザプ
ログラムを一部又は全部を修正するモードをユーザープ
ログラムモードと呼ぶ。
【００１６】本発明の目的は、ＥＥＰＲＯＭを備え、且
つ、種々のインターフェースに対応できるマイクロコン
ピュータを提供することである。
つ、種々のインターフェースに対応できるマイクロコン
ピュータを提供することである。
【００１７】本発明の他の目的は、専用プログラムモー
ド及びユーザープログラムモードを選択的に切り換え、
ＥＥＰＲＯＭの消去、書換を行うことができるマイクロ
コンピュータを提供することである。
ド及びユーザープログラムモードを選択的に切り換え、
ＥＥＰＲＯＭの消去、書換を行うことができるマイクロ
コンピュータを提供することである。
【００１８】本発明の更に他の目的は、専用プログラム
モード及びユーザープログラムモードをプログラムによ
って切り換えることができ、両モードをＣＰＵ書換制御
モードとすることができるマイクロコンピュータを提供
することである。
モード及びユーザープログラムモードをプログラムによ
って切り換えることができ、両モードをＣＰＵ書換制御
モードとすることができるマイクロコンピュータを提供
することである。
【００１９】本発明の他の目的は、ダウンロードされる
プログラムによって占有されるＲＡＭ領域を最小限に止
めることができるマイクロコンピュータを提供すること
である。
プログラムによって占有されるＲＡＭ領域を最小限に止
めることができるマイクロコンピュータを提供すること
である。
【００２０】
【課題を解決するための手段】上記した点を考慮して、
本発明は、一旦、ユーザプログラムをフラッシュＥＥＰ
ＲＯＭに格納し、この実行の際においても、フラッシュ
ＥＥＰＲＯＭ内のユーザプログラムを修正できることが
望ましいと言う知見に基づいている。
本発明は、一旦、ユーザプログラムをフラッシュＥＥＰ
ＲＯＭに格納し、この実行の際においても、フラッシュ
ＥＥＰＲＯＭ内のユーザプログラムを修正できることが
望ましいと言う知見に基づいている。
【００２１】更に、本発明は、当該デバイス固有の設
計、製造条件に関わるフラッシュＥＥＰＲＯＭの書込、
消去プログラムはデバイスの製造段階で、そのデバイス
固有のものとしてデバイス製造メーカーがマスクＲＯＭ
等の形で作り込んでおくことが望ましいことをも見出だ
し、デバイス固有のフラッシュＥＥＰＲＯＭ消去、書込
プログラムに基づいて、ユーザプログラムの変更等に対
処しようとするものである。
計、製造条件に関わるフラッシュＥＥＰＲＯＭの書込、
消去プログラムはデバイスの製造段階で、そのデバイス
固有のものとしてデバイス製造メーカーがマスクＲＯＭ
等の形で作り込んでおくことが望ましいことをも見出だ
し、デバイス固有のフラッシュＥＥＰＲＯＭ消去、書込
プログラムに基づいて、ユーザプログラムの変更等に対
処しようとするものである。
【００２２】本発明によれば、フラッシュＥＥＰＲＯＭ
と、ＥＥＰＲＯＭの消去、書込手順を内蔵したＲＯＭと
を備え、これらフラッシュＥＥＰＲＯＭとＲＯＭとの切
換は、リセット時の外部端子でのみ行うだけでなく、プ
ログラムでも実現するため、ＣＰＵによって制御される
専用レジスタを備えたマイクロコンピュータが得られ
る。専用プログラムモードとユーザプログラムモードと
の切り替え回路と、専用レジスタを組み合わせることに
より、ユーザプログラムモードにおいて、ＲＯＭに対す
るアクセスがＣＰＵからも直接できるようになる。この
ことにより、各モードにおけるフラッシュＥＥＰＲＯＭ
の消去、書込動作は以下のようになる。
と、ＥＥＰＲＯＭの消去、書込手順を内蔵したＲＯＭと
を備え、これらフラッシュＥＥＰＲＯＭとＲＯＭとの切
換は、リセット時の外部端子でのみ行うだけでなく、プ
ログラムでも実現するため、ＣＰＵによって制御される
専用レジスタを備えたマイクロコンピュータが得られ
る。専用プログラムモードとユーザプログラムモードと
の切り替え回路と、専用レジスタを組み合わせることに
より、ユーザプログラムモードにおいて、ＲＯＭに対す
るアクセスがＣＰＵからも直接できるようになる。この
ことにより、各モードにおけるフラッシュＥＥＰＲＯＭ
の消去、書込動作は以下のようになる。
【００２３】まず、ＲＯＭには、当該マイクロコンピュ
ータに固有で、且つ、両モードに共通なフラッシュＥＥ
ＰＲＯＭの書込、消去プログラムが格納されており、他
方、フラッシュＥＥＰＲＯＭには、ユーザプログラム、
及び、ユーザプログラムモードで使用される通信制御プ
ログラムが格納されている。
ータに固有で、且つ、両モードに共通なフラッシュＥＥ
ＰＲＯＭの書込、消去プログラムが格納されており、他
方、フラッシュＥＥＰＲＯＭには、ユーザプログラム、
及び、ユーザプログラムモードで使用される通信制御プ
ログラムが格納されている。
【００２４】この状態で、専用プログラムモード設定が
設定された時には、リセット解除後、ＣＰＵにより、Ｒ
ＯＭに格納されたフラッシュＥＥＰＲＯＭの書込、消去
プログラムを固定的に実行させることにより、フラッシ
ュＥＥＰＲＯＭの消去或いは書込を行う。このように、
ＲＯＭに格納されたプログラムを実行する動作は、第１
のモードと呼ばれても良い。
設定された時には、リセット解除後、ＣＰＵにより、Ｒ
ＯＭに格納されたフラッシュＥＥＰＲＯＭの書込、消去
プログラムを固定的に実行させることにより、フラッシ
ュＥＥＰＲＯＭの消去或いは書込を行う。このように、
ＲＯＭに格納されたプログラムを実行する動作は、第１
のモードと呼ばれても良い。
【００２５】他方、ユーザプログラムが一旦フラッシュ
ＥＥＰＲＯＭに書き込まれた後のユーザプログラムモー
ドでは、リセット解除後、ユーザプログラムモードに移
行し、フラッシュＥＥＰＲＯＭ上に書き込まれたユーザ
プログラムを実行を開始する。チューニング等のため
に、ユーザプログラムの一部を書き換える必要がある場
合には、フラッシュＥＥＰＲＯＭから、一旦、ＲＡＭへ
ユーザプログラムモードで使用される通信制御プログラ
ムをダウンロードした後、ＲＡＭに転送したアドレス、
データ、パラメータ等の情報にしたがって、動作を実行
する。
ＥＥＰＲＯＭに書き込まれた後のユーザプログラムモー
ドでは、リセット解除後、ユーザプログラムモードに移
行し、フラッシュＥＥＰＲＯＭ上に書き込まれたユーザ
プログラムを実行を開始する。チューニング等のため
に、ユーザプログラムの一部を書き換える必要がある場
合には、フラッシュＥＥＰＲＯＭから、一旦、ＲＡＭへ
ユーザプログラムモードで使用される通信制御プログラ
ムをダウンロードした後、ＲＡＭに転送したアドレス、
データ、パラメータ等の情報にしたがって、動作を実行
する。
【００２６】このように、ＲＯＭに格納されたプログラ
ム以外の情報にしたがう動作は第２のモードと呼ばれて
も良い。第２のモードにおいて、ＣＰＵの制御の下に、
専用レジスタを切り換え、フラッシュＥＥＰＲＯＭの消
去、書込手順を内蔵したＲＯＭに命令フェッチ先を切り
替える。
ム以外の情報にしたがう動作は第２のモードと呼ばれて
も良い。第２のモードにおいて、ＣＰＵの制御の下に、
専用レジスタを切り換え、フラッシュＥＥＰＲＯＭの消
去、書込手順を内蔵したＲＯＭに命令フェッチ先を切り
替える。
【００２７】このように、ユーザプログラムモードにお
いても、ＲＯＭ内に格納されたフラッシュＥＥＰＲＯＭ
の消去、書込手順を使用するため、事前にフラッシュＥ
ＥＰＲＯＭ、或いは、チップ外部からＥＥＰＲＯＭの消
去、書込手順を実行させるためのプログラム、書込コー
ドを供給するためチップ外部のホストデバイスとの通信
手順を含むプログラムの全てをＲＡＭにダウンロードす
る必要がなくなる。したがって、利用可能な通信手順な
どに制約を受けることもなくなるし、また、チップ上で
最も面積を占有するＲＡＭの容量を小さくすることもで
きる。
いても、ＲＯＭ内に格納されたフラッシュＥＥＰＲＯＭ
の消去、書込手順を使用するため、事前にフラッシュＥ
ＥＰＲＯＭ、或いは、チップ外部からＥＥＰＲＯＭの消
去、書込手順を実行させるためのプログラム、書込コー
ドを供給するためチップ外部のホストデバイスとの通信
手順を含むプログラムの全てをＲＡＭにダウンロードす
る必要がなくなる。したがって、利用可能な通信手順な
どに制約を受けることもなくなるし、また、チップ上で
最も面積を占有するＲＡＭの容量を小さくすることもで
きる。
【００２８】これは、ユーザプログラムモードにおい
て、ＥＥＰＲＯＭに書き込まれたユーザプログラムの全
体或いは部分的に書き換える場合、専用レジスタアクセ
スにより、ＣＰＵからの命令フェッチ先をフラッシュＥ
ＥＰＲＯＭから、フラッシュＥＥＰＰＲＯＭの消去、書
込手順を内蔵したＲＯＭに切り替えることができるため
である。
て、ＥＥＰＲＯＭに書き込まれたユーザプログラムの全
体或いは部分的に書き換える場合、専用レジスタアクセ
スにより、ＣＰＵからの命令フェッチ先をフラッシュＥ
ＥＰＲＯＭから、フラッシュＥＥＰＰＲＯＭの消去、書
込手順を内蔵したＲＯＭに切り替えることができるため
である。
【００２９】
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態を説明する。
実施の形態を説明する。
【００３０】図１を参照すると、本発明の一実施の形態
に係るマイクロコンピュータ１０は、所謂シングルチッ
プマイコンによって構成されており、通常のマイコンと
同様に、中央処理装置（ＣＰＵ）１１、リードオンリー
メモリ（ＲＯＭ）１２、ランダムアクセスメモリ（ＲＡ
Ｍ）１３、及び、シリアルインターフェース（以下、シ
リアルＩ／Ｆと略称する）１４を備えている。更に、図
示されたマイクロコンピュータ１０は、フラッシュＥＥ
ＰＲＯＭ１５を有すると共に、外部端子ＥＸ、リセット
端子ＲＳ、及び、ＣＰＵ１１に接続されたスイッチ部１
６を有している。
に係るマイクロコンピュータ１０は、所謂シングルチッ
プマイコンによって構成されており、通常のマイコンと
同様に、中央処理装置（ＣＰＵ）１１、リードオンリー
メモリ（ＲＯＭ）１２、ランダムアクセスメモリ（ＲＡ
Ｍ）１３、及び、シリアルインターフェース（以下、シ
リアルＩ／Ｆと略称する）１４を備えている。更に、図
示されたマイクロコンピュータ１０は、フラッシュＥＥ
ＰＲＯＭ１５を有すると共に、外部端子ＥＸ、リセット
端子ＲＳ、及び、ＣＰＵ１１に接続されたスイッチ部１
６を有している。
【００３１】図示された例では、当該マイクロコンピュ
ータ１０の外部に、アプリケーションプログラムを保持
したＰＲＯＭライター等の外部ホストデバイス１８が設
けられている。
ータ１０の外部に、アプリケーションプログラムを保持
したＰＲＯＭライター等の外部ホストデバイス１８が設
けられている。
【００３２】ここで、図２をも参照すると、スイッチ部
１６は、ＣＰＵ１１に接続された専用レジスタ２１、リ
セット端子ＲＳ及び外部端子ＥＸに接続されたラッチ回
路２２、及び、専用レジスタ２１とラッチ回路２２に接
続されたＯＲゲート２３とを有し、ＯＲゲート２３は、
直接、ＲＯＭ１２に接続される一方、インバータ２４を
介して、ＥＥＰＲＯＭ１５に接続されている。
１６は、ＣＰＵ１１に接続された専用レジスタ２１、リ
セット端子ＲＳ及び外部端子ＥＸに接続されたラッチ回
路２２、及び、専用レジスタ２１とラッチ回路２２に接
続されたＯＲゲート２３とを有し、ＯＲゲート２３は、
直接、ＲＯＭ１２に接続される一方、インバータ２４を
介して、ＥＥＰＲＯＭ１５に接続されている。
【００３３】図示されたＲＯＭ１２は、４〜６キロバイ
トの記憶容量を備え、一方、フラッシュＥＥＰＲＯＭ１
５は４８〜１２８キロバイトの記憶容量を有している。
トの記憶容量を備え、一方、フラッシュＥＥＰＲＯＭ１
５は４８〜１２８キロバイトの記憶容量を有している。
【００３４】ここでは、マイクロコンピュータ１０のフ
ラッシュＥＥＰＲＯＭ１５に、当該マイクロコンピュー
タ１０に定められたＰＲＯＭライター及びインターフェ
ースを介して、外部からプログラムを新規に書き込むモ
ードを専用プログラムモードと呼ぶ。他方、フラッシュ
ＥＥＰＲＯＭ１５に、アプリケーションプログラムがユ
ーザプログラムとして書き込まれた状態で、当該ユーザ
プログラムの一部又は全部を書き換えるモードをユーザ
プログラムモードと呼び、ユーザプログラムモードで
は、専用プログラムモードで使用されたインターフェー
ス等が必ず使用できるとは限らず、異なるインターフェ
ースを介して、フラッシュＥＥＰＲＯＭ１５の書き換え
が行われることもある。
ラッシュＥＥＰＲＯＭ１５に、当該マイクロコンピュー
タ１０に定められたＰＲＯＭライター及びインターフェ
ースを介して、外部からプログラムを新規に書き込むモ
ードを専用プログラムモードと呼ぶ。他方、フラッシュ
ＥＥＰＲＯＭ１５に、アプリケーションプログラムがユ
ーザプログラムとして書き込まれた状態で、当該ユーザ
プログラムの一部又は全部を書き換えるモードをユーザ
プログラムモードと呼び、ユーザプログラムモードで
は、専用プログラムモードで使用されたインターフェー
ス等が必ず使用できるとは限らず、異なるインターフェ
ースを介して、フラッシュＥＥＰＲＯＭ１５の書き換え
が行われることもある。
【００３５】また、図示された実施の形態では、専用プ
ログラムモード及びユーザプログラムモードにおいて、
共通に使用できるフラッシュＥＥＰＲＯＭ１５の消去、
書込手順が、ＥＥＰＲＯＭ書込制御プログラムとして格
納されているものとし、更に、ＲＯＭ１２には、ＲＡＭ
１３とフラッシュＥＥＰＲＯＭ１２間の通信を制御する
通信制御プログラムも格納されているものとする。
ログラムモード及びユーザプログラムモードにおいて、
共通に使用できるフラッシュＥＥＰＲＯＭ１５の消去、
書込手順が、ＥＥＰＲＯＭ書込制御プログラムとして格
納されているものとし、更に、ＲＯＭ１２には、ＲＡＭ
１３とフラッシュＥＥＰＲＯＭ１２間の通信を制御する
通信制御プログラムも格納されているものとする。
【００３６】図示されたマイクロコンピュータ１０にお
いて、専用プログラムモードでは、ＲＯＭ１２に対し、
論理”１”のチップセレクト信号ＣＳが与えられてお
り、ＲＯＭ１２に格納されたプログラムが実行される。
この専用プログラムモードは、外部端子ＥＸの状態を論
理”１”にし、且つ、リセット端子ＲＳを解除状態にす
ることにより、外部端子ＥＸの論理”１”をラッチ回路
２２にラッチするか、或いは、専用レジスタ２１に、Ｃ
ＰＵ１１から論理”１”を設定することによって指定さ
れる。
いて、専用プログラムモードでは、ＲＯＭ１２に対し、
論理”１”のチップセレクト信号ＣＳが与えられてお
り、ＲＯＭ１２に格納されたプログラムが実行される。
この専用プログラムモードは、外部端子ＥＸの状態を論
理”１”にし、且つ、リセット端子ＲＳを解除状態にす
ることにより、外部端子ＥＸの論理”１”をラッチ回路
２２にラッチするか、或いは、専用レジスタ２１に、Ｃ
ＰＵ１１から論理”１”を設定することによって指定さ
れる。
【００３７】このように、専用プログラムモードが指定
されると、ＲＯＭ１２に内蔵されているＥＥＰＲＯＭ書
込制御プログラムがＣＰＵ１１により固定的に実行さ
れ、フラッシュＥＥＰＲＯＭ１５に、ＰＲＯＭライター
からのプログラムが書き込まれる。このように、ＣＰＵ
１１がＲＯＭ１２に内蔵されているＥＥＰＲＯＭ書込制
御プログラムを固定的に実行するモードを、ここでは、
第１のモードと呼び、この第１のモードでは、フラッシ
ュＥＥＰＲＯＭ１５がＣＰＵ１１によって周辺装置とし
てアクセスされる。
されると、ＲＯＭ１２に内蔵されているＥＥＰＲＯＭ書
込制御プログラムがＣＰＵ１１により固定的に実行さ
れ、フラッシュＥＥＰＲＯＭ１５に、ＰＲＯＭライター
からのプログラムが書き込まれる。このように、ＣＰＵ
１１がＲＯＭ１２に内蔵されているＥＥＰＲＯＭ書込制
御プログラムを固定的に実行するモードを、ここでは、
第１のモードと呼び、この第１のモードでは、フラッシ
ュＥＥＰＲＯＭ１５がＣＰＵ１１によって周辺装置とし
てアクセスされる。
【００３８】他方、リセット端子ＲＳの状態がリセット
解除状態になった後、フラッシュＥＥＰＲＯＭ１５内に
書き込まれたユーザプログラムが実行されている場合に
おいて、図示されたマイクロコンピュータ１０では、ユ
ーザプログラムモードとなり、ＣＰＵ１１の制御により
フラッシュＥＥＰＲＯＭ１５の消去、書込を行うことが
できる。尚、外部端子ＥＸに対し、論理”０”が設定さ
れている場合にも、ユーザプログラムモードとなる。
解除状態になった後、フラッシュＥＥＰＲＯＭ１５内に
書き込まれたユーザプログラムが実行されている場合に
おいて、図示されたマイクロコンピュータ１０では、ユ
ーザプログラムモードとなり、ＣＰＵ１１の制御により
フラッシュＥＥＰＲＯＭ１５の消去、書込を行うことが
できる。尚、外部端子ＥＸに対し、論理”０”が設定さ
れている場合にも、ユーザプログラムモードとなる。
【００３９】このように、ＣＰＵ１１から専用レジスタ
２１に論理”０”がセットされるか、或いは、外部端子
ＥＸに論理”０”が与えられると、ＯＲゲート２３及び
インバータ２４を介して、論理”１”のチップセレクト
信号ＣＳがフラッシュＥＥＰＲＯＭ１５に与えられる。
いずれにしても、図示された例では、フラッシュＥＥＰ
ＲＯＭ１５に対して、論理”１”のチップセレクト信号
ＣＳが与えられることによりユーザプログラムモードが
設定されることが分かる。
２１に論理”０”がセットされるか、或いは、外部端子
ＥＸに論理”０”が与えられると、ＯＲゲート２３及び
インバータ２４を介して、論理”１”のチップセレクト
信号ＣＳがフラッシュＥＥＰＲＯＭ１５に与えられる。
いずれにしても、図示された例では、フラッシュＥＥＰ
ＲＯＭ１５に対して、論理”１”のチップセレクト信号
ＣＳが与えられることによりユーザプログラムモードが
設定されることが分かる。
【００４０】ユーザプログラムの実行中、ユーザプログ
ラムモードが設定されると、フラッシュＥＥＰＲＯＭ１
５は格納されているユーザプログラムで使用されている
アドレス、データ、実行中のユーザプログラムで使用さ
れていた汎用レジスタの内容等がＲＡＭ１３の一部領域
に一旦ダウンロードされる。換言すれば、書換に関連す
るアドレス、データ、パラメータ等がＲＡＭ１３の一部
領域に退避されることになる。この場合、ＲＡＭ１３の
一部領域は、ライトバッファであっても良い。このよう
に、ＲＯＭ１２以外の退避された情報を参照してＣＰＵ
１１が動作するモードを第２のモードと呼ぶ。
ラムモードが設定されると、フラッシュＥＥＰＲＯＭ１
５は格納されているユーザプログラムで使用されている
アドレス、データ、実行中のユーザプログラムで使用さ
れていた汎用レジスタの内容等がＲＡＭ１３の一部領域
に一旦ダウンロードされる。換言すれば、書換に関連す
るアドレス、データ、パラメータ等がＲＡＭ１３の一部
領域に退避されることになる。この場合、ＲＡＭ１３の
一部領域は、ライトバッファであっても良い。このよう
に、ＲＯＭ１２以外の退避された情報を参照してＣＰＵ
１１が動作するモードを第２のモードと呼ぶ。
【００４１】上記したように、書換に関連するアドレ
ス、データ等がＲＡＭ１３に退避されると、プログラム
の実行は、フラッシュＥＥＰＲＯＭ１５からＲＯＭ１２
へと遷移する。このことは、ＣＰＵ１１は、フラッシュ
ＥＥＰＲＯＭ１５から、フラッシュＥＥＰＲＯＭ書込制
御プログラムを内蔵したＲＯＭ１２に、命令フェッチ先
を切り換えることを意味している。したがって、ＣＰＵ
１１は、以後、ＲＯＭ１２に格納されたＥＥＰＲＯＭ書
込制御プログラムによって規定される消去、書込手順に
したがうと共に、ＲＡＭ１３に退避されたアドレス、デ
ータをも参照してフラッシュＥＥＰＲＯＭ１５の消去、
書込を行なう。即ち、ＣＰＵ１１はＲＯＭ１２の消去、
書込手順にしたがう第１のモードに戻る。このことは、
第１のモードと第２のモードとがＣＰＵ１１によって交
互に実行されていることを示している。
ス、データ等がＲＡＭ１３に退避されると、プログラム
の実行は、フラッシュＥＥＰＲＯＭ１５からＲＯＭ１２
へと遷移する。このことは、ＣＰＵ１１は、フラッシュ
ＥＥＰＲＯＭ１５から、フラッシュＥＥＰＲＯＭ書込制
御プログラムを内蔵したＲＯＭ１２に、命令フェッチ先
を切り換えることを意味している。したがって、ＣＰＵ
１１は、以後、ＲＯＭ１２に格納されたＥＥＰＲＯＭ書
込制御プログラムによって規定される消去、書込手順に
したがうと共に、ＲＡＭ１３に退避されたアドレス、デ
ータをも参照してフラッシュＥＥＰＲＯＭ１５の消去、
書込を行なう。即ち、ＣＰＵ１１はＲＯＭ１２の消去、
書込手順にしたがう第１のモードに戻る。このことは、
第１のモードと第２のモードとがＣＰＵ１１によって交
互に実行されていることを示している。
【００４２】上記した例では、ＣＰＵ１１の制御によっ
ても、フラッシュＥＥＰＲＯＭ１５の消去、書込手順を
格納したＲＯＭ１２に切り替え、ＲＯＭ１２内のＥＥＰ
ＲＯＭ書込制御プログラムを専用プログラムモード及び
ユーザプログラムモードにおいて共用できるように、構
成しているため、ユーザプログラムのチューニングの度
毎に、ＥＥＰＲＯＭ書込制御プログラムをＲＡＭ１３に
転送する必要がなくなる。したがって、利用可能な通信
手順等がＲＡＭ１３の容量によって制約を受けることが
ない。
ても、フラッシュＥＥＰＲＯＭ１５の消去、書込手順を
格納したＲＯＭ１２に切り替え、ＲＯＭ１２内のＥＥＰ
ＲＯＭ書込制御プログラムを専用プログラムモード及び
ユーザプログラムモードにおいて共用できるように、構
成しているため、ユーザプログラムのチューニングの度
毎に、ＥＥＰＲＯＭ書込制御プログラムをＲＡＭ１３に
転送する必要がなくなる。したがって、利用可能な通信
手順等がＲＡＭ１３の容量によって制約を受けることが
ない。
【００４３】上記したフラッシュＥＥＰＲＯＭ消去、書
込は、前述したように、過剰消去の防止等のため、複雑
な消去、書込手順を規定したＥＥＰＲＯＭ書込制御プロ
グラムにしたがって行われる。また、この手順はフラッ
シュＥＥＰＲＯＭを含むデバイスの設計変更、デバイス
の製造条件の変更等により、変更される。したがって、
本発明のように、ＥＥＰＲＯＭを含むデバイスに固有の
ＥＥＰＲＯＭ書込制御プログラムをデバイスの製造段階
で、当該デバイス固有のものとして、マスクＲＯＭ内に
格納しておけば、ユーザプログラムの変更、修正等に柔
軟に対処できることになる。
込は、前述したように、過剰消去の防止等のため、複雑
な消去、書込手順を規定したＥＥＰＲＯＭ書込制御プロ
グラムにしたがって行われる。また、この手順はフラッ
シュＥＥＰＲＯＭを含むデバイスの設計変更、デバイス
の製造条件の変更等により、変更される。したがって、
本発明のように、ＥＥＰＲＯＭを含むデバイスに固有の
ＥＥＰＲＯＭ書込制御プログラムをデバイスの製造段階
で、当該デバイス固有のものとして、マスクＲＯＭ内に
格納しておけば、ユーザプログラムの変更、修正等に柔
軟に対処できることになる。
【００４４】尚、上記した実施の形態では、一括又はブ
ロック消去可能なフラッシュＥＥＰＲＯＭについて説明
したが、本発明は電気的に書換可能な他のＥＥＰＲＯＭ
にも適用できることは言うまでもない。
ロック消去可能なフラッシュＥＥＰＲＯＭについて説明
したが、本発明は電気的に書換可能な他のＥＥＰＲＯＭ
にも適用できることは言うまでもない。
【００４５】
【発明の効果】本発明で、フラッシュＥＥＰＲＯＭ或い
はＲＯＭ（フラッシュＥＥＰＲＯＭの消去、書込手順を
内蔵）に対する命令フェッチ先をリセット時の外部端子
状態だけでなく、端子設定後、専用レジスタをＣＰＵか
らのアクセスによって、切り換えることができるため、
ＲＯＭに内蔵されたフラッシュＥＥＰＲＯＭの消去、書
込手順を専用プログラムモードだけでなく、チューニン
グの際等におけるユーザプログラムモードにおいても使
用できる。このため、本発明では、フラッシュＥＥＰＲ
ＯＭの消去、書込手順をＲＡＭ等に用意する必要がなく
なると共に、ソフトウェアの変更等に柔軟に対処できる
と言う利点がある。
はＲＯＭ（フラッシュＥＥＰＲＯＭの消去、書込手順を
内蔵）に対する命令フェッチ先をリセット時の外部端子
状態だけでなく、端子設定後、専用レジスタをＣＰＵか
らのアクセスによって、切り換えることができるため、
ＲＯＭに内蔵されたフラッシュＥＥＰＲＯＭの消去、書
込手順を専用プログラムモードだけでなく、チューニン
グの際等におけるユーザプログラムモードにおいても使
用できる。このため、本発明では、フラッシュＥＥＰＲ
ＯＭの消去、書込手順をＲＡＭ等に用意する必要がなく
なると共に、ソフトウェアの変更等に柔軟に対処できる
と言う利点がある。
【図１】本発明の一実施の形態に係るマイクロコンピュ
ータを説明するためのブロック図である。
ータを説明するためのブロック図である。
【図２】図１に示されたマイクロコンピュータの一部を
より詳細に説明するためのブロック図である。
より詳細に説明するためのブロック図である。
１０ マイクロコンピュ
ータ １１ ＣＰＵ １２ ＲＯＭ １３ ＲＡＭ １４ シリアルインター
フェース １５ フラッシュＥＥＰ
ＲＯＭ １６ スイッチ部 １８ 外部ホストデバイ
ス ２１ 専用レジスタ ２２ ラッチ回路 ２３ ＯＲ回路 ２４ インバータ
ータ １１ ＣＰＵ １２ ＲＯＭ １３ ＲＡＭ １４ シリアルインター
フェース １５ フラッシュＥＥＰ
ＲＯＭ １６ スイッチ部 １８ 外部ホストデバイ
ス ２１ 専用レジスタ ２２ ラッチ回路 ２３ ＯＲ回路 ２４ インバータ
Claims (6)
- 【請求項１】 消去及び書換可能なＥＥＰＲＯＭ、ＥＥ
ＰＲＯＭの消去、書込手順を示すプログラムを格納した
Ｒ０Ｍ、及び、ＣＰＵとを備えたマイクロコンピュータ
の書換方法において、ＲＯＭに書き込まれた前記プログ
ラムをＣＰＵによって実行する第１のモードと、前記Ｒ
ＯＭに格納されたプログラム以外の情報にしたがってＣ
ＰＵが動作する第２のモードとの切換手段を設け、該切
換手段により第１のモードを選択し、フラッシュＥＥＰ
ＲＯＭに予め書き込まれた通信制御プログラムによりフ
ラッシュＥＥＰＲＯＭの書換データを外部から入力し、
ライトバッファに格納した後、前記ＣＰＵからの命令に
応じて、前記切換手段により第２のモードに切り換え、
ＥＥＰＲＯＭの書換に関連する情報を一時的に格納する
ライトバッファ内の情報にしたがって、前記フラッシュ
ＥＥＰＲＯＭを書き換えることを特徴とするＥＥＰＲＯ
Ｍを有するマイクロコンピュータの書換方法。 - 【請求項２】 消去及び書換可能なＥＥＰＲＯＭ、Ｒ０
Ｍ、及び、ＣＰＵとを備え、前記ＲＯＭに書き込まれた
前記プログラムを前記ＣＰＵが実行して、ＥＥＰＲＯＭ
の消去、書換を行う第１のモードと、前記ＲＯＭに格納
されたプログラム以外の情報にしたがって前記ＣＰＵが
動作する第２のモードとを備えたマイクロコンピュータ
であって、前記第１及び第２のモードを指示する信号を
ＣＰＵから受けて第１及び第２のモードの切換えを行う
切換手段を有すると共に、前記ＲＯＭはＥＥＰＲＯＭの
消去、書込手順プログラムを格納しており、且つ、第２
のモードの際、前記ＲＯＭに格納されたプログラム以外
の情報として、ＥＥＰＲＯＭの書換に関連する情報を一
時的に格納するライトバッファが設けられており、前記
ＣＰＵによって前記第１及び第２のモードを切り換え、
これに応じて、前記ＲＯＭと前記ＥＥＰＲＯＭとの切り
換えを行うことを特徴とするマイクロコンピュータ。 - 【請求項３】 ライトバッファはＲＡＭの一部であるこ
とを特徴とする請求項２記載のマイクロコンピュータ。 - 【請求項４】 第１のモードと第２のモードを交互に切
り換え、ライトバッファより大きな領域のフラッシュＥ
ＥＰＲＯＭを書き換えることを特徴とする請求項２記載
のマイクロコンピュータ。 - 【請求項５】 第１のモードでは、フラッシュＥＥＰＲ
ＯＭは周辺回路としてＣＰＵからアクセスできることを
特徴とする請求項２記載のマイクロコンピュータ。 - 【請求項６】 消去及び書換可能なＥＥＰＲＯＭ、前記
ＥＥＰＲＯＭの消去、書換手順を格納したＲ０Ｍ、及
び、ＣＰＵとを備え、前記ＥＥＰＲＯＭに専用プログラ
ムを書き込むための専用プログラムモードと、前記ＥＥ
ＰＲＯＭに一旦プログラムを書き込んだ後、再度、前記
ＥＥＰＲＯＭの内容を修正するユーザプログラムモード
とにより動作するマイクロコンピュータにおいて、前記
ＲＯＭには、前記専用プログラムモードと前記ユーザプ
ログラムモードとにおいて、共通に使用される前記ＥＥ
ＰＲＯＭの消去、書換手順が格納されていることを特徴
とするマイクロコンピュータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20582796A JPH1050086A (ja) | 1996-08-05 | 1996-08-05 | Ｅｅｐｒｏｍを有するマイクロコンピュータ及びその書換方法 |
| DE1997133894 DE19733894A1 (de) | 1996-08-05 | 1997-08-05 | Microcomputer mit einem Eeprom und Verfahren zum Wiederbeschreiben |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20582796A JPH1050086A (ja) | 1996-08-05 | 1996-08-05 | Ｅｅｐｒｏｍを有するマイクロコンピュータ及びその書換方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1050086A true JPH1050086A (ja) | 1998-02-20 |
Family
ID=16513374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20582796A Pending JPH1050086A (ja) | 1996-08-05 | 1996-08-05 | Ｅｅｐｒｏｍを有するマイクロコンピュータ及びその書換方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH1050086A (ja) |
| DE (1) | DE19733894A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6378034B1 (en) | 1998-10-09 | 2002-04-23 | Nec Corporation | Microcomputer with flash EEPROM having automatic communication mode determining function |
| JP2011118636A (ja) * | 2009-12-02 | 2011-06-16 | Renesas Electronics Corp | 半導体装置、マイクロコンピュータの制御方法 |
-
1996
- 1996-08-05 JP JP20582796A patent/JPH1050086A/ja active Pending
-
1997
- 1997-08-05 DE DE1997133894 patent/DE19733894A1/de not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6378034B1 (en) | 1998-10-09 | 2002-04-23 | Nec Corporation | Microcomputer with flash EEPROM having automatic communication mode determining function |
| JP2011118636A (ja) * | 2009-12-02 | 2011-06-16 | Renesas Electronics Corp | 半導体装置、マイクロコンピュータの制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19733894A1 (de) | 1998-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100415371B1 (ko) | 컴퓨터 | |
| JPH08255084A (ja) | Ｅｅｐｒｏｍのアップグレード方法 | |
| JP3773607B2 (ja) | フラッシュｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| JP3173407B2 (ja) | フラッシュｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| KR20060002664A (ko) | 내장 시스템의 메모리 어드레스의 매핑을 제어하는 장치와방법 | |
| KR100223844B1 (ko) | 옵션 자동 설정 회로 | |
| US6148362A (en) | Microcomputer using nonvolatile semiconductor memory to store user code/data | |
| JP4840553B2 (ja) | 無線通信機と、そのブートプログラム書き換え方法及びプログラム | |
| JPH1050086A (ja) | Ｅｅｐｒｏｍを有するマイクロコンピュータ及びその書換方法 | |
| JPH0869376A (ja) | Ｂｉｏｓの書き換え制御回路 | |
| JP2000293376A (ja) | ブートプログラムの切替回路及び切替方法 | |
| JPH08305561A (ja) | ファームウエアダウンロード方法とその装置 | |
| JPH11184724A (ja) | インサーキットエミュレータ及び半導体集積回路 | |
| JP2853593B2 (ja) | ダウンロード装置 | |
| CN117573175B (zh) | 不复位控制芯片的固件实时更新方法、系统及存储介质 | |
| KR20000033437A (ko) | 부트스트랩로더 기능 구현 장치 | |
| JP2928216B1 (ja) | 半導体集積回路 | |
| JPH1055278A (ja) | メモリ混載マイコン | |
| JPH05143315A (ja) | フアームウエアのバージヨンアツプ方法 | |
| JP2002140205A (ja) | データ処理装置およびデータ処理装置のブート処理方法 | |
| JP3481666B2 (ja) | プロセッサのメモリアクセス制御方法及び装置 | |
| JPH10207705A (ja) | 半導体記憶装置及びマイクロコンピュータ | |
| JPH11353170A (ja) | フラッシュメモリ制御装置およびフラッシュメモリ制御装置のメモリアクセス方法 | |
| JP2000250747A (ja) | マイクロコンピュータのプログラム書き換え方法とマイクロコンピュータとそれを用いたオーディオ装置 | |
| JP2002268891A (ja) | 装置コントローラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010718 |