JP2011118636A - 半導体装置、マイクロコンピュータの制御方法 - Google Patents

半導体装置、マイクロコンピュータの制御方法 Download PDF

Info

Publication number
JP2011118636A
JP2011118636A JP2009274986A JP2009274986A JP2011118636A JP 2011118636 A JP2011118636 A JP 2011118636A JP 2009274986 A JP2009274986 A JP 2009274986A JP 2009274986 A JP2009274986 A JP 2009274986A JP 2011118636 A JP2011118636 A JP 2011118636A
Authority
JP
Japan
Prior art keywords
microcomputer
mode
usb
user program
user
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009274986A
Other languages
English (en)
Inventor
Kei Kubota
圭 窪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009274986A priority Critical patent/JP2011118636A/ja
Publication of JP2011118636A publication Critical patent/JP2011118636A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】信頼性の高い統計多重制御が可能な統計多重装置を提供する
【解決手段】本発明によるマイクロコンピュータ10は、ステータスレジスタ5に設定された状態フラグ102に応じて、ユーザモードとプログラミングモードの一方を選択し、ユーザモードが選択された場合、不揮発性メモリ2内のユーザプログラムを実行し、プログラミングモードが選択された場合、不揮発性メモリ2へのユーザプログラムの書き込み又は消去を制御する書き込み用ファームウェア3を実行する。
【選択図】図2

Description

本発明は、半導体装置、及びマイクロコンピュータの制御方法に関し、特に不揮発性メモリを搭載したマイクロコンピュータ、及びその制御方法に関する。
現在、家電製品や通信機器、あるいは自動車や産業用ロボット等、電子制御を必要とする製品の大部分は、マイクロコンピュータ、所謂マイコンを内蔵している。マイコンに搭載された不揮発性メモリ(例示:フラッシュメモリ)には、マイコンの用途に応じたプログラム(ユーザプログラム)が記録される。これにより、製品用途や性能に応じたマイコンを同一のハードウェアで実現することができる。又、ユーザプログラムに不具合が生じた場合や、アップグレードが必要になった場合等、フラッシュメモリ内のユーザプログラムを書き換えることで、製品の不具合解消やアップグレードが可能となる。
マイコン内のフラッシュメモリにユーザプログラムを書き込む場合、マイコンをプログラムの書き込みモードに設定する必要がある。この際、予めフラッシュメモリ内にユーザプログラムが格納されているときは、フラッシュメモリ内のユーザプログラムを使用するユーザモードか、これを書き換え又は消去するプログラミングモードの一方を選択する必要がある。
例えば、ユーザモードとプログラミングモードを切り替えるため、切り替え用の制御信号が入力される専用端子をマイコン(マイコンが搭載されるマザーボード)に搭載することが考えられる。
通常、生産ラインで用いられるフラッシュライタはシリアルインタフェースが採用されており、マイコン(マザーボード)との間でシリアル通信が行われる。この場合、UART(Universal Asynchronous Receiver Transmitter)やCSI(Common System Interface)を用いることになるが、UARTやCSIはコネクタに規格がなく、モード切替用の専用端子を増設でき、フラッシュライタ側から、制御信号によるモード切替が可能となる。
一方、シリアルインタフェースとして近年注目されている規格として、USB(Universal Serial Bus)が広く普及している。USBインタフェースのようにコネクタが規格化されている通信においては、通信ライン(電源ライン×2、データライン×2)以外に信号線を持つことができない。このため、USBを介してマイコン内のフラッシュメモリにプログラムを書き込む場合、上述のような専用端子の状態(信号レベル)を切り替えるための構成(例えばジャンパスイッチ)を用意する必要がある。しかし、この方法を採用した場合、モード変更用のスイッチを制御する工程が必要となり、生産ラインにおける生産効率が低下してしまう。
このような問題を回避するため、専用端子を利用せずに、ソフトウェアによってモードの切り替えを行う技術が知られている。例えば、特開2002−149625には、マイコンのリセットに応じて起動する書き込み専用プログラムによってUSBを介したフラッシュメモリへの書き込みを実行するマイコンが記載されている(特許文献1参照)。
特開2002−149625
図1は、特許文献1に記載のマイコンに対するユーザプログラムの書き込み制御動作を示すフロー図である。図1を参照して、ソフトウェアによってモード切替が行われる従来技術によるマイコンの動作を説明する。先ず、パーソナルコンピュータとマイコンがUSBケーブルによって接続される。マイコンにUSBケーブルが接続されることで、マイコンに電源が供給されるとともにパワーオンリセットされる(ステップS201)。パワーオンリセットに応じて書き込み制御プログラムが開始する(ステップS202)。
書き込み制御プログラムの起動後、マイコンは、フラッシュメモリ内にユーザプログラムが格納されているか否かを判定する(ステップS203)。ここで、フラッシュメモリ内にユーザプログラムが書き込まれていない場合、プログラミング処理に移行し、USBを介してユーザプログラムがフラッシュメモリに書き込まれる(ステップS203書き込み無、S204、S205)。
詳細には、プログラミングモードに移行すると、エミュレーションによってパーソナルコンピュータの初期化とマイコンに対するアドレスの割り当てが行われる(ステップS204)。マイコンは書き込み制御プログラムを実行することで、パーソナルコンピュータから送信されたUSBパケット内のアドレスと自身に割り当てられたアドレスとを照合し、パーソナルコンピュータからプログラムデータを読み出す(ステップS205)。
マイコンは、パーソナルコンピュータから読み出したプログラムデータをフラッシュメモリに書き込み、その後、当該プログラムを実行する(ステップS206)。プログラムの実行後は、プログラムの書き込みエラーに対応するため再ロードするか否かの判定が行われる(ステップS207)。
一方、ユーザプログラムがフラッシュメモリに格納されていると判定されると、マイコンは、書き込み処理を行うことなく、ユーザプログラムを実行するユーザモードに移行する(ステップS203書き込み有、S206)。これにより、特許文献1に記載のマイコンは、フラッシュメモリ内にユーザプログラムが格納されている場合、不要な書き込み処理を省略することができる。
しかし、特許文献1の技術では、書き込み制御プログラムを実行することで、フラッシュメモリ内にユーザプログラムが記録されているか否かの判定を行っている。すなわち、特許文献1に記載のマイコンは、予めユーザプログラムがフラッシュメモリに格納された状態においてもパワーオンリセットに応じて必ず書き込み制御プログラムが起動し、フラッシュメモリの状態判定処理が行われる。このため、特許文献1の技術でも、パワーオンリセットから直ぐにユーザプログラムの実行(システムの起動)が、できないという問題がある。
上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、[特許請求の範囲]の記載と[発明を実施するための形態]の記載との対応関係を明らかにするために、[発明を実施するための形態]で使用される番号・符号が付加されている。ただし、付加された番号・符号は、[特許請求の範囲]に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。
本発明によるマイクロコンピュータ(10)は、不揮発性メモリ(2)と、ステータスレジスタ(5)と、モード切替回路(4)と、演算処理装置(1)とを具備する。ステータスレジスタ(5)には、不揮発性メモリ(2)における所定の領域にユーザプログラムが書き込まれているか否かを示す状態フラグ(102)が設定される。モード切替回路(4)は、ステータスレジスタ(5)に設定された状態フラグ(102)に応じて、ユーザモードとプログラミングモードの一方を選択する。演算処理装置(1)は、モード切替回路(4)によってユーザモードが選択された場合、不揮発性メモリ(2)内のユーザプログラムを実行し、モード切替回路(4)によってプログラミングモードが選択された場合、不揮発性メモリ(2)へのユーザプログラムの書き込み又は消去を制御する書き込み用ファームウェア(3)を実行する。
本発明によるマイクロコンピュータの制御方法は、マイクロコンピュータ(10)に搭載された不揮発性メモリ(2)にユーザプログラムが書き込まれているか否かを示す状態フラグ(102)に応じて、ユーザモードとプログラミングモードの一方を選択するステップと、選択するステップにおいて、ユーザモードが選択された場合、不揮発性メモリ(2)内のユーザプログラムを実行ステップと、選択するステップにおいて、プログラミングモードが選択された場合、不揮発性メモリ(2)に対するユーザプログラムの書き込み又は消去を制御するステップとを具備する。
本発明では、ステータスレジスタに設定された状態フラグ(102)を利用して、フラッシュメモリ(2)内のユーザプログラムの有無を確認している。このため、書き込み制御用プログラムを起動することなくユーザモードとプログラミングモードの一方を選択し、適切なプログラムを起動することが可能となる。例えば、状態フラグを確認することで、書き込み制御用プログラムを起動せずに、ユーザプログラムを実行することが可能となる。
従って、本発明によれば、マイクロコンピュータに対する電源投入からシステム起動(ユーザプログラムの実行)までの時間を短縮することができる。
図1は、従来技術によるマイクロコンピュータに対するユーザプログラムの書き込み制御動作を示すフロー図である。 図2は、本発明によるマイクロコンピュータの実施の形態における構成を示す図である。 図3は、本発明に係るモード切替回路の構成の一例を示す図である。 図4は、本発明に係るモード切替回路において設定されるモードを示す表である。 図5は、本発明によるマイクロコンピュータの起動時における制御動作を示すフロー図である。
以下、添付図面を参照しながら本発明の実施の形態を説明する。図面において同一、又は類似の参照符号は、同一、類似、又は等価な構成要素を示す。
(マイクロコンピュータの構成)
図2から図4を参照して、本発明によるマイクロコンピュータ10(以下、マイコン10と称す)の実施の形態における構成を説明する。図2は、本発明によるマイコンの実施の形態における構成を示す図である。マイコン10は、演算処理装置1(以下、CPU1と称す)、不揮発性メモリ(例示:フラッシュメモリ、以下、フラッシュメモリ2と称す)、フラッシュ書き込み用ファームウェア3(以下、書き込み用ファームウェア3と称す)、USBインタフェース6、USB以外の規格の通信インタフェース7(以下、通信インタフェース7と称す)を具備する。
CPU1は、フラッシュメモリ2内に格納されたユーザプログラムや、書き込み用ファームウェア3を実行することで、マイコンの動作を制御する。本発明によるCPU1は、モード切替回路4とステータスレジスタ5を備える。CPU1は、モード切替回路4によって選択されたモードに応じて実行するプログラムを決定する。例えば、モード切替回路4によってユーザモードが選択されている場合、CPU1は、フラッシュメモリ2の所定の領域にアクセスし、当該領域に格納されているユーザプログラムを実行する。あるいは、プログラミングモードが選択されている場合、CPU1は、書き込み用ファームウェア3を実行し、USBインタフェース6又は通信インタフェース7を介して送信されるユーザプログラムをフラッシュメモリ2に書き込む。
書き込み用ファームウェア3は、USBインタフェース6や通信インタフェース7を介して外部装置から入力されるユーザプログラムをフラッシュメモリ2に書き込むためのプログラムである。CPU1は書き込み用ファームウェア3を実行することで、フラッシュメモリ2に対するユーザプログラムの書き込み、更新、消去等を実行する。書き込み用ファームウェア3は、製品出荷後、ユーザによって書換えられることのないように、書換え不能なマスクROM等に記録されることが好ましい。ただし、書き込み用ファームウェア3は、フラッシュメモリ2のユーザプログラムが記録される領域と異なる領域に記録されていても構わない。
モード切替回路4が選択するプログラミングモードは、USBインタフェース6を利用したプログラミングモード(以下、プログラミングモード(USB)と称す)と、他の通信インタフェース7を利用したプログラミングモード(以下、プログラミングモード(他)と称す)を有する。このため、利用するインタフェース毎に書き込み用ファームウェア3が用意されることが好ましい。
フラッシュメモリ2は、マイコン10の動作を制御するためのユーザプログラムを格納するための領域を有する。CPU1(図示しない演算部)は、この領域にプログラムを書き込むと(書き込みが完了すると)、ステータスレジスタ5に、プログラムの書き込みを示す状態フラグ(例えば“1”)を設定する。又、ユーザプログラムが書き込まれていない場合、ステータスレジスタ5には、ユーザプログラムが格納されていないことを示す状態フラグ(例えば“0”)が設定される。
本実施の形態におけるマイコン10は、USBインタフェース6と他の通信規格による通信インタフェース7といった複数の通信規格のインタフェースを具備する。それぞれのインタフェースは、自身に接続する外部装置とCPU1との間の通信を制御する。USBインタフェース6は、USBデバイス(ここでは、フラッシュライタ20)が接続可能な端子11〜13を備える。詳細には、端子11は、マイコン10における外部割り込み端子の機能を有するとともに、フラッシュライタ20のVBUS信号用端子に接続される。マイコン10は、端子11に入出力されるVBUS信号101により、USBデバイスの接続又は切断を認識することができる。又、端子11に入力されたVBUS信号101は、割り込み信号としてモード切替回路4に入力される。例えば、マイコン10にUSBデバイスが接続されている場合、VBUS信号101の論理値は“1”となり、USBデバイスとの接続が切断された場合、その論理値は“0”となる。端子12、13は、フラッシュライタ20のデータ信号D+、D−用端子に接続される。CPU1は、端子12、13を介してUSBデバイス(フラッシュライタ20)との間のデータの送受信を行う。USBインタフェース6には、この他、電源端子やGND端子があるが、本説明では省略する。
通信インタフェース7は、USB以外の規格によるインタフェースであり、LANインタフェースやUSB以外のシリアルインタフェースが例示される。
USBデバイスであるフラッシュライタ20は、図示しない記憶装置内に、フラッシュメモリ2に記録すべきユーザプログラムや、ユーザプログラムの更新データ、あるいはパッチ等を保持している。マイコン10は、書き込み用ファームウェア3を実行することで、自身に接続するフラッシュライタ20からユーザプログラムや更新データ等を読み出し、フラッシュメモリ2に書き込む。
モード切替回路4は、VBUS信号101とステータスレジスタ5の状態フラグ102のそれぞれが示す論理値に応じて、CPU1の起動プログラムを決定するためのモードを決定する。モード切替回路4は、VBUS信号101と状態フラグ102の論理演算結果に基づいてモードを選択する。図3及び図4を参照して、モード切替回路4におけるモード切替処理の詳細を説明する。
図3は、モード切替回路4の構成の一例を示す図である。モード切替回路4はモード信号生成回路40を備える。モード信号生成回路40は、VBUS信号101、状態値102のそれぞれの論理値に応じた値のモード信号200をシステムクロックCLKに同期してCPU1の演算部(図示なし)に出力する。図示しない演算部は、モード信号200に応じて実行するプログラムを選択する。
図4は、モード切替回路によって設定されるモードを示す表である。図4を参照して、状態値102が“1”の場合、すなわち、フラッシュメモリ2にユーザプログラムが書き込まれた状態である場合、ユーザモードを示すモード信号200が出力される。状態値102が“0”の場合、すなわちフラッシュメモリ2にユーザプログラムが書き込まれていない場合、プログラミングモードを示すモード信号200が出力される。ただし、VBUS信号101が“0”の場合、すなわち、USBデバイスがマイコン10に接続されていない場合、プログラミングモード(他)を示すモード信号200が出力される。又、VBUS信号101が“1”の場合、すなわち、USBデバイスがマイコン10に接続されている場合、プログラミングモード(USB)を示すモード信号200が出力される。
図2及び図3に示す一例では、モード切替回路4は、CPU1内に組み込まれている。この場合、CPU1は、VBUS信号101と状態フラグ102のそれぞれの論理値の組み合わせに応じたモードに設定される。CPU1は、状態フラグ102やVBUS信号102の変化に応じてモードを切り替えることが可能となる。このため、従来技術のように書き込み用プログラムを実行することなく、適切なプログラムを選択して起動することができる。
次に、図5を参照して、本発明によるフラッシュメモリへのプログラムの書き込み制御動作を説明する。図5は、本発明によるマイクロコンピュータの起動時における制御動作を示すフロー図である。
マイコン10に電源が投入された後、パワーオンリセットが解除されると、CPU1は、ステータスレジスタ5の状態フラグ102により書き込み状態を確認する(ステップS101、S102)。フラッシュメモリ2内にユーザプログラムが書き込み済みである場合、CPU1はユーザモードで起動する(ステップS102書き込み済、S103)。この際、CPU1は、フラッシュメモリ2内のユーザプログラムを起動及び実行する。
一方、ユーザプログラムが書き込まれていない場合、CPU1は、VBUS信号102の信号レベルによりUSBデバイスの接続確認を行う(ステップS102未書き込み、S104)。USBデバイスが接続されている場合、プログラミングモード(USB)で起動する。ここでは、CPU1は、USBを利用して書き込みを行うための書き込み用ファームウェア3を起動及び実行する(ステップS104接続、S105)。例えば、CPU1は書き込み用ファームウェア3を実行することで、USBを利用して接続中のフラッシュライタ20からユーザプログラムデータを読み出し、フラッシュメモリ2の所定の領域に書き込む。プログラムデータの読み出し及び書き込み処理は、従来技術と同様に行われるため、ここでは詳細な説明は省略する。
ステップS104において、USBデバイスがマイコン10に未接続である場合、CPU1はUSBと異なる通信規格を利用した書き込み用ファームウェア3を起動及び実行する(ステップS104未接続、S106)。この際、既存の製品と同様に、他の通信規格を利用したフラッシュライタとマイコン10は、モードを特定する端子を介して接続されていることが好ましい。マイコン10は、このモード特定端子を介して起動する書き込み用ファームウェアを特定し、プログラムデータの書き込み処理を実行する。
以上のように、本発明では、従来、書き込み制御プログラムでモード判定していた処理を、ハードウェアを利用したモード切替回路4によって実現している。このため、フラッシュメモリ2にユーザプログラムが格納されている場合、パワーオンリセット後、書き込み用ファームウェア3を起動することなくユーザモードに移行することが可能となる。従って、本発明によれば、マイコン10に対する電源投入からユーザモードの起動までの時間を従来よりも短縮することができる。
又、本発明では、USBを利用してデータの書き込みを行うか否かの判定を、VSUB信号101を用いて行っている。すなわち、USB規格で規定された端子を利用して、USBを利用したデータの書き込みと他の通信規格を利用した書き込みを区別している。このため、本発明によれば、書き込み用ファームウェアを選択する際、USBと他の通信規格を区別するための専用端子を必要としない。更に、本発明によればモード切替用の専用端子や外部スイッチを用意することなく、ユーザモードとプログラミングモードを切り替えることができる。
本発明によれば、マイコン10にUSBケーブルを介してフラッシュライタ20を接続するだけで、CPU1は自動的にモードを判定し、適切なプログラムを選択して実行することができる。このため、マイコン10を搭載した製品を量産する際における書き込み効率が向上する。例えば、大量のフラッシュ内蔵マイコンを迅速にプログラムすることが望まれるケース(例えば、マイコンが搭載されたセット機器の量産ライン)において、プログラミング時間を大きく短縮することができる。
以上、本発明の実施の形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。ステータスレジスタ5への状態フラグ102の設定(変更)は、CPU1内の演算部又は外部装置からのコマンドに応じて任意に行われてもよい。例えば、フラッシュメモリ2にユーザプログラムが書き込まれた状態であっても、状態フラグ102を“0”に設定することで、モード切替回路4は、プログラミングモードを選択し、ユーザプログラミングの書換え又は消去が可能になる。これにより、フラッシュメモリ2に格納済みのユーザプログラムの更新や補修が可能となる。
又、モード切替回路4やステータスレジスタ5は、CPU1の外部に設けられても良い。この場合、モード信号200は、バスを介してCPU1に入力される。
1:演算処理装置(CPU)
2:不揮発性メモリ(フラッシュメモリ)
3:フラッシュ書き込み用ファームウェア
4:モード切替回路
5:ステータスレジスタ
6:USBインタフェース
7:通信インタフェース
20:フラッシュライタ
101:VBUS信号
102:状態フラグ(状態値)

Claims (11)

  1. 不揮発性メモリと、
    前記不揮発性メモリにおける所定の領域にユーザプログラムが書き込まれているか否かを示す状態フラグが設定されるステータスレジスタと、
    ステータスレジスタに設定された状態フラグに応じて、ユーザモードとプログラミングモードの一方を選択するモード切替回路と、
    前記モード切替回路によって前記ユーザモードが選択された場合、前記不揮発性メモリ内のユーザプログラムを実行し、前記モード切替回路によって前記プログラミングモードが選択された場合、前記不揮発性メモリに対するユーザプログラムの書き込み又は消去を制御する書き込み用ファームウェアを実行する演算処理装置と
    を具備する
    マイクロコンピュータ。
  2. 請求項1に記載のマイクロコンピュータにおいて、
    USB(Universal Serial Bus)インタフェースを更に具備し、
    前記モード切替回路は、前記USBインタフェースにUSBデバイスが接続されたか否かを示すVBUS信号の論理値と、前記ステータスレジスタに設定された状態フラグの論理値との論理演算結果に応じて前記ユーザモードと前記プログラミングモードの一方を選択する
    マイクロコンピュータ。
  3. 請求項2に記載のマイクロコンピュータにおいて、
    前記USBインタフェースにUSBデバイスが接続された場合、前記演算処理装置は、前記USBインタフェースを介して送信されるユーザプログラムを前記不揮発性メモリに書き込む
    マイクロコンピュータ。
  4. 請求項2に記載のマイクロコンピュータにおいて、
    前記USBと異なる規格の通信インタフェースを更に具備し、
    前記USBインタフェースにUSBデバイスが接続されていない場合、前記演算処理装置は、前記通信インタフェースを介して送信されるユーザプログラムを前記不揮発性メモリに書き込む
    マイクロコンピュータ。
  5. 請求項1から4のいずれか1項に記載のマイクロコンピュータにおいて、
    前記ステータスレジスタの状態フラグは、外部装置からのコマンドに応じて変更される
    マイクロコンピュータ。
  6. 請求項1から5のいずれか1項に記載のマイクロコンピュータにおいて、
    前記ステータスレジスタ及び前記モード切替回路は、前記演算処理装置に設けられる
    マイクロコンピュータ。
  7. マイクロコンピュータに搭載された不揮発性メモリにユーザプログラムが書き込まれているか否かを示す状態フラグに応じて、ユーザモードとプログラミングモードの一方を選択するステップと、
    前記選択するステップにおいて、前記ユーザモードが選択された場合、前記不揮発性メモリ内のユーザプログラムを実行ステップと、
    前記選択するステップにおいて、前記プログラミングモードが選択された場合、前記不揮発性メモリに対するユーザプログラムの書き込み又は消去を制御するステップと
    を具備する
    マイクロコンピュータの制御方法。
  8. 請求項7に記載のマイクロコンピュータの制御方法において、
    前記選択するステップは、USB(Universal Serial Bus)インタフェースにUSBデバイスが接続されたか否かを示すVBUS信号の論理値と、前記ステータスレジスタに設定された状態フラグの論理値との論理演算結果に応じて前記ユーザモードと前記プログラミングモードの一方を選択するステップを備える
    マイクロコンピュータの制御方法。
  9. 請求項8に記載のマイクロコンピュータの制御方法において、
    前記USBインタフェースにUSBデバイスが接続された場合、前記USBインタフェースを介して送信されるユーザプログラムを前記不揮発性メモリに書き込む
    マイクロコンピュータの制御方法。
  10. 請求項8に記載のマイクロコンピュータの制御方法において、
    前記USBインタフェースにUSBデバイスが接続されていない場合、USBと異なる規格の通信インタフェースを介して送信されるユーザプログラムを前記不揮発性メモリに書き込む
    マイクロコンピュータの制御方法。
  11. 請求項7から10のいずれか1項に記載のマイクロコンピュータの制御方法において、
    前記ステータスレジスタの状態フラグは、外部装置からのコマンドに応じて変更される
    マイクロコンピュータの制御方法。
JP2009274986A 2009-12-02 2009-12-02 半導体装置、マイクロコンピュータの制御方法 Pending JP2011118636A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009274986A JP2011118636A (ja) 2009-12-02 2009-12-02 半導体装置、マイクロコンピュータの制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009274986A JP2011118636A (ja) 2009-12-02 2009-12-02 半導体装置、マイクロコンピュータの制御方法

Publications (1)

Publication Number Publication Date
JP2011118636A true JP2011118636A (ja) 2011-06-16

Family

ID=44283887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009274986A Pending JP2011118636A (ja) 2009-12-02 2009-12-02 半導体装置、マイクロコンピュータの制御方法

Country Status (1)

Country Link
JP (1) JP2011118636A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06324857A (ja) * 1993-05-13 1994-11-25 Toshiba Corp コンピュータシステム
JPH1050086A (ja) * 1996-08-05 1998-02-20 Nec Corp Eepromを有するマイクロコンピュータ及びその書換方法
WO1999001824A1 (fr) * 1997-07-03 1999-01-14 Seiko Epson Corporation Memoire non volatile programmable et micro-ordinateur l'utilisant
JP2002222024A (ja) * 2000-11-10 2002-08-09 Sanyo Electric Co Ltd マイクロコンピュータ
JP2005182418A (ja) * 2003-12-18 2005-07-07 Murata Mach Ltd 画像形成装置
JP2005215893A (ja) * 2004-01-28 2005-08-11 Canon Inc 電子機器及びその制御方法
JP2007316687A (ja) * 2006-05-23 2007-12-06 D & M Holdings Inc 電子機器、プログラム書き換え方法及びプログラム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06324857A (ja) * 1993-05-13 1994-11-25 Toshiba Corp コンピュータシステム
JPH1050086A (ja) * 1996-08-05 1998-02-20 Nec Corp Eepromを有するマイクロコンピュータ及びその書換方法
WO1999001824A1 (fr) * 1997-07-03 1999-01-14 Seiko Epson Corporation Memoire non volatile programmable et micro-ordinateur l'utilisant
JP2002222024A (ja) * 2000-11-10 2002-08-09 Sanyo Electric Co Ltd マイクロコンピュータ
JP2005182418A (ja) * 2003-12-18 2005-07-07 Murata Mach Ltd 画像形成装置
JP2005215893A (ja) * 2004-01-28 2005-08-11 Canon Inc 電子機器及びその制御方法
JP2007316687A (ja) * 2006-05-23 2007-12-06 D & M Holdings Inc 電子機器、プログラム書き換え方法及びプログラム

Similar Documents

Publication Publication Date Title
AU2013407292B2 (en) Devices, updaters, methods for controlling a device, and methods for controlling an updater
TWI722269B (zh) 韌體更新方法及使用此方法的電子裝置
US7856614B2 (en) Programmable system-on-chip apparatus and method for updating firmware
CN102609286A (zh) 一种基于处理器控制的fpga配置程序远程更新系统及其方法
CN105718281A (zh) 一种触摸屏固件升级方法及装置
JPWO2008117520A1 (ja) メモリコントローラ、不揮発性メモリシステムおよびホスト装置
CN112947977A (zh) 一种软件在线升级方法及系统
WO2013051324A1 (ja) 電子機器
CN109766113B (zh) 一种固态硬盘控制器的固件更新方法及装置
CN102043638A (zh) 计算机系统以及计算机启动设定方法
US8335871B2 (en) Memory system and method of driving the same
JP2013156929A (ja) 記憶装置とその制御方法
JP2008158991A (ja) Nand型フラッシュメモリの制御システム
US20110268256A1 (en) Communication Apparatus, Programmable Device Incorporated in the Apparatus, and Method of Controlling Program Writing of the Device
JP2012118904A (ja) 情報処理装置
JP2011118636A (ja) 半導体装置、マイクロコンピュータの制御方法
JP2012022479A (ja) マイクロコントローラ及びその制御方法
CN105825898A (zh) 动态存储器测试装置及其测试方法
US9632805B2 (en) Data storage device and error correction method thereof
JP2013186634A (ja) 情報処理装置
US20140375433A1 (en) Electronic apparatus and control method thereof
JP2005537575A (ja) プログラム可能なシステムの初期化方法
JP2019160204A (ja) 制御装置、画像形成装置および回路装置
JP2011108161A (ja) 情報処理装置
JP2009093270A (ja) コンピュータシステム及びその起動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130925

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140204