JP2002222024A

JP2002222024A - マイクロコンピュータ

Info

Publication number: JP2002222024A
Application number: JP2001326368A
Authority: JP
Inventors: Hideo Kondo; 英雄近藤
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2000-11-10
Filing date: 2001-10-24
Publication date: 2002-08-09

Abstract

(57)【要約】【課題】バスリセット信号の発行後直ちに通信データを
送出した場合であっても、確実に通信データを受信する
ことができるマイクロコンピュータを提供する。【解決手段】ＵＳＢ信号線が接続される端子と兼用され
た出力端子Ｐ１と、ＵＳＢ信号線からの電源供給を受け
てリセット信号RESを発生するパワーオンリセット回路
８０と、リセット信号RESに応じて直ちに発振を開始す
るＲＣ発振器８１とを設ける。ＲＣ発振器８１の出力を
システムクロック用としてマイクロコンピュータを動作
させ、出力端子Ｐ１のレベル設定を行うことにより、Ｕ
ＳＢインターフェース回路３０がホストからのバスリセ
ット信号に応答することが可能になるまでの期間、ＵＳ
Ｂ信号線１１０，１１１を非接続状態のレベルに強制設
定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＵＳＢ信号線を介
してホストとマイクロコンピュータ間のデータ送受信の
インターフェイスを行うＵＳＢインターフェース回路を
備えたマイクロコンピュータに関する。

【０００２】

【従来の技術】近年、パーソナルコンピュータ等におい
て、周辺デバイスの拡張性の自由度を高めるために、Ｕ
ＳＢ（Universal Serial Bus）のサポートが始められて
いる。ＵＳＢはユーザの利便性を考慮して考案されたシ
リアルインターフェイス規格であって、キーボード、マ
ウス、カメラ、プリンタ、スキャナー、スピーカ等の様
々な周辺デバイスとパーソナルコンピュータ等との通信
に共通に使用できる。

【０００３】図４はＵＳＢを利用したパーソナルコンピ
ュータと周辺デバイスとの接続構成例を示す図である。
上位のパーソナルコンピュータ１００とハブ１０１との
間はＵＳＢケーブルで接続され、さらにハブ１０１の下
位には周辺デバイス１０２〜１０５が接続され得る。そ
して、パーソナルコンピュータ１００によって周辺デバ
イス１０２〜１０５の管理が行われる仕組みになってい
る。このように、ＵＳＢは多重スター型のネットワーク
構造の双方向通信可能なシリアルバスといえる。

【０００４】ここで、ＵＳＢケーブルには４本の信号線
が含まれる。その内訳は電源用２本と、データ信号用２
本である。データ信号は基本的には差動信号（Ｄ⁺，Ｄ
^―）として扱われる。また、ＵＳＢを利用したデータ転
送は、転送単位がフレームという概念で時間分割され、
そのフレームを積み重ねていくことにより行う。

【０００５】１つのフレームはＳＯＦ（Start Of Fram
e）パケットにより開始する。そして、ホストのパーソ
ナルコンピュータは予めそのフレームの中にスケジュー
リングされたデータ転送要求トークン（キーボードやカ
メラからのデータ入力要求や、音声データの出力要求）
を順次送出することにより、複数の周辺デバイスとのデ
ータ転送を並行して行う。

【０００６】なお、ＵＳＢに関する技術文献として、例
えば「Interface」（１９９７年１月号）、特開平１１
−２０５４１２号公報等がある。

【０００７】

【発明が解決しようとする課題】デバイスがＵＳＢケー
ブルに接続されると、パーソナルコンピュータ１００は
データ信号線の状態変化（２本の信号線のうち一方がプ
ルダウン状態からプルアップ状態に変化する）を認識し
て、デバイスの電源投入を知る。そして、パーソナルコ
ンピュータ１００は、データ通信に先立って、バスリセ
ット信号を発行する。このバスリセット信号を受ける
と、デバイスは一定時間内に初期化を行っていた。

【０００８】しかしながら、かかる初期化には相当の時
間を要するので、バスリセット信号の発行後に送信され
てくる通信データをデバイス側で受信できないことがあ
った。特に、マイクロコンピュータの場合には、電源投
入によりパワーオンリセットによる初期化が行われる。
この初期化の過程で、ＵＳＢに対応した同期システムク
ロック作成用の水晶発振器の動作が安定するまでに相当
の時間を要する。

【０００９】ところが、パーソナルコンピュータ１００
がバスリセット信号を発行した直後に通信データを送出
して来た場合には、マイクロコンピュータ１００のシス
テムクロックが不安定であるために通信データを正常に
受信できない場合があった。

【００１０】本発明の目的とするところは、マイクロコ
ンピュータがＵＳＢケーブルに接続されたことをホスト
であるパーソナルコンピュータが知り、バスリセット信
号の発行後直ちに通信データを送出した場合であって
も、確実に通信データを受信することができる、ＵＳＢ
インターフェースを備えたマイクロコンピュータを提供
することである。

【００１１】

【課題を解決するための手段】本発明のマイクロコンピ
ュータは、ＵＳＢ信号線を介してホストとマイクロコン
ピュータ間のデータ送受信のインターフェイスを行うＵ
ＳＢインターフェース回路を備えたマイクロコンピュー
タにおいて、前記ＵＳＢインターフェース回路がホスト
からのバスリセット信号に応答することが可能になるま
での期間、前記ＵＳＢ信号線を非接続状態のレベルに設
定する状態設定手段を備えたことを特徴とする。

【００１２】これにより、マイクロコンピュータがＵＳ
Ｂ信号線に接続されたことをホストが知り、バスリセッ
ト信号の発行後直ちに通信データを送出した場合であっ
ても、確実に通信データを受信することができる、ま
た、前記状態設定手段は、前記ＵＳＢ信号線が接続され
る端子と兼用された出力端子と、前記ＵＳＢ信号線から
の電源供給を受けてリセット信号を発生するリセット信
号発生回路と、前記リセット信号に応じて直ちに発振を
開始する第１の発振器と、を備え、前記第１の発振器の
出力をシステムクロック用としてマイクロコンピュータ
を動作させ、前記出力端子のレベル設定を行うことによ
り、前記ＵＳＢ信号線を非接続状態のレベルに強制設定
することを特徴とする。

【００１３】かかる構成によれば、マイクロコンピュー
タの機能を利用してソフト的に状態設定を行うことがで
きるので特別なタイミング回路等が不要であるという利
点がある。また、前記ＵＳＢ信号線が接続される端子と
兼用された出力端子を有しているので、出力端子を有効
に活用できるという利点もある。

【００１４】また、前記リセット信号に応じて発振を開
始し、前記第１の発振器に比して発振周波数が安定で、
かつ発振開始時間が長い第２の発振器と、前記第１及び
第２の発振器の出力を選択してシステムクロック用とし
て出力する選択回路と、を備え、前記リセット信号に応
じて前記選択回路は第１の発振器の出力を選択すると共
に、前記第２の発振器の発振状態が安定化した後に、前
記第２の発振器の出力を選択することを特徴とする。

【００１５】かかる構成によれば、第２の発振器の発振
状態が安定化するまでは第１の発振器の出力をシステム
クロックとして利用してＵＳＢ信号線の状態設定を行
い、第２の発振器の発振状態が安定化した後は、ＵＳＢ
通信用のシステムクロックとして利用することができ
る。

【００１６】

【発明の実施の形態】次に、本発明の実施形態について
図面を参照しながら説明する。図１は本発明が適用され
るＵＳＢシステム全体の構成を示す図である。パーソナ
ルコンピュータ１００とマイクロコンピュータ１０内の
ＵＳＢインターフェース回路３０とはＵＳＢケーブルに
よって接続されるが、その間にハブ１０１が介在してい
る。１対のＵＳＢ信号線１１０，１１１はプルダウン抵
抗１１２，１１３によってプルダウンされている。

【００１７】ここで、ＵＳＢケーブルがコネクター（不
図示）を介してマイクロコンピュータ１０が搭載された
基板１１６に接続されると、例えば、一方のＵＳＢ信号
線（Ｄ⁺）が基板１１５に設けられたプルアップ抵抗１
１４を介して電源電位ＶDDにプルアップされると共に、
マイクロコンピュータ１０にはレギュレータ１１５を介
して所定の電源電位（例えば３．３Ｖ）が供給される。

【００１８】すると、パーソナルコンピュータ１００は
ＵＳＢ信号線１１１の状態がロウレベルからハイレベル
に変化したことを検知して、ＵＳＢケーブルがマイクロ
コンピュータ１０に接続されたことを知る。すなわち、
１対のＵＳＢ信号線１１０，１１１は通信データの伝送
路としてだけでなく、デバイスの接続状態をパーソナル
コンピュータ１００に知らせる。

【００１９】また、ＵＳＢ信号線１１０，１１１の状態
変化は同時にデバイスの種類をパーソナルコンピュータ
１００に知らせる。すなわち、ＵＳＢ信号線１１０がロ
ウレベルからハイレベルに変化した場合には高速のデバ
イスであり、ＵＳＢ信号線１１１がロウレベルからハイ
レベルに変化した場合には低速のデバイスである。

【００２０】ＵＳＢ信号線１１０の状態変化を検知した
パーソナルコンピュータ１００は、バスリセット信号を
送信してくる。一方、電源投入に応じてマイクロコンピ
ュータ１０は初期化を行っているが、バスリセット信号
の直後に通信データが送られてくる場合には、システム
クロックがいまだ不安定であるために通信データを正常
に受信できない。

【００２１】そこで、本発明はマイクロコンピュータ１
０にＵＳＢ信号線１１０，１１１を擬似的に非接続状態
のレベルに設定するようにした。すなわち、ＵＳＢ信号
線１１０，１１１がマイクロコンピュータ１０に接続さ
れているにもかかわらず、システムクロックが安定する
までの期間、ＵＳＢ信号線の状態変化が生じないように
設定したものである。

【００２２】以下、本発明の実施形態に係るマイクロコ
ンピュータの構成について詳細に説明する。図２は、本
発明の実施形態に係るマイクロコンピュータの構成を示
すブロック図である。マイクロコンピュータ１０は８ビ
ット構成として説明する。

【００２３】上述したように、マイクロコンピュータ１
０とパーソナルコンピュータ１００とは１対のＵＳＢ信
号線１１０，１１１によって接続される。そして、ＵＳ
Ｂ信号線１１０，１１１上のＵＳＢ差動信号（Ｄ⁺，Ｄ
^―）はマイクロコンピュータ１０の端子Ｐ１，Ｐ２を介
して入出力される。

【００２４】マイクロコンピュータ１０に内蔵されたＵ
ＳＢインターフェイス回路３０は、パーソナルコンピュ
ータ１００との間のデータ送受信のインターフェイスを
行うもので、特にデータ受信時は入出力回路２０からの
ＵＳＢ差動信号（Ｄ⁺，Ｄ^―）を受けて各種のデータ処
理を行う。ＵＳＢ差動信号（Ｄ⁺，Ｄ^―）は、ＵＳＢ通
信プロトコルに従ったシリアルデータ信号である。

【００２５】ＵＳＢインターフェイス回路３０は、上記
シリアルデータ信号から必要なデータを抽出する。この
時、ＵＳＢインターフェイス回路３０は当該シリアルデ
ータ信号が如何なる転送フォーマットであるかを判別す
ると共に、エラー信号処理等を行う。またＵＳＢインタ
ーフェイス回路３０は、上記データ処理が施されたシリ
アル信号をマイクロコンピュータ１００が処理可能な所
定形式のパラレル信号（例えば８ビット構成）に変換す
る。

【００２６】さらに、ＵＳＢインターフェイス回路３０
は、パラレル変換された８ビット×４＝３２ビットのプ
ログラムデータを一時記憶するテンポラリレジスタ３１
及び制御レジスタ（不図示）を備えている。制御レジス
タにはパーソナルコンピュータ１００がホストとして管
理すべき各種データ（デバイスに割り付けられるアドレ
スデータ等）がセットされる。

【００２７】上記の端子Ｐ１，Ｐ２は、マイクロコンピ
ュータの出力端子を兼ねている。すなわち、端子Ｐ１に
は第１の出力回路３１が接続され、端子２には第２の出
力回路３２が接続され、マイクロコンピュータのプログ
ラム動作により端子Ｐ１，Ｐ２の状態をソフト的にレベ
ル設定可能に構成している。

【００２８】ＲＡＭ４０はＵＳＢインターフェイス回路
３０のテンポラリレジスタ３１のデータから逐次転送さ
れる３２ビット単位のプログラムデータを一時記憶する
ために利用される。そして、ＵＳＢインターフェイス回
路３０とＲＡＭ４０との間のデータ転送を行うために、
専用の３２本の信号線が設けられている。ＲＡＭ４０に
蓄積されたプログラムデータが所定量（例えば１２８バ
イト）に達すると、１２８バイトのプログラムデータは
マイクロコンピュータ１０のバス４１を経由して後述す
るフラッシュＲＯＭ５０へ転送される。

【００２９】逆に、フラッシュＲＯＭ５０に書き込まれ
たプログラムデータをＲＡＭ４０へ転送し、そのＲＡＭ
４０内に記憶されたプログラムデータをＵＳＢインター
フェイス回路３０のテンポラリレジスタ３１へ転送する
ことも可能である。

【００３０】５０はフラッシュＲＯＭであり、ＵＳＢ制
御プログラム（具体的には書き込み制御プログラム）が
予め書き込まれ、格納された第１のプログラム領域５２
と、パーソナルコンピュータ１００からのプログラムデ
ータがＲＡＭ４０を経由して書き込まれる第２のプログ
ラム領域５３とに分割されている。ここで、フラッシュ
ＲＯＭ５０は、電気的に書き込み、読み出し及び消去が
可能なＥＥＰＲＯＭで構成されている。また、「フラッ
シュ」とはメモリのブロック単位で一括消去可能という
意味である。

【００３１】６０はプログラムカウンタであって、その
出力はフラッシュＲＯＭ５０のアドレスデコーダ５１に
印加されている。プログラムカウンタ６０の出力値は後
に説明するようにＵＳＢ通信の状態に応じて、ＣＰＵ７
０からの命令により所定番地にジャンプする。すなわ
ち、パーソナルコンピュータ１００から到来するプログ
ラムデータの書き込み時には、プログラムカウンタ６０
は第１のプログラム領域（書き込み制御プログラム）の
先頭アドレスである（ＦＦ００）番地にジャンプすると
共に、プログラムデータの書き込み後は、第２のプログ
ラム領域の先頭アドレスである（００００）番地にジャ
ンプする。そして、ＣＰＵ７０は、フラッシュＲＯＭ５
０から読み出されるプログラム命令に従ってマイクロコ
ンピュータ１０の動作を実行する。

【００３２】８０は、パワーオンリセット回路であっ
て、マイクロコンピュータ１０の電源投入に伴い、電源
電位の上昇を検知してハイレベルに立ち上がり、電源電
位が所定のレベルになるとロウレベルに解除されるリセ
ット信号RESを発生する。

【００３３】８１はＲＣ発振器（第１の発振器）であ
り、リセット信号RESに応じて直に発振を開始する。一
方、８２は水晶発振器（第２の発振器）であり、リセッ
ト信号RESに応じて発振を開始する。この水晶発振器８
２は発振周波数が非常に安定しており、ＵＳＢ通信に適
している。しかし、発振開始時間が比較的長くという特
性を有している。水晶発振器８２の周波数は３２Ｋｚで
あるため、ＰＬＬ８３によって、ＵＳＢ通信に必要な６
ＭＨｚの同期クロックに変換される。なお、水晶発振器
８２に代えて６ＭＨｚのＣＦ発振器を用いれば、ＰＬＬ
８３は不要である。

【００３４】選択回路８４は、オア回路８５の出力に応
じて、ＲＣ発振器８１と水晶発振器８２の出力のいずれ
か一方を選択して出力するマルチプレクサである。ここ
で、オア回路８５（加算回路）にはリセット信号RES及
びＣＰＵ７０からの遅延リセット信号DRESが入力され
る。遅延リセット信号DRESは、パワーオンリセット回路
８０からのリセット信号RESを遅延させた信号であり、
リセット信号RESがロウレベルに解除された後、一定期
間ハイレベルを維持する信号である。すなわち、選択回
路８４は、オア回路８５の出力がハイレベルの場合は、
ＲＣ発振器８１の出力が選択され、一方、オア回路８５
の出力がロウレベルの場合は、水晶発振器８２の出力が
選択されるように構成されている。

【００３５】また、クロック作成回路８６は選択回路８
４の出力に基づいて、マイクロコンピュータ１０を動作
させるために必要な複数のシステムクロックSCLKを作成
する。

【００３６】次に、上述したマイクロコンピュータ１０
の動作例について、図３のフローチャートを参照しなが
ら説明する。まず、最初のステップ２００では、マイク
ロコンピュータ１０がＵＳＢケーブルに接続される。こ
のとき、ＵＳＢケーブルの電源ラインによってマイクロ
コンピュータ１０に電源が投入されることにより、パワ
ーオンリセット回路８０が動作し、リセット信号RES
（ハイレベル）が発生する。

【００３７】すると、ＲＣ発振器８１が直に発振を開始
する。この時、上記オア回路８５はハイレベルを出力す
る。すると、選択回路８４はＲＣ発振器８１を選択す
る。この発振出力を基にして、クロック作成回路８６に
よりシステムクロックSCLKが作成される。そして、この
システムクロックSCLKに応じてプログラムカウンタ８０
及びＣＰＵ７０が動作を開始する。

【００３８】まず、ステップ２０１において、プログラ
ムカウンタ６０の値は、第１のプログラム領域（書き込
み制御プログラム）の先頭アドレスである（ＦＦ００）
番地へジャンプする。従って、その後マイクロコンピュ
ータ１０は当該書き込み制御プログラムに従って以下の
処理を実行する。

【００３９】ステップ２０１では、第１の出力回路３１
から端子Ｐ１にロウレベルを出力する。第１の出力回路
３１は十分に低インピーダンスであるとする。このと
き、ＵＳＢ信号線１１１はプルアップされているが、第
１の出力回路３１のロウレベルの出力により、強制的に
ロウレベルに設定される。これにより、パーソナルコン
ピュータ１００はＵＳＢ信号線１１０、１１１が非接続
状態であると認識するので、この状態ではバスリセット
信号は発行されない。

【００４０】この強制設定の期間は、リセット信号RES
及びＣＰＵ７０からの遅延リセット信号DRESによって規
定される。遅延リセット信号DRESはリセット信号RESの
発生後に所定期間、選択回路４０の選択状態（つまり、
ＲＣ発振回路８１の出力が選択された状態）を維持する
ための信号である。この遅延リセット信号DRESがロウレ
ベルに解除されると、選択回路４０は水晶発振器８２の
出力を選択する。上記の所定期間は水晶発振器８２の発
振安定期間を考慮して設定することが可能である。

【００４１】そして、ステップ２０３では、第１の出力
回路３１はハイインピーダンスに設定されることによ
り、端子Ｐ１の強制設定状態が解除される。すると、Ｕ
ＳＢ信号線１１０，１１１は本来の接続に状態変化する
ので、パーソナルコンピュータ１０は所定期間後にバス
リセット信号を送出する。こうして、バスリセット信号
が送出される前に、マイクロコンピュータ１０のシステ
ムクロックを安定化することができる。

【００４２】以下、パーソナルコンピュータ１０からマ
イクロコンピュータ１０にプログラムデータをロードす
る場合の動作を説明する。

【００４３】ステップ２０４では、このＵＳＢバスリセ
ット信号待ち状態である。

【００４４】ステップ２０５は、ＵＳＢバスリセット信
号を受信したか否かを判定するステップであり、ＮＯと
判定された場合には待ち状態を維持する。ＹＥＳと判定
されると、次のステップ２０６に進む。

【００４５】ステップ２０６は、エニュミュレーション
（Enumeration）によるＵＳＢの初期化を行う。ここ
で、エミュミュレーションとは、一般にマイクロコンピ
ュータ１０とパーソナルコンピュータ１００との間でＵ
ＳＢデータの送受信を行うことが可能な環境設定を行う
ための一連のソフトウエア処理である。

【００４６】エミュミュレーションによりで行われる主
な処理は、パーソナルコンピュータ１００の初期化と、
パーソナルコンピュータ１００が支配するデバイスにア
ドレスを割り付ける処理である。後者において、ＵＳＢ
インターフェース回路３０内の制御レジスタ（アドレス
レジスタ）内に、パーソナルコンピュータ１００が割り
当てた特定のアドレスが記憶される。これにより、マイ
クロコンピュータ１０は、パーソナルコンピュータ１０
０が送信して来たＵＳＢパケット内のアドレスと上記ア
ドレスレジスタ内のアドレスとを照合し、それらが一致
した場合にのみ送信されきたＵＳＢデータの処理を行
う。

【００４７】こうして、ＵＳＢデータの送受信を行うこ
とが可能な環境設定が終了すると、ステップ２０７では
パーソナルコンピュータ１００からフラッシュＲＯＭに
書き込むべきプログラムデータがＵＳＢ差動信号データ
（Ｄ⁺，Ｄ^―）の形で入力されてくる。

【００４８】ステップ２０８ではこの入力されたＵＳＢ
差動信号データ（Ｄ⁺，Ｄ^―）をＵＳＢインターフェイ
ス回路３０によってデータ処理する。このデータ処理内
容は上述した通りであるが、シリアルデータ（８ビット
×４）を所定のパラレルデータ（３２ビット）に変換す
るのがその主な処理である。

【００４９】ステップ２０９では、ＵＳＢインターフェ
イス回路３０からＲＡＭ４０へパラレル変換されたプロ
グラムデータが書き込まれる。そして、ＲＡＭ４０へ書
き込まれたプログラムデータ量が所定量（例えば１２８
バイト）に達すると、この所定量を単位としてＲＡＭ４
０から内部バス４１を介してフラッシュＲＯＭ５０の第
１の領域へ書き込みが開始される（ステップ２０８）。
これはフラッシュＲＯＭ５０が複数ブロックに分割され
ており、１２８バイトをブロックとして構成されている
ことによる。したがって、ＲＡＭ４０のデータの蓄積量
はフラッシュＲＯＭ５０のブロック構成に応じて適宜に
選択可能である。

【００５０】ここで、実際にはＵＳＢインターフェイス
回路３０からＲＡＭ４０へパラレル変換されたプログラ
ムデータの書き込み動作と、ＲＡＭ４０からフラッシュ
ＲＯＭ５０へ書き込み動作は並行して行われるために、
高速書き込みが実現される。

【００５１】ステップ２１０において、フラッシュＲＯ
Ｍへの書き込みが開始されるがこれには所定の時間を要
する。そこで、ステップ２０９ではマイクロコンピュー
タ１０はソフト的にＮＡＣＫ状態にセットされる。これ
はＵＳＢパケットのハンドシェイク・パケットの一種で
あって、ホストであるパーソナルコンピュータ１００か
らのデータを受け付けることができないことを知らせる
ためにパーソナルコンピュータ１００へ返される。

【００５２】そして、ステップ２１２では書き込み終了
か否かを判定する。その判定結果がＮＯであれば、ＮＡ
ＣＫ状態を維持する。その判定結果がＹＥＳであれば、
ＡＣＫ状態にセットされ、ＡＣＫはマイクロコンピュー
タ１０側でデータを受け付け可能であることを知らせる
ためにパーソナルコンピュータ１００へ返される。

【００５３】そして、次のステップ２１４ではフラッシ
ュＲＯＭ５０へのプログラムデータの書き込みが全て終
了したかを判定する。その判定結果がＮＯであれば、ス
テップ２０７へ戻り、残余のプログラムデータの書き込
みを続行する。ここで、プログラムデータの書き込みは
ブロック（ページ）単位（例えば１２８バイト）で行わ
れるため、全部のページが書き込まれるまでこの処理は
繰り返される。

【００５４】判定結果がＹＥＳの場合には、プログラム
カウンタ６０の値は第２のプログラム領域の先頭アドレ
スである（００００）番地にジャンプする。

【００５５】そしてステップ２１５では、マイクロコン
ピュータ１０はパーソナルコンピュータ１０から供給さ
れたプログラムデータを読み出し、ＣＰＵ７０は解読さ
れたプログラム命令に基づいてマイクロコンピュータの
動作を実行開始する。

【００５６】

【発明の効果】本発明によれば、マイクロコンピュータ
がＵＳＢケーブルに接続されたことをホストであるパー
ソナルコンピュータが知り、バスリセット信号の発行後
直ちに通信データを送出した場合であっても、確実に通
信データを受信することができるマイクロコンピュータ
を提供することができる。

【図面の簡単な説明】

【図１】本発明が適用されるＵＳＢシステム全体の構成
を示す図である。

【図２】本発明の実施形態に係るマイクロコンピュータ
を示すブロック図である。

【図３】本発明の実施形態に係るマイクロコンピュータ
１０の動作例を示すフローチャートである。

【図４】ＵＳＢを利用したパーソナルコンピュータと周
辺デバイスとの接続構成例を示す図である。

【符号の説明】

１０マイクロコンピュータ３０ＵＳＢインターフェイス回路３１第１の出力回路３２第２の出力回路４０ＲＡＭ４１バス５０フラッシュＲＯＭ５１アドレスデコーダ５２第１のプログラム領域５３第２のプログラム領域６０プログラムカウンタ７０ＣＰＵ８０パワーオンリセット８１ＲＣ発振器８２水晶発振器８３ＰＬＬ８４選択回路８５オア回路８６クロック作成回路

Claims

【特許請求の範囲】

【請求項１】ＵＳＢ信号線を介してホストとマイクロ
コンピュータ間のデータ送受信のインターフェイスを行
うＵＳＢインターフェース回路を備えたマイクロコンピ
ュータにおいて、前記ＵＳＢインターフェース回路がホ
ストからのバスリセット信号に応答することが可能にな
るまでの期間、前記ＵＳＢ信号線を非接続状態のレベル
に設定する状態設定手段を備えたことを特徴とするマイ
クロコンピュータ。
【請求項２】前記状態設定手段は、前記ＵＳＢ信号線
が接続される端子と兼用された出力端子と、前記ＵＳＢ
信号線からの電源供給を受けてリセット信号を発生する
リセット信号発生回路と、前記リセット信号に応じて直
ちに発振を開始する第１の発振器と、を備え、前記第１
の発振器の出力をシステムクロック用としてマイクロコ
ンピュータを動作させ、前記出力端子のレベル設定を行
うことにより、前記ＵＳＢ信号線を非接続状態のレベル
に強制設定することを特徴とする請求項１に記載のマイ
クロコンピュータ。
【請求項３】前記リセット信号に応じて発振を開始
し、前記第１の発振器に比して発振周波数が安定で、か
つ発振開始時間が長い第２の発振器と、前記第１及び第
２の発振器の出力を選択してシステムクロック用として
出力する選択回路と、を備え、前記リセット信号に応じ
て前記選択回路は第１の発振器の出力を選択すると共
に、前記第２の発振器の発振状態が安定化した後に、前
記第２の発振器の出力を選択することを特徴とする請求
項２に記載のマイクロコンピュータ。
【請求項４】前記リセット信号及びこのリセット信号
を遅延させた遅延リセット信号が入力された加算回路を
備え、前記選択回路は該加算回路の出力に応じて、第１
の発振器の出力または第２の発振器の出力を選択するこ
とを特徴とする請求項３に記載のマイクロコンピュー
タ。
【請求項５】前記第１の発振器はＲＣ発振器であるこ
とを特徴とする請求項２、３、４のいずれかに記載のマ
イクロコンピュータ。
【請求項６】前記第２の発振器は水晶発振器であるこ
とを特徴とする請求項３または４に記載のマイクロコン
ピュータ。