JP2004134014A - フラッシュメモリ書き換え装置 - Google Patents
フラッシュメモリ書き換え装置 Download PDFInfo
- Publication number
- JP2004134014A JP2004134014A JP2002297659A JP2002297659A JP2004134014A JP 2004134014 A JP2004134014 A JP 2004134014A JP 2002297659 A JP2002297659 A JP 2002297659A JP 2002297659 A JP2002297659 A JP 2002297659A JP 2004134014 A JP2004134014 A JP 2004134014A
- Authority
- JP
- Japan
- Prior art keywords
- flash memory
- rewriting device
- microcomputer
- iic bus
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】簡単な回路構成によりフラッシュメモリを書き換えることが可能なフラッシュメモリ書き換え装置を提供する。
【解決手段】書き換え可能なプログラムを格納するフラッシュメモリ１０１を内蔵するマイクロコントローラ１０２と、マイクロコントローラ１０２とユーザ回路１０４とを接続する１本のデータ転送線及び１本のクロック転送線から構成されるＩＩＣバスと、ＩＩＣバスとコネクタ１０５を介して接続され、ＩＩＣバスに基づく通信方式により、フラッシュメモリ１０１に格納されるプログラムの書き換えをＩＩＣバスを介して行う書き換え装置１０３とを備える。
【選択図】 図１
【解決手段】書き換え可能なプログラムを格納するフラッシュメモリ１０１を内蔵するマイクロコントローラ１０２と、マイクロコントローラ１０２とユーザ回路１０４とを接続する１本のデータ転送線及び１本のクロック転送線から構成されるＩＩＣバスと、ＩＩＣバスとコネクタ１０５を介して接続され、ＩＩＣバスに基づく通信方式により、フラッシュメモリ１０１に格納されるプログラムの書き換えをＩＩＣバスを介して行う書き換え装置１０３とを備える。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、マイクロコントローラに内蔵されたフラッシュメモリの内容を書き換えるフラッシュメモリ書き換え装置に関する。
【０００２】
【従来の技術】
図７は、従来のフラッシュメモリ書き換え装置の構成図である。７０１は書き換え可能なプログラムを内蔵するフラッシュメモリ、７０２はフラッシュメモリ７０１を内蔵するマイクロコントローラ（以下、マイコンという）、７０３はフラッシュメモリ７０１内のプログラムを書き換える書き換え装置、７０４はユーザ回路、７０５はマイコン７０２とユーザ回路７０４との間の配線から信号を取り出すためのコネクタである。また、７０６は通信クロック信号、７０７は通信出力信号、７０８は通信入力信号、７０９はリセット信号、７１０及び７１１はモード設定信号、７１２は電源信号、７１３はＧＮＤ信号である。７０６〜７１３の各信号は、マイコン７０２及び書き換え装置７０３に設けられた端子同士を結ぶ信号転送線に転送される信号の名称である。
【０００３】
マイコン７０２と書き換え装置７０３とはコネクタ７０５により接続される。電源端子とＧＮＤ端子とは、マイコン７０２と書き換え装置７０３との電源レベルを合わせるために接続される。このように構成されたフラッシュメモリ書き換え装置は次のように動作する。
【０００４】
まず、モード設定信号７１０及び７１１が規定の電圧に設定されることで、マイコン７０２は、自装置内に内蔵するフラッシュメモリ７０１を書き換え可能な状態とする。フラッシュメモリ７０１が書き換え可能な状態となった後、リセット信号７０９によりマイコン７０２にリセットがかけられると、フラッシュメモリ７０１に格納されるプログラムにより、書き換え装置７０３からマイコン７０２が制御可能となり、フラッシュメモリ７０１の書き換えが開始される。書き換え動作中は通信クロック信号７０６に従って、通信出力信号７０７及び通信入力信号７０８によりマイコン７０２と書き換え装置７０３との間でデータの送受信が行なわれる。
【０００５】
尚、図７ではモード設定端子としてモード設定信号７１０および７１１の２つを出力するモード設定端子を用いた場合を示したが、マイコン７０２の仕様により、更に複数のモード設定端子を必要とする場合もある。又、図７では通信クロック信号７０６に同期して通信を行う同期式シリアル通信を用いた場合を示したが、調歩同期式シリアル通信を用いることで、通信クロック信号７０６を必要としない方法も実現されている。
【０００６】
【特許文献１】
特開平９−１９８３２０号公報
【０００７】
【発明が解決しようとする課題】
上記従来のフラッシュメモリ書き換え装置では、同期式又は調歩同期式の通信を行うための通信端子（図７のＣＬＫ端子、ＳＩ＃ＩＮ端子、及びＳＩ＃ＯＵＴ端子）やマイコン７０２をフラッシュメモリ７０１の書き換えモードに設定するためのモード設定端子（図７のＭＯＤＥ０端子、ＭＯＤＥ１端子、及びＲＥＳＥＴ端子）を必要とするため、これらの端子同士を接続するための配線により、回路構成が複雑になってしまうという問題点がある。
【０００８】
本発明は、上記のような従来の問題点を解決するためのものであり、簡単な回路構成によりフラッシュメモリを書き換えることが可能なフラッシュメモリ書き換え装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明のフラッシュメモリ書き換え装置は、プログラムを格納するフラッシュメモリを制御するマイコンと、前記マイコンと前記マイコンにより制御される被制御部とを接続するＩＩＣバスと、前記マイコンと外部書き換え装置との間で行われる前記プログラムの書き換え制御を行う為に、前記外部書き換え装置と前記ＩＩＣバスとを接続するコネクタとを備える。
【００１０】
この構成により、コネクタを介してＩＩＣバスと外部書き換え装置とを接続することで、フラッシュメモリに格納されるプログラムの書き換え制御をマイコンと外部書き換え装置との間で行うことが可能となる。したがって、複雑な配線が不要なフラッシュメモリ書き換え装置を提供できる。
【００１１】
又、本発明のフラッシュメモリ書き換え装置は、前記マイコンを複数有し、前記複数のマイコンの各々を、前記コネクタに対して並列になるように前記ＩＩＣバスに接続した。
【００１２】
この構成により、複数のマイコンを有する構成でも、複雑な配線が不要となる。
【００１３】
又、本発明のフラッシュメモリ書き換え装置は、前記マイコンと前記外部書き換え装置との間の接続制御を前記ＩＩＣバスに基づく通信方式で行い、前記マイコンと前記外部書き換え装置との間のデータ転送をクロック同期式の通信方式で行う。
【００１４】
この構成により、マイコンと外部書き換え装置との間の接続制御のみをＩＩＣバスに基づく通信方式により行い、マイコンと外部書き換え装置との間のデータ転送は、クロック同期式の通信方式で行う為、複雑な配線を不要としながら、フラッシュメモリ内のプログラムを高速に書き換えることが可能となる。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照しながら説明する。
（第一の実施形態）
図１は、本発明の第一の実施形態に係るフラッシュメモリ書き換え装置の構成図である。１０１は書き換え可能なプログラムを格納するフラッシュメモリ、１０２はフラッシュメモリ１０１を内蔵するマイコン、１０３はフラッシュメモリ１０１に格納されるプログラムを書き換える書き換え装置、１０４はユーザ回路、１０５はマイコン１０２とユーザ回路１０４とを接続する信号転送線から信号を取り出すためのコネクタである。また、１０６はＩＩＣ通信クロック信号、１０７はＩＩＣ通信データ信号、１０８は電源信号、及び１０９はＧＮＤ信号である。
【００１６】
１０６〜１０９の各信号は、マイコン１０２及び書き換え装置１０３に設けられた端子同士を結ぶ信号転送線に転送される信号の名称である。尚、マイコン１０２とユーザ回路１０４とは、１本のデータ転送線（端子ＳＤＡに接続される信号転送線）及び１本のクロック転送線（端子ＳＣＬに接続される信号転送線）から構成されるＩＩＣ（Ｉｎｔｅｒ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）バスによって接続される。
【００１７】
又、マイコン１０２と書き換え装置１０３とはコネクタ１０５を介して上記ＩＩＣバスにより接続され、ＶＤＤ端子とＧＮＤ端子とは、マイコン１０２と書き換え装置１０３の電源レベルを合わせるために接続される。
【００１８】
ここで、一般的なＩＩＣバスによる通信フォーマットについて説明する。
図２は、本発明の第一の実施形態に係るフラッシュメモリ書き換え装置のＩＩＣバスに転送される信号波形を示す図である。
図２においてＳＤＡはＩＩＣ通信データ信号１０７の信号波形、ＳＣＬはＩＩＣ通信クロック信号１０６の信号波形を示している。２０１はＳＴＡＲＴコンディション、２０２はＳＴＯＰコンディション、２０３はアドレス、２０４はアドレス２０３に対するＡＣＫ、２０５はデータ、２０６はデータ２０５に対するＡＣＫである。
【００１９】
ＳＣＬが“Ｈ”の区間にＳＤＡを“Ｈ”から“Ｌ”に変化させることでＳＴＡＲＴコンディション２０１が生成される。ＩＩＣバスにより接続されている２つのデバイスは共にＳＴＡＲＴコンディション２０１を生成することが可能であり、先にＳＴＡＲＴコンディション２０１を発生させたデバイスがＩＩＣバスの主導権を得ることができる。以降、ＩＩＣバスの主導権を得たデバイスをマスタ、相手側をスレーブと呼ぶ。
【００２０】
マスタは、ＳＴＡＲＴコンディション２０１生成後にアドレス２０３を指定することで通信相手を特定することが可能である。アドレス２０３の後のＡＣＫ２０４は通信相手からの返信ビットであり、アドレスが正しく受理された場合には“Ｌ”が返信される。ＡＣＫ２０４以降はｎバイトの送受信データ２０５であり、アドレス２０３と同様に、９ビット目にスレーブからＡＣＫ２０６が返信される。
【００２１】
マスタは、通信に必要なｎバイトのデータをスレーブと送受信した後、ＳＣＬが“Ｈ”の区間にＳＤＡを“Ｌ”から“Ｈ”に変化させることでＳＴＯＰコンディション２０２を生成する。マスタがＳＴＯＰコンディション２０２を生成することでＩＩＣバスは開放され、一連のＩＩＣバス通信が終了する。
【００２２】
本実施形態では、書き換え装置１０３がＳＴＡＲＴコンディション２０１を生成することでマスタとなりＩＩＣバスの主導権を得る。ＩＩＣバスの主導権を得ることで書き換え装置１０３からマイコン１０２が制御可能となる。スレーブ側のマイコン１０２ではＳＴＡＲＴコンディション２０１を受理した後、図３に示す処理を実行する。
【００２３】
図３は、本発明の第一の実施形態に係るフラッシュメモリ書き換え装置の動作を説明する為のフローチャートである。
まず、マイコン１０２は、Ｓ３０１において、書き換え装置１０３から送信されたアドレスが自装置（マイコン１０２）を指定しているか否かを判断する。アドレスが一致している場合には、Ｓ３０２で書き換え装置１０３にＡＣＫ２０４を返信し、Ｓ３０３で自装置に内蔵されるフラッシュメモリ１０１を書き換え可能な状態にする。その後、Ｓ３０４において、書き換え装置１０３とマイコン１０２との間でＩＩＣバス通信によりデータを送受信することで、フラッシュメモリ１０１の書き換えを行う。
【００２４】
全てのデータの送受信が完了すると、書き換え装置１０３は、ＳＣＬが“Ｈ”の区間にＳＤＡを“Ｌ”から“Ｈ”に変化させることでＳＴＯＰコンディション２０２を生成する。書き換え装置１０３がＳＴＯＰコンディション２０２を生成することでＩＩＣバスは開放され、一連のＩＩＣバス通信が終了する。
【００２５】
以上のように、第一の実施形態に係るフラッシュメモリ書き換え装置によれば、マイコン１０２と書き換え装置１０３とをコネクタ１０５を介してＩＩＣバスによって接続し、書き換え装置１０３がマスタ、マイコン１０２がスレーブとなり、ＩＩＣバスに基づく通信フォーマットによって、書き換え装置１０３とマイコン１０２との間でデータの送受信を行うことで、マイコン１０２に内蔵されるフラッシュメモリに格納されるプログラムを書き換えることができる。
【００２６】
したがって、図７に示した従来のフラッシュメモリ書き換え装置のように、フラッシュメモリ書き換えの為のモードを設定するモード設定端子（合計３つ）とデータの送受信を行う為の通信端子（合計３つ）の合計６つの端子を、図１に示したＳＣＬ端子及びＳＤＡ端子の２つの端子で代用することができる。この為、少ない配線の接続（簡単な回路構成）により、フラッシュメモリ書き換え装置を設計することができる。
【００２７】
（第二の実施形態）
図４は、本発明の第二の実施形態に係るフラッシュメモリ書き換え装置の構成図である。１０１〜１０９は第一の実施形態におけるフラッシュメモリ書き換え装置と同様の構成である。４０１は第一の実施形態に係るフラッシュメモリ書き換え装置のＩＩＣバスに接続されたｎ個目のマイコン（ｎ）、４０２はマイコン４０１に内蔵されているフラッシュメモリである。尚、ｎ個のマイコンには、それぞれに対応したアドレスが予め決定されている。又、ｎ個のマイコンは、それぞれフラッシュメモリを内蔵し、コネクタ１０５に対して並列に接続される。このような構成のフラッシュメモリ書き換え装置は次のように動作する。
【００２８】
まず、書き換え装置１０３がＳＴＡＲＴコンディション２０１を生成することでマスタとなりＩＩＣバスの主導権を得る。スレーブ側のマイコン４０１ではＳＴＡＲＴコンディション２０１を受理した後、第一の実施形態と同様に図３に示す処理を実行する。
【００２９】
即ち、マイコン４０１は、Ｓ３０１において、書き換え装置１０３から送信されたアドレスが自装置を指定しているか否かを判断する。アドレスが一致している場合は、Ｓ３０２において書き換え装置１０３にＡＣＫ２０４を返信し、Ｓ３０３において、自装置に内蔵されるフラッシュメモリ４０２を書き換え可能な状態にする。その後、Ｓ３０４において、書き換え装置１０３との間でＩＩＣバスに基づく通信フォーマットによりデータを送受信することで、フラッシュメモリ４０２の書き換えを行う。
【００３０】
全てのデータの送受信が完了すると、書き換え装置１０３は、ＳＣＬが“Ｈ”の区間にＳＤＡを“Ｌ”から“Ｈ”に変化させることでＳＴＯＰコンディション２０２を生成する。書き換え装置１０３がＳＴＯＰコンディション２０２を生成することでＩＩＣバスは開放され、一連のＩＩＣバス通信が終了する。
【００３１】
以上のように、第二の実施形態に係るフラッシュメモリ書き換え装置によれば、それぞれ異なるアドレスが割り当てられたｎ個のマイコンをコネクタ１０５に対して並列に接続し、書き換え装置１０３が、ＳＴＡＲＴコンディション２０１を生成してＩＩＣバスの主導権を得た後、プログラムを書き換えるべきフラッシュメモリを内蔵するマイコンのアドレスを指定し、指定したアイコンとＩＩＣバスに基づく通信フォーマットによりデータを送受信する。このようにすることで、ｎ個のマイコンを有するフラッシュメモリ書き換え装置においても、簡単な回路構成で、各マイコンに内蔵されたフラッシュメモリ内のプログラムを書き換えることができる。
【００３２】
（第三の実施形態）
本発明の第三の実施形態に係るフラッシュメモリ書き換え装置は、第一の実施形態又は第二の実施形態で説明したフラッシュメモリ書き換え装置において、スレーブ側のマイコンが、マスタ側の書き換え装置とデータの送受信を行う際の通信方式を、マイコンに内蔵されたフラッシュメモリ内に格納されるソフトウェアプログラムにより、ＩＩＣバス通信方式からクロック同期式に切り替える構成としたものである。したがって、本実施形態に係るフラッシュメモリ書き換え装置は、第一の実施形態又は第二の実施形態で説明したフラッシュメモリ書き換え装置と同様の構成となる。
【００３３】
図５は、本発明の第三の実施形態に係るフラッシュメモリ書き換え装置の動作を説明するためのフローチャートである。図６は、本発明の第三の実施形態に係るフラッシュメモリ書き換え装置のＩＩＣバスに転送される信号波形を示す図である。
【００３４】
図６においてＳＤＡはＩＩＣ通信データ信号１０７の信号波形、ＳＣＬはＩＩＣ通信クロック信号１０６の信号波形を示している。６０１はＳＴＡＲＴコンディション、６０２はＳＴＯＰコンディション、６０３はアドレス、６０４はアドレス６０３に対するＡＣＫ、６０５はクロック同期式によって転送されるデータである。
【００３５】
データ６０５の送受信区間ではＳＣＬが“Ｌ”の区間でＳＤＡを変化させることでＩＩＣバスのＳＴＯＰコンディション６０２を発生させないようにすることが可能である。この為、ソフトウェアプログラムにより、ＩＩＣバス通信方式からクロック同期式に通信方式を切り替えても、書き換え装置１０３が常に主導権を得ることができる。本実施形態においては、第一の実施形態と同様に、書き換え装置１０３がＳＴＡＲＴコンディション６０１を生成することでマスタとなり、ＩＩＣバスの主導権を得る。スレーブ側のマイコン１０２ではＳＴＡＲＴコンディション６０１を受理した後、図５に示す処理を実行する。
【００３６】
まず、マイコン１０２は、Ｓ５０１で書き換え装置１０３から送信されたアドレスが自装置を指定しているか否かを判断する。アドレスが一致している場合にはＳ５０２において書き換え装置１０３にＡＣＫ６０４を返信し、Ｓ５０３において自装置に内蔵されるフラッシュメモリ１０１を書き換え可能な状態にする。次に、Ｓ５０４において、ソフトウェアプログラムにより、データ送受信に用いる通信方式のみをＩＩＣバス通信方式からクロック同期式に変更する。その後、Ｓ５０５でマイコン１０２と書き換え装置１０３間でクロック同期式によりデータを送受信することで、フラッシュメモリ１０１の書き換えが行われる。
【００３７】
全てのデータの送受信が完了すると、マイコン１０２は、通信方式をクロック同期式からＩＩＣバス通信方式に戻す。そして、書き換え装置１０３は、ＳＣＬが“Ｈ”の区間にＳＤＡを“Ｌ”から“Ｈ”に変化させることでＳＴＯＰコンディション６０２を生成する。書き換え装置１０３がＳＴＯＰコンディション６０２を生成することでＩＩＣバスは開放され、一連のＩＩＣバス通信が終了する。
【００３８】
以上のように、第三の実施形態に係るフラッシュメモリ書き換え装置によれば、スレーブであるマイコンが、自装置に内蔵するフラッシュメモリを書き換え可能とした後、フラッシュメモリに格納されているソフトウェアプログラムにより、書き換え装置１０３とマイコン１０２とのデータ通信方式をＩＩＣバス通信方式からクロック同期方式に切り替える。これにより、データの送受信の間は、クロック同期方式によってデータが送受信される為、ＩＩＣバス通信方式のように非同期式によりデータ送受信を行う場合に比べ、高速にデータを転送することができる。
【００３９】
又、高速にデータ転送が可能なハードウェアから構成されるＩＩＣバスではないＩＩＣバスが接続されていないマイコンにおいても、フラッシュメモリの書き換えの際はクロック同期式によりデータ送受信を行う為、高速にフラッシュメモリの書き換えを行うことができる。
【００４０】
【発明の効果】
本発明によれば、簡単な回路構成によりフラッシュメモリを書き換えることが可能なフラッシュメモリ書き換え装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第一の実施形態に係るフラッシュメモリ書き換え装置の構成図
【図２】本発明の第一の実施形態に係るフラッシュメモリ書き換え装置のＩＩＣバスに転送される信号波形を示す図
【図３】本発明の第一の実施形態に係るフラッシュメモリ書き換え装置の動作を説明する為のフローチャート
【図４】本発明の第二の実施形態に係るフラッシュメモリ書き換え装置の構成図
【図５】本発明の第三の実施形態に係るフラッシュメモリ書き換え装置の動作を説明するためのフローチャート
【図６】本発明の第三の実施形態に係るフラッシュメモリ書き換え装置のＩＩＣバスに転送される信号波形を示す図
【図７】従来のフラッシュメモリ書き換え装置の構成図
【符号の説明】
１０１ フラッシュメモリ
１０２ マイクロコントローラ
１０３ 書き換え装置
１０４ ユーザ回路
１０５ コネクタ
１０６ ＩＩＣ通信クロック信号
１０７ ＩＩＣ通信データ信号
１０８ 電源信号
１０９ ＧＮＤ信号
【発明の属する技術分野】
本発明は、マイクロコントローラに内蔵されたフラッシュメモリの内容を書き換えるフラッシュメモリ書き換え装置に関する。
【０００２】
【従来の技術】
図７は、従来のフラッシュメモリ書き換え装置の構成図である。７０１は書き換え可能なプログラムを内蔵するフラッシュメモリ、７０２はフラッシュメモリ７０１を内蔵するマイクロコントローラ（以下、マイコンという）、７０３はフラッシュメモリ７０１内のプログラムを書き換える書き換え装置、７０４はユーザ回路、７０５はマイコン７０２とユーザ回路７０４との間の配線から信号を取り出すためのコネクタである。また、７０６は通信クロック信号、７０７は通信出力信号、７０８は通信入力信号、７０９はリセット信号、７１０及び７１１はモード設定信号、７１２は電源信号、７１３はＧＮＤ信号である。７０６〜７１３の各信号は、マイコン７０２及び書き換え装置７０３に設けられた端子同士を結ぶ信号転送線に転送される信号の名称である。
【０００３】
マイコン７０２と書き換え装置７０３とはコネクタ７０５により接続される。電源端子とＧＮＤ端子とは、マイコン７０２と書き換え装置７０３との電源レベルを合わせるために接続される。このように構成されたフラッシュメモリ書き換え装置は次のように動作する。
【０００４】
まず、モード設定信号７１０及び７１１が規定の電圧に設定されることで、マイコン７０２は、自装置内に内蔵するフラッシュメモリ７０１を書き換え可能な状態とする。フラッシュメモリ７０１が書き換え可能な状態となった後、リセット信号７０９によりマイコン７０２にリセットがかけられると、フラッシュメモリ７０１に格納されるプログラムにより、書き換え装置７０３からマイコン７０２が制御可能となり、フラッシュメモリ７０１の書き換えが開始される。書き換え動作中は通信クロック信号７０６に従って、通信出力信号７０７及び通信入力信号７０８によりマイコン７０２と書き換え装置７０３との間でデータの送受信が行なわれる。
【０００５】
尚、図７ではモード設定端子としてモード設定信号７１０および７１１の２つを出力するモード設定端子を用いた場合を示したが、マイコン７０２の仕様により、更に複数のモード設定端子を必要とする場合もある。又、図７では通信クロック信号７０６に同期して通信を行う同期式シリアル通信を用いた場合を示したが、調歩同期式シリアル通信を用いることで、通信クロック信号７０６を必要としない方法も実現されている。
【０００６】
【特許文献１】
特開平９−１９８３２０号公報
【０００７】
【発明が解決しようとする課題】
上記従来のフラッシュメモリ書き換え装置では、同期式又は調歩同期式の通信を行うための通信端子（図７のＣＬＫ端子、ＳＩ＃ＩＮ端子、及びＳＩ＃ＯＵＴ端子）やマイコン７０２をフラッシュメモリ７０１の書き換えモードに設定するためのモード設定端子（図７のＭＯＤＥ０端子、ＭＯＤＥ１端子、及びＲＥＳＥＴ端子）を必要とするため、これらの端子同士を接続するための配線により、回路構成が複雑になってしまうという問題点がある。
【０００８】
本発明は、上記のような従来の問題点を解決するためのものであり、簡単な回路構成によりフラッシュメモリを書き換えることが可能なフラッシュメモリ書き換え装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明のフラッシュメモリ書き換え装置は、プログラムを格納するフラッシュメモリを制御するマイコンと、前記マイコンと前記マイコンにより制御される被制御部とを接続するＩＩＣバスと、前記マイコンと外部書き換え装置との間で行われる前記プログラムの書き換え制御を行う為に、前記外部書き換え装置と前記ＩＩＣバスとを接続するコネクタとを備える。
【００１０】
この構成により、コネクタを介してＩＩＣバスと外部書き換え装置とを接続することで、フラッシュメモリに格納されるプログラムの書き換え制御をマイコンと外部書き換え装置との間で行うことが可能となる。したがって、複雑な配線が不要なフラッシュメモリ書き換え装置を提供できる。
【００１１】
又、本発明のフラッシュメモリ書き換え装置は、前記マイコンを複数有し、前記複数のマイコンの各々を、前記コネクタに対して並列になるように前記ＩＩＣバスに接続した。
【００１２】
この構成により、複数のマイコンを有する構成でも、複雑な配線が不要となる。
【００１３】
又、本発明のフラッシュメモリ書き換え装置は、前記マイコンと前記外部書き換え装置との間の接続制御を前記ＩＩＣバスに基づく通信方式で行い、前記マイコンと前記外部書き換え装置との間のデータ転送をクロック同期式の通信方式で行う。
【００１４】
この構成により、マイコンと外部書き換え装置との間の接続制御のみをＩＩＣバスに基づく通信方式により行い、マイコンと外部書き換え装置との間のデータ転送は、クロック同期式の通信方式で行う為、複雑な配線を不要としながら、フラッシュメモリ内のプログラムを高速に書き換えることが可能となる。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照しながら説明する。
（第一の実施形態）
図１は、本発明の第一の実施形態に係るフラッシュメモリ書き換え装置の構成図である。１０１は書き換え可能なプログラムを格納するフラッシュメモリ、１０２はフラッシュメモリ１０１を内蔵するマイコン、１０３はフラッシュメモリ１０１に格納されるプログラムを書き換える書き換え装置、１０４はユーザ回路、１０５はマイコン１０２とユーザ回路１０４とを接続する信号転送線から信号を取り出すためのコネクタである。また、１０６はＩＩＣ通信クロック信号、１０７はＩＩＣ通信データ信号、１０８は電源信号、及び１０９はＧＮＤ信号である。
【００１６】
１０６〜１０９の各信号は、マイコン１０２及び書き換え装置１０３に設けられた端子同士を結ぶ信号転送線に転送される信号の名称である。尚、マイコン１０２とユーザ回路１０４とは、１本のデータ転送線（端子ＳＤＡに接続される信号転送線）及び１本のクロック転送線（端子ＳＣＬに接続される信号転送線）から構成されるＩＩＣ（Ｉｎｔｅｒ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）バスによって接続される。
【００１７】
又、マイコン１０２と書き換え装置１０３とはコネクタ１０５を介して上記ＩＩＣバスにより接続され、ＶＤＤ端子とＧＮＤ端子とは、マイコン１０２と書き換え装置１０３の電源レベルを合わせるために接続される。
【００１８】
ここで、一般的なＩＩＣバスによる通信フォーマットについて説明する。
図２は、本発明の第一の実施形態に係るフラッシュメモリ書き換え装置のＩＩＣバスに転送される信号波形を示す図である。
図２においてＳＤＡはＩＩＣ通信データ信号１０７の信号波形、ＳＣＬはＩＩＣ通信クロック信号１０６の信号波形を示している。２０１はＳＴＡＲＴコンディション、２０２はＳＴＯＰコンディション、２０３はアドレス、２０４はアドレス２０３に対するＡＣＫ、２０５はデータ、２０６はデータ２０５に対するＡＣＫである。
【００１９】
ＳＣＬが“Ｈ”の区間にＳＤＡを“Ｈ”から“Ｌ”に変化させることでＳＴＡＲＴコンディション２０１が生成される。ＩＩＣバスにより接続されている２つのデバイスは共にＳＴＡＲＴコンディション２０１を生成することが可能であり、先にＳＴＡＲＴコンディション２０１を発生させたデバイスがＩＩＣバスの主導権を得ることができる。以降、ＩＩＣバスの主導権を得たデバイスをマスタ、相手側をスレーブと呼ぶ。
【００２０】
マスタは、ＳＴＡＲＴコンディション２０１生成後にアドレス２０３を指定することで通信相手を特定することが可能である。アドレス２０３の後のＡＣＫ２０４は通信相手からの返信ビットであり、アドレスが正しく受理された場合には“Ｌ”が返信される。ＡＣＫ２０４以降はｎバイトの送受信データ２０５であり、アドレス２０３と同様に、９ビット目にスレーブからＡＣＫ２０６が返信される。
【００２１】
マスタは、通信に必要なｎバイトのデータをスレーブと送受信した後、ＳＣＬが“Ｈ”の区間にＳＤＡを“Ｌ”から“Ｈ”に変化させることでＳＴＯＰコンディション２０２を生成する。マスタがＳＴＯＰコンディション２０２を生成することでＩＩＣバスは開放され、一連のＩＩＣバス通信が終了する。
【００２２】
本実施形態では、書き換え装置１０３がＳＴＡＲＴコンディション２０１を生成することでマスタとなりＩＩＣバスの主導権を得る。ＩＩＣバスの主導権を得ることで書き換え装置１０３からマイコン１０２が制御可能となる。スレーブ側のマイコン１０２ではＳＴＡＲＴコンディション２０１を受理した後、図３に示す処理を実行する。
【００２３】
図３は、本発明の第一の実施形態に係るフラッシュメモリ書き換え装置の動作を説明する為のフローチャートである。
まず、マイコン１０２は、Ｓ３０１において、書き換え装置１０３から送信されたアドレスが自装置（マイコン１０２）を指定しているか否かを判断する。アドレスが一致している場合には、Ｓ３０２で書き換え装置１０３にＡＣＫ２０４を返信し、Ｓ３０３で自装置に内蔵されるフラッシュメモリ１０１を書き換え可能な状態にする。その後、Ｓ３０４において、書き換え装置１０３とマイコン１０２との間でＩＩＣバス通信によりデータを送受信することで、フラッシュメモリ１０１の書き換えを行う。
【００２４】
全てのデータの送受信が完了すると、書き換え装置１０３は、ＳＣＬが“Ｈ”の区間にＳＤＡを“Ｌ”から“Ｈ”に変化させることでＳＴＯＰコンディション２０２を生成する。書き換え装置１０３がＳＴＯＰコンディション２０２を生成することでＩＩＣバスは開放され、一連のＩＩＣバス通信が終了する。
【００２５】
以上のように、第一の実施形態に係るフラッシュメモリ書き換え装置によれば、マイコン１０２と書き換え装置１０３とをコネクタ１０５を介してＩＩＣバスによって接続し、書き換え装置１０３がマスタ、マイコン１０２がスレーブとなり、ＩＩＣバスに基づく通信フォーマットによって、書き換え装置１０３とマイコン１０２との間でデータの送受信を行うことで、マイコン１０２に内蔵されるフラッシュメモリに格納されるプログラムを書き換えることができる。
【００２６】
したがって、図７に示した従来のフラッシュメモリ書き換え装置のように、フラッシュメモリ書き換えの為のモードを設定するモード設定端子（合計３つ）とデータの送受信を行う為の通信端子（合計３つ）の合計６つの端子を、図１に示したＳＣＬ端子及びＳＤＡ端子の２つの端子で代用することができる。この為、少ない配線の接続（簡単な回路構成）により、フラッシュメモリ書き換え装置を設計することができる。
【００２７】
（第二の実施形態）
図４は、本発明の第二の実施形態に係るフラッシュメモリ書き換え装置の構成図である。１０１〜１０９は第一の実施形態におけるフラッシュメモリ書き換え装置と同様の構成である。４０１は第一の実施形態に係るフラッシュメモリ書き換え装置のＩＩＣバスに接続されたｎ個目のマイコン（ｎ）、４０２はマイコン４０１に内蔵されているフラッシュメモリである。尚、ｎ個のマイコンには、それぞれに対応したアドレスが予め決定されている。又、ｎ個のマイコンは、それぞれフラッシュメモリを内蔵し、コネクタ１０５に対して並列に接続される。このような構成のフラッシュメモリ書き換え装置は次のように動作する。
【００２８】
まず、書き換え装置１０３がＳＴＡＲＴコンディション２０１を生成することでマスタとなりＩＩＣバスの主導権を得る。スレーブ側のマイコン４０１ではＳＴＡＲＴコンディション２０１を受理した後、第一の実施形態と同様に図３に示す処理を実行する。
【００２９】
即ち、マイコン４０１は、Ｓ３０１において、書き換え装置１０３から送信されたアドレスが自装置を指定しているか否かを判断する。アドレスが一致している場合は、Ｓ３０２において書き換え装置１０３にＡＣＫ２０４を返信し、Ｓ３０３において、自装置に内蔵されるフラッシュメモリ４０２を書き換え可能な状態にする。その後、Ｓ３０４において、書き換え装置１０３との間でＩＩＣバスに基づく通信フォーマットによりデータを送受信することで、フラッシュメモリ４０２の書き換えを行う。
【００３０】
全てのデータの送受信が完了すると、書き換え装置１０３は、ＳＣＬが“Ｈ”の区間にＳＤＡを“Ｌ”から“Ｈ”に変化させることでＳＴＯＰコンディション２０２を生成する。書き換え装置１０３がＳＴＯＰコンディション２０２を生成することでＩＩＣバスは開放され、一連のＩＩＣバス通信が終了する。
【００３１】
以上のように、第二の実施形態に係るフラッシュメモリ書き換え装置によれば、それぞれ異なるアドレスが割り当てられたｎ個のマイコンをコネクタ１０５に対して並列に接続し、書き換え装置１０３が、ＳＴＡＲＴコンディション２０１を生成してＩＩＣバスの主導権を得た後、プログラムを書き換えるべきフラッシュメモリを内蔵するマイコンのアドレスを指定し、指定したアイコンとＩＩＣバスに基づく通信フォーマットによりデータを送受信する。このようにすることで、ｎ個のマイコンを有するフラッシュメモリ書き換え装置においても、簡単な回路構成で、各マイコンに内蔵されたフラッシュメモリ内のプログラムを書き換えることができる。
【００３２】
（第三の実施形態）
本発明の第三の実施形態に係るフラッシュメモリ書き換え装置は、第一の実施形態又は第二の実施形態で説明したフラッシュメモリ書き換え装置において、スレーブ側のマイコンが、マスタ側の書き換え装置とデータの送受信を行う際の通信方式を、マイコンに内蔵されたフラッシュメモリ内に格納されるソフトウェアプログラムにより、ＩＩＣバス通信方式からクロック同期式に切り替える構成としたものである。したがって、本実施形態に係るフラッシュメモリ書き換え装置は、第一の実施形態又は第二の実施形態で説明したフラッシュメモリ書き換え装置と同様の構成となる。
【００３３】
図５は、本発明の第三の実施形態に係るフラッシュメモリ書き換え装置の動作を説明するためのフローチャートである。図６は、本発明の第三の実施形態に係るフラッシュメモリ書き換え装置のＩＩＣバスに転送される信号波形を示す図である。
【００３４】
図６においてＳＤＡはＩＩＣ通信データ信号１０７の信号波形、ＳＣＬはＩＩＣ通信クロック信号１０６の信号波形を示している。６０１はＳＴＡＲＴコンディション、６０２はＳＴＯＰコンディション、６０３はアドレス、６０４はアドレス６０３に対するＡＣＫ、６０５はクロック同期式によって転送されるデータである。
【００３５】
データ６０５の送受信区間ではＳＣＬが“Ｌ”の区間でＳＤＡを変化させることでＩＩＣバスのＳＴＯＰコンディション６０２を発生させないようにすることが可能である。この為、ソフトウェアプログラムにより、ＩＩＣバス通信方式からクロック同期式に通信方式を切り替えても、書き換え装置１０３が常に主導権を得ることができる。本実施形態においては、第一の実施形態と同様に、書き換え装置１０３がＳＴＡＲＴコンディション６０１を生成することでマスタとなり、ＩＩＣバスの主導権を得る。スレーブ側のマイコン１０２ではＳＴＡＲＴコンディション６０１を受理した後、図５に示す処理を実行する。
【００３６】
まず、マイコン１０２は、Ｓ５０１で書き換え装置１０３から送信されたアドレスが自装置を指定しているか否かを判断する。アドレスが一致している場合にはＳ５０２において書き換え装置１０３にＡＣＫ６０４を返信し、Ｓ５０３において自装置に内蔵されるフラッシュメモリ１０１を書き換え可能な状態にする。次に、Ｓ５０４において、ソフトウェアプログラムにより、データ送受信に用いる通信方式のみをＩＩＣバス通信方式からクロック同期式に変更する。その後、Ｓ５０５でマイコン１０２と書き換え装置１０３間でクロック同期式によりデータを送受信することで、フラッシュメモリ１０１の書き換えが行われる。
【００３７】
全てのデータの送受信が完了すると、マイコン１０２は、通信方式をクロック同期式からＩＩＣバス通信方式に戻す。そして、書き換え装置１０３は、ＳＣＬが“Ｈ”の区間にＳＤＡを“Ｌ”から“Ｈ”に変化させることでＳＴＯＰコンディション６０２を生成する。書き換え装置１０３がＳＴＯＰコンディション６０２を生成することでＩＩＣバスは開放され、一連のＩＩＣバス通信が終了する。
【００３８】
以上のように、第三の実施形態に係るフラッシュメモリ書き換え装置によれば、スレーブであるマイコンが、自装置に内蔵するフラッシュメモリを書き換え可能とした後、フラッシュメモリに格納されているソフトウェアプログラムにより、書き換え装置１０３とマイコン１０２とのデータ通信方式をＩＩＣバス通信方式からクロック同期方式に切り替える。これにより、データの送受信の間は、クロック同期方式によってデータが送受信される為、ＩＩＣバス通信方式のように非同期式によりデータ送受信を行う場合に比べ、高速にデータを転送することができる。
【００３９】
又、高速にデータ転送が可能なハードウェアから構成されるＩＩＣバスではないＩＩＣバスが接続されていないマイコンにおいても、フラッシュメモリの書き換えの際はクロック同期式によりデータ送受信を行う為、高速にフラッシュメモリの書き換えを行うことができる。
【００４０】
【発明の効果】
本発明によれば、簡単な回路構成によりフラッシュメモリを書き換えることが可能なフラッシュメモリ書き換え装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第一の実施形態に係るフラッシュメモリ書き換え装置の構成図
【図２】本発明の第一の実施形態に係るフラッシュメモリ書き換え装置のＩＩＣバスに転送される信号波形を示す図
【図３】本発明の第一の実施形態に係るフラッシュメモリ書き換え装置の動作を説明する為のフローチャート
【図４】本発明の第二の実施形態に係るフラッシュメモリ書き換え装置の構成図
【図５】本発明の第三の実施形態に係るフラッシュメモリ書き換え装置の動作を説明するためのフローチャート
【図６】本発明の第三の実施形態に係るフラッシュメモリ書き換え装置のＩＩＣバスに転送される信号波形を示す図
【図７】従来のフラッシュメモリ書き換え装置の構成図
【符号の説明】
１０１ フラッシュメモリ
１０２ マイクロコントローラ
１０３ 書き換え装置
１０４ ユーザ回路
１０５ コネクタ
１０６ ＩＩＣ通信クロック信号
１０７ ＩＩＣ通信データ信号
１０８ 電源信号
１０９ ＧＮＤ信号
Claims (3)
- プログラムを格納するフラッシュメモリを制御するマイコンと、前記マイコンと前記マイコンにより制御される被制御部とを接続するＩＩＣバスと、
前記マイコンと外部書き換え装置との間で行われる前記プログラムの書き換え制御を行う為に、前記外部書き換え装置と前記ＩＩＣバスとを接続するコネクタとを備えるフラッシュメモリ書き換え装置。 - 請求項１記載のフラッシュメモリ書き換え装置であって、
前記マイコンを複数有し、前記複数のマイコンの各々を、前記コネクタに対して並列になるように前記ＩＩＣバスに接続したフラッシュメモリ書き換え装置。 - 請求項１記載のフラッシュメモリ書き換え装置であって、
前記マイコンと前記外部書き換え装置との間の接続制御を前記ＩＩＣバスに基づく通信方式で行い、前記マイコンと前記外部書き換え装置との間のデータ転送をクロック同期式の通信方式で行うフラッシュメモリ書き換え装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002297659A JP2004134014A (ja) | 2002-10-10 | 2002-10-10 | フラッシュメモリ書き換え装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002297659A JP2004134014A (ja) | 2002-10-10 | 2002-10-10 | フラッシュメモリ書き換え装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004134014A true JP2004134014A (ja) | 2004-04-30 |
Family
ID=32287301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002297659A Pending JP2004134014A (ja) | 2002-10-10 | 2002-10-10 | フラッシュメモリ書き換え装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004134014A (ja) |
-
2002
- 2002-10-10 JP JP2002297659A patent/JP2004134014A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100610702B1 (ko) | 데이터 전송 메모리 및 모듈 | |
| US10241955B2 (en) | Dynamically adjustable multi-line bus shared by multi-protocol devices | |
| US7577776B2 (en) | Multiple virtual USB devices with virtual HUB implemented using one USB device controller | |
| JP2002232508A (ja) | 電子装置及び電子装置で使用されるインタフェース・プロトコールを自動的に切り換える方法 | |
| JP2005025767A (ja) | バス接続を介してのランダムアクセスのための方法およびデータ構造 | |
| US8639851B2 (en) | Serial bit processor | |
| JP2008118342A (ja) | 非同期シリアル通信方法及び非同期シリアル通信装置 | |
| JP5332428B2 (ja) | レベルシフト回路及びその方法 | |
| US20150163046A1 (en) | Clock for serial communication device | |
| JPWO2018173623A1 (ja) | １線式シリアルデータ伝送回路及び１線式シリアルデータ伝送方法 | |
| JP2009244991A (ja) | データ通信方法、データ通信システム、電子制御ユニット、及び回路基板 | |
| CN105701056A (zh) | 数据通信设备和用于数据通信的方法 | |
| JP2006079621A (ja) | ベースバンドプロセッサと無線周波数集積モジュールとの間のデジタルプログラミングインターフェース | |
| JP2004134014A (ja) | フラッシュメモリ書き換え装置 | |
| JPH10222464A (ja) | 同期式直列データ転送装置 | |
| TW201904236A (zh) | 串列匯流排中止之際的糾錯計算 | |
| KR20050046932A (ko) | ｉ２Ｃ 버스를 이용한 슬레이브 장치들의 상태 검사 시스템 | |
| JP2009130684A (ja) | 制御信号通信方法、光トランシーバ装置 | |
| JP2002222024A (ja) | マイクロコンピュータ | |
| JP2008535305A (ja) | 非同期遅延を実現する電子回路 | |
| US8935548B2 (en) | DC-DC converter and operating method thereof | |
| JP6596901B2 (ja) | データ転送制御装置及びそれを用いた電子機器 | |
| JP2021150732A (ja) | マスタスレーブ通信システム、電子デバイス、マスタスレーブ通信システムの制御方法、電子デバイスの制御方法 | |
| JP2006201878A (ja) | マイクロコンピュータ | |
| JP2001092804A (ja) | Ｅｅｐｒｏｍインターフェース内蔵マイクロコンピュータ |