JP2021150732A

JP2021150732A - マスタスレーブ通信システム、電子デバイス、マスタスレーブ通信システムの制御方法、電子デバイスの制御方法

Info

Publication number: JP2021150732A
Application number: JP2020046797A
Authority: JP
Inventors: 浩一朗猪; Koichiro Ino
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2020-03-17
Filing date: 2020-03-17
Publication date: 2021-09-27
Also published as: US20210297283A1; US11700144B2

Abstract

【課題】スレーブノードのアドレスの設定に関する製造コストを削減することができるマスタスレーブ通信システムを提供する。【解決手段】マスタスレーブ通信システム１００は、マスタノード１０２からスレーブノードＡ１１１へステップＳ３０４の処理にて確立した通信によって送信した第１の変更アドレスであって初期アドレスと異なる第１の変更アドレスにスレーブノードＡ１１１のアドレスを変更する。【選択図】図４

Description

本発明は、マスタスレーブ通信システム、電子デバイス、マスタスレーブ通信システムの制御方法、電子デバイスの制御方法に関する。

電子デバイスとしてのマスタノードが複数のスレーブノードと通信を行うマスタスレーブ通信システムが知られている。複数のスレーブノードにはそれぞれ固有のアドレスが割り当てられる。マスタノードは、複数のスレーブノードのうち、指定したアドレスに対応するスレーブノードと通信を行う。マスタスレーブ通信システムでは、例えば、各スレーブノードに設けられるアドレス設定端子を用いて各スレーブノードのアドレスが設定される。また、例えば、割り当てられたアドレスが各スレーブノードに設けられるＲＯＭに予め記憶され、各ＲＯＭから読み出されたアドレスが各スレーブノードのアドレスとして設定される（例えば、特許文献１参照）。

特開平５−２９２０９８号公報

しかしながら、上述したように、アドレス設定端子を用いて各スレーブノードのアドレスを設定する場合、全てのスレーブノードにアドレス設定端子を設ける必要がある。この場合、マスタスレーブ通信システムにおいて、部品点数が増えてパッケージの大型化を招き、引いては、製造コストが増大してしまう。

また、上述した特許文献１のように、各スレーブノードのＲＯＭから読み出したアドレスを各スレーブノードのアドレスとして設定する場合、上記アドレスを各スレーブノードのＲＯＭに書き込む作業やＲＯＭに書き込まれたアドレスの管理に或る程度の工数が必要となる。その結果、製造コストが増大してしまう。すなわち、従来では、スレーブノードのアドレスの設定に関する製造コストが増大してしまうという問題が生じる。

本発明の目的は、スレーブノードのアドレスの設定に関する製造コストを削減することができるマスタスレーブ通信システム、電子デバイス、マスタスレーブ通信システムの制御方法、電子デバイスの制御方法を提供することにある。

上記目的を達成するために、本発明のマスタスレーブ通信システムは、マスタノード及び同じ初期アドレスを保持する複数のスレーブノードを備えるマスタスレーブ通信システムであって、前記複数のスレーブノードの中の一のスレーブノードのアドレスとして設定された初期アドレスを用いて、前記マスタノード及び前記一のスレーブノードの通信を確立する通信確立手段と、前記マスタノードから前記一のスレーブノードへ前記確立した通信によって送信された他のアドレスであって前記初期アドレスと異なる他のアドレスに前記一のスレーブノードのアドレスを変更するアドレス変更手段とを備えることを特徴とする。

本発明によれば、スレーブノードのアドレスの設定に関する製造コストを削減することができる。

本発明の実施の形態に係るマスタスレーブ通信システムの構成を概略的に示すブロック図である。図１のスレーブノードの構成を概略的に示すブロック図である。図１のマスタスレーブ通信システムによって実行されるスレーブアドレス設定処理の手順を示すフローチャートである。図１の各スレーブノードのアドレスの変更を説明するための図である。

以下、本発明の実施の形態について図面を参照しながら詳述する。

図１は、本発明の実施の形態に係るマスタスレーブ通信システム１００の構成を概略的に示すブロック図である。図１において、マスタスレーブ通信システム１００は、マスタＩＣ１０１、及び複数のスレーブノードを備える。本実施の形態では、一例として、マスタスレーブ通信システム１００が、３つのスレーブノード、具体的に、スレーブノードＡ１１１、スレーブノードＢ１１２、及びスレーブノードＣ１１３を備える構成について説明する。なお、マスタスレーブ通信システム１００が備えるスレーブノードの個数は３つに限られず、２つ、又は４つ以上であっても良い。例えば、スレーブノードのアドレスのデータ長が８ビットである場合、スレーブノードの最大個数は、２^８−１、つまり、２５５となる。

マスタＩＣ１０１は、１つ以上のマスタノード及びマスタＲＯＭ１０５を備える。本実施の形態では、一例として、マスタスレーブ通信システム１００が、１つのマスタノード、具体的に、マスタノード１０２を備える構成について説明する。

マスタノード１０２は、データ出力端子（ＳＤＡ）及びクロック出力端子（ＣＬＫｏｕｔ）を備える。データ出力端子は、シリアルデータバス１０３に接続され、クロック出力端子は、クロック信号線１０４に接続される。シリアルデータバス１０３及びクロック信号線１０４には、それぞれスレーブノードＡ１１１、スレーブノードＢ１１２、及びスレーブノードＣ１１３が並列に接続される。このように、マスタスレーブ通信システム１００では、１つのマスタノードに対して複数のスレーブノードがぶらさがるように接続される。

マスタスレーブ通信システム１００では、通信方式として、例えば、Ｉ２Ｃ通信が使用される。Ｉ２Ｃ通信では、マスタノード１０２が、クロック出力端子からクロック信号線１０４にシリアル通信用のクロック信号を出力し、データ出力端子からデータ信号を出力する。スレーブノードＡ１１１、スレーブノードＢ１１２、及びスレーブノードＣ１１３のうち、マスタノード１０２に指定されたスレーブノードは、当該クロック信号の立上りエッジ時におけるシリアルデータバス１０３のデータ信号を読み取る。以下では、マスタノード１０２がシリアルデータバス１０３及びクロック信号線１０４を介して各スレーブノードと行う通信を「マスタスレーブ通信」と称する。

また、マスタＩＣ１００は、スレーブノードＡ１１１、スレーブノードＢ１１２、及びスレーブノードＣ１１３へ電力を供給する。図１において、マスタＩＣ１００は、電源線１２１からスレーブノードＡ１１１へ電力を供給し、電源線１２２からスレーブノードＢ１１２へ電力を供給し、電源線１２３からスレーブノードＣ１１３へ電力を供給する。なお、以下では、電源線１２１からスレーブノードＡ１１１へ供給される電力を「Ｖｃｃ−Ａ」とする。電源線１２２からスレーブノードＢ１１２へ供給される電力を「Ｖｃｃ−Ｂ」とする。電源線１２３からスレーブノードＣ１１３へ供給される電力を「Ｖｃｃ−Ｃ」とする。マスタＩＣ１００は、電力の供給のオンオフ制御を電源線１２１〜１２３毎に個別に実施可能である。マスタＲＯＭ１０５は、後述する第１の変更アドレス及び第２の変更アドレスを格納する。第１の変更アドレス及び第２の変更アドレスは、マスタスレーブ通信にて使用される各スレーブノードのアドレスを設定する後述する図３のスレーブアドレス設定処理にて使用される。

次に、スレーブノードＡ１１１、スレーブノードＢ１１２、及びスレーブノードＣ１１３の構成について説明する。スレーブノードＡ１１１、スレーブノードＢ１１２、及びスレーブノードＣ１１３は、図１に示すように、アドレスを設定するためのアドレス設定端子を持たない構成である。なお、本実施の形態では、スレーブノードＡ１１１、スレーブノードＢ１１２、及びスレーブノードＣ１１３は同様の構成であり、以下では、一例として、スレーブノードＡ１１１を用いてその構成を説明する。なお、以下では、スレーブノードＢ１１２の構成要素について、スレーブノードＡ１１１の構成要素の末尾の「Ａ」を「Ｂ」として説明する。また、スレーブノードＣ１１３の構成要素について、スレーブノードＡ１１１の構成要素の末尾の「Ａ」を「Ｃ」として説明する。

図２は、図１のスレーブノードＡ１１１の構成を概略的に示すブロック図である。図２において、スレーブノードＡ１１１は、シリアル／パラレル変換部２０１Ａ、受信アドレスレジスタ２０２Ａ、内部アドレスレジスタ２０３Ａ、ＣＰＵ２０４Ａ、及びＲＯＭ２０５Ａを備える。シリアル／パラレル変換部２０１Ａ、受信アドレスレジスタ２０２Ａ、ＣＰＵ２０４Ａ、及びＲＯＭ２０５Ａは、内部バス２０６Ａを介して互いに接続されている。内部アドレスレジスタ２０３Ａは、ＣＰＵ２０４Ａと接続されている。

シリアル／パラレル変換部２０１Ａは、シリアルデータバス１０３及びクロック信号線１０４と接続される。シリアル／パラレル変換部２０１Ａは、マスタノード１０２から出力されたクロック信号の立上りエッジのタイミングで、マスタノード１０２から出力されたデータ信号を取り込む。シリアル／パラレル変換部２０１Ａは、取り込んだデータ信号に基づくシリアルデータをパラレルデータに変換して内部バス２０６Ａに出力する。また、シリアル／パラレル変換部２０１Ａは、内部バス２０６Ａを介して受信したパラレルデータをシリアルデータに変換して、当該シリアルデータのデータ信号をシリアルデータバス１０３へ出力する。

受信アドレスレジスタ２０２Ａは、マスタノード１０２から受信した後述する第１の変更アドレス又は第２の変更アドレスを保持する。ＣＰＵ２０４Ａは、スレーブノードＡ１１１の全体的な動作制御を司る演算装置である。ＲＯＭ２０５Ａは、ＣＰＵ２０４Ａによる制御に必要な各種情報を格納する。各種情報は、例えば、スレーブノードＡ１１１の初期アドレスを含む。初期アドレスは、マスタノード１０２と初期通信を確立するために用いられる。

スレーブノードＡ１１１には、電源線１２１を介してマスタＩＣ１００から電力が供給される。マスタＩＣ１００から電力が供給されないと、スレーブノードＡ１１１は、ＣＰＵ２０４Ａが動作せず、マスタノード１０２と通信不可能な状態となる。この状態は、実質的に、スレーブノードＡ１１１がマスタノード１０２と未接続状態である。一方、マスタＩＣ１００から電力が供給されると、スレーブノードＡ１１１では、ＣＰＵ２０４Ａが起動し、マスタノード１０２と通信可能な状態となる。この状態は、実質的に、スレーブノードＡ１１１がマスタノード１０２と接続状態である。すなわち、本実施の形態では、マスタＩＣ１００から各スレーブノードへ電力を供給するか否かに基づいてマスタノード１０２と各スレーブノードとの接続状態が制御される。

図３は、図１のマスタスレーブ通信システム１００によって実行されるスレーブアドレス設定処理の手順を示すフローチャートである。図３の処理では、初期状態として、マスタＩＣ１００から全てのスレーブノードへの電力の供給が停止されていることとする。つまり、スレーブノードＡ１１１、スレーブノードＢ１１２、及びスレーブノードＣ１１３が、マスタノード１０２と未接続状態である。

図３において、マスタスレーブ通信システム１００は、マスタＩＣ１００からスレーブノードＡ１１１、スレーブノードＢ１１２及びスレーブノードＣ１１３の中の１つ、例えば、スレーブノードＡ１１１へ電力（Ｖｃｃ−Ａ）を供給する（ステップＳ３０１）。

次いで、マスタスレーブ通信システム１００は、電力が供給されたスレーブノードＡ１１１の初期設定を行う（ステップＳ３０２）。具体的に、スレーブノードＡ１１１では、ＣＰＵ２０４Ａが、ＲＯＭ２０５Ａに格納された初期アドレスを内部アドレスレジスタ２０３Ａへ転送する。これにより、初期アドレスがスレーブノードＡ１１１のアドレスに設定される。初期アドレスは、例えば、二進数で表される値である。本実施の形態では、一例として、初期アドレスを「００００１００」とする。

次いで、マスタスレーブ通信システム１００は、マスタノード１０２により、スレーブノードＡ１１１のアドレス「００００１００」を指定して、マスタノード１０２及びスレーブアドレスＡ１１１のマスタスレーブ通信を開始する（ステップＳ３０３）。ステップＳ３０３では、マスタノード１０２が、スレーブノードＡ１１１のアドレス「００００１００」を示すデータ信号をシリアルデータバス１０３へ出力する。

次いで、マスタスレーブ通信システム１００は、スレーブノードＡ１１１のシリアル／パラレル変換部２０１Ａが上記データ信号を受信すると、上記データ信号が示すアドレス（以下、「指定アドレス」という。）を受信アドレスレジスタ２０２Ａに格納する。マスタスレーブ通信システム１００は、ＣＰＵ２０４Ａにより、受信アドレスレジスタ２０２Ａに格納された指定アドレスと、内部アドレスレジスタ２０３Ａに保持されたアドレス、つまり、スレーブノードＡ１１１のアドレスとして設定された初期アドレス「００００１００」とを比較する。比較した結果、２つのアドレスが一致した場合、マスタスレーブ通信システム１００は、マスタノード１０２及びスレーブノードＡ１１１のマスタスレーブ通信を確立する（ステップＳ３０４）（通信確立手段）。

次いで、マスタスレーブ通信システム１００は、スレーブノードＡ１１１のアドレスを変更する（ステップＳ３０５）（アドレス変更手段）。具体的に、マスタノード１０２が、ＲＯＭ１０４に格納された第１の変更アドレスを、シリアルデータバス１０３を介してスレーブノードＡ１１１へ送信する（送信手段）。第１の変更アドレスは、初期アドレスと異なるアドレスであってマスタスレーブ通信における固有のアドレス、例えば、「００００１０１」である。スレーブノードＡ１１１は、受信した第１の変更アドレスを内部アドレスレジスタ２０３Ａへ転送する。これにより、スレーブノードＡ１１１のアドレスが、図４に示すように、初期アドレス「００００１００」から第１の変更アドレス「００００１０１」に切り替わる。

次いで、マスタスレーブ通信システム１００は、スレーブノードＡ１１１のアドレスが、初期アドレス「００００１００」から第１の変更アドレス「００００１０１」に正常に切り替わったか否かを検証する。具体的に、マスタスレーブ通信システム１００は、マスタノード１０２により、第１の変更アドレス「００００１０１」を指定して、マスタノード１０２及びスレーブアドレスＡ１１１のマスタスレーブ通信を開始する（ステップＳ３０６）。その後、マスタスレーブ通信システム１００は、マスタノード１０２及びスレーブノードＡ１１１のマスタスレーブ通信を確立したか否かを判別する（ステップＳ３０７）。

ステップＳ３０７の判別の結果、マスタノード１０２及びスレーブノードＡ１１１のマスタスレーブ通信を確立しない場合、スレーブノードＡ１１１のアドレスが初期アドレから第１の変更アドレスに正常に切り替わっていない。この場合、マスタスレーブ通信システム１００は、ステップＳ３０３の処理に戻る。マスタスレーブ通信システム１００は、マスタノード１０２により、初期アドレス「００００１００」を指定して、スレーブノードＡ１１１のアドレスの変更を再度行う。

ステップＳ３０７の判別の結果、マスタノード１０２及びスレーブノードＡ１１１のマスタスレーブ通信を確立した場合、スレーブノードＡ１１１のアドレスが初期アドレス
から第１の変更アドレスに正常に切り替わっている。この場合、マスタスレーブ通信システム１００は、スレーブノードＡ１１１以外のスレーブノード、例えば、スレーブノードＢ１１２のアドレスの設定を開始する。具体的に、マスタスレーブ通信システム１００は、マスタＩＣ１００からスレーブノードＢ１１２へ電力（Ｖｃｃ−Ｂ）を供給する（ステップＳ３０８）。このとき、スレーブノードＡ１１１には電力が供給され続け、スレーブノードＡ１１１のアドレス「０００１０１」の設定は保持される。

次いで、マスタスレーブ通信システム１００は、電力が供給されたスレーブノードＢ１１２の初期設定を行う（ステップＳ３０９）。ステップＳ３０９では、ステップＳ３０２と同様に、スレーブノードＢ１１２のＲＯＭ２０５Ｂに格納された初期アドレスが、スレーブノードＢ１１２のアドレスに設定される。ここで、ＲＯＭ２０５Ｂに格納された初期アドレスは、スレーブノードＡ１１１のＲＯＭ２０５Ａに格納された初期アドレスと同じアドレス「００００１００」である。

次いで、マスタスレーブ通信システム１００は、マスタノード１０２により、スレーブノードＢ１１２のアドレス「００００１００」を指定して、マスタノード１０２及びスレーブアドレスＢ１１２のマスタスレーブ通信を開始する（ステップＳ３１０）。ステップＳ３１０では、マスタノード１０２が、シリアルデータバス１０３にスレーブノードＢ１１２のアドレス「００００１００」を示すデータ信号を出力する。

次いで、マスタスレーブ通信システム１００は、スレーブノードＢ１１２のシリアル／パラレル変換部２０１Ｂが上記データ信号を受信すると、上述したように、受信した上記データ信号が示す指定アドレスと、設定されたスレーブノードＢ１１２のアドレス（初期アドレス）とを比較する。比較した結果、２つのアドレスが一致した場合、マスタスレーブ通信システム１００は、マスタノード１０２及びスレーブノードＢ１１２のマスタスレーブ通信を確立する（ステップＳ３１１）。

次いで、マスタスレーブ通信システム１００は、スレーブノードＢ１１２のアドレスを変更する（ステップＳ３１２）。具体的に、マスタノード１０２が、ＲＯＭ１０４に格納された第２の変更アドレスを、シリアルデータバス１０３を介してスレーブノードＢ１１２へ送信する。第２の変更アドレスは、初期アドレス及び第１の変更アドレスと異なるアドレスであってマスタスレーブ通信システムにおける固有のアドレス、例えば、「００００１１０」である。スレーブノードＢ１１２は、受信した第２の変更アドレスを内部アドレスレジスタ２０３Ｂへ転送する。これにより、スレーブノードＢ１１２のアドレスが、図４に示すように、初期アドレス「００００１００」から第２の変更アドレス「００００１１０」に切り替わる。

次いで、マスタスレーブ通信システム１００は、スレーブノードＢ１１２のアドレスが、初期アドレス「００００１００」から第２の変更アドレス「００００１１０」に正常に切り替わったか否かを検証する。具体的に、マスタスレーブ通信システム１００は、マスタノード１０２により、第２の変更アドレス「００００１１０」を指定して、マスタノード１０２及びスレーブアドレスＢ１１２のマスタスレーブ通信を開始する（ステップＳ３１３）。その後、マスタスレーブ通信システム１００は、マスタノード１０２及びスレーブノードＢ１１２のマスタスレーブ通信を確立したか否かを判別する（ステップＳ３１４）。

ステップＳ３１４の判別の結果、マスタノード１０２及びスレーブノードＢ１１２のマスタスレーブ通信を確立しない場合、スレーブノードＢ１１２のアドレスが初期アドレスから第２の変更アドレスに正常に切り替わっていない。この場合、マスタスレーブ通信システム１００は、ステップＳ３１０の処理に戻る。マスタスレーブ通信システム１００は、マスタノード１０２により、初期アドレス「００００１００」を指定して、スレーブノードＢ１１２のアドレスの変更を再度行う。

ステップＳ３１４の判別の結果、マスタノード１０２及びスレーブノードＢ１１２のマスタスレーブ通信を確立した場合、スレーブノードＢ１１２のアドレスが初期アドレスから第２の変更アドレスに正常に切り替わっている。この場合、マスタスレーブ通信システム１００は、スレーブノードＡ１１１、スレーブノードＢ１１２以外のスレーブノードであるスレーブノードＣ１１３のアドレスの設定を開始する。具体的に、マスタスレーブ通信システム１００は、マスタＩＣ１００からスレーブノードＣ１１３へ電力（Ｖｃｃ−Ｃ）を供給する（ステップＳ３１５）。このとき、スレーブノードＡ１１１及びスレーブノードＢ１１２には電力が供給され続け、スレーブノードＡ１１１のアドレス「０００１０１」の設定及びスレーブノードＢ１１２のアドレス「０００１１０」の設定は保持される。

次いで、マスタスレーブ通信システム１００は、電力が供給されたスレーブノードＣ１１３の初期設定を行う（ステップＳ３１６）。ステップＳ３１６では、ステップＳ３０２と同様に、スレーブノードＣ１１３のＲＯＭ２０５Ｃに格納された初期アドレスが、スレーブノードＣ１１３のアドレスに設定される。ここで、ＲＯＭ２０５Ｃに格納された初期アドレスは、ＲＯＭ２０５Ａ及びＲＯＭ２０５Ｂに格納された初期アドレスと同じアドレス「００００１００」である。しかし、ステップＳ３０５，ステップＳ３１２において、スレーブノードＡ１１１及びスレーブノードＢ１１２の各アドレスは、初期アドレスと異なるアドレスに変更されているので、スレーブノードＣ１１３のアドレスが他のスレーブノードのアドレスと重複することは無い。次いで、マスタスレーブ通信システム１００は、本処理を終了する。

上述した実施の形態によれば、マスタノード１０２からスレーブノードＡ１１１へステップＳ３０４の処理にて確立した通信によって送信された第１の変更アドレスであって初期アドレスと異なる第１の変更アドレスにスレーブノードＡ１１１のアドレスが変更される。すなわち、スレーブノードＡ１１１の設定において、スレーブノードＡ１１１のＲＯＭ２０５ＡにスレーブノードＡ１１１のアドレスを予め書き込む必要がなく、また、スレーブノードＡ１１１にアドレス設定端子を設ける必要もない。これにより、スレーブノードのアドレスの設定に関する製造コストを削減することができる。

また、上述した実施の形態では、第１の変更アドレスを用いたマスタノード１０２及びスレーブノードＡ１１１の通信可否が判別される。これにより、製造コストを増やすことなく、変更されたスレーブノードＡ１１１のアドレスの妥当性を確認することができる。

上述した実施の形態では、各スレーブノードへ電力を供給するか否かに基づいてマスタノード１０２と各スレーブノードとの接続状態が制御される。これにより、製造コストを増やすことなく、マスタノード１０２と各スレーブノードとの接続状態を制御することができる。

第１の変更アドレス及び第２の変更アドレスはそれぞれ、マスタスレーブ通信にて使用される固有のアドレスである。これにより、マスタスレーブ通信において、スレーブノード毎に異なるアドレスを設定することができる。

以上、本発明について、上述した実施の形態を用いて説明したが、本発明は上述した実施の形態に限定されるものではない。例えば、スレーブノードＡ１１１、スレーブノードＢ１１２、及びスレーブノードＣ１１３にそれぞれシリアルデータバス１０３及びクロック信号線１０４との接続を切り替えるスイッチを設け、このスイッチをオン・オフ制御することで、マスタノード１０２及び各スレーブノードの接続状態を制御しても良い。

１００マスタスレーブ通信システム
１０２マスタノード
１１１スレーブノードＡ
１１２スレーブノードＢ
１１３スレーブノードＣ

Claims

マスタノード及び同じ初期アドレスを保持する複数のスレーブノードを備えるマスタスレーブ通信システムであって、
前記複数のスレーブノードの中の一のスレーブノードのアドレスとして設定された初期アドレスを用いて、前記マスタノード及び前記一のスレーブノードの通信を確立する通信確立手段と、
前記マスタノードから前記一のスレーブノードへ前記確立した通信によって送信された他のアドレスであって前記初期アドレスと異なる他のアドレスに前記一のスレーブノードのアドレスを変更するアドレス変更手段とを備えることを特徴とするマスタスレーブ通信システム。
前記他のアドレスを用いた前記マスタノード及び前記一のスレーブノードの通信可否を判別する判別手段を更に備えることを特徴とする請求項１記載のマスタスレーブ通信システム。
前記一のスレーブノードへ電力を供給するか否かに基づいて前記マスタノードと前記一のスレーブノードとの接続状態を制御することを特徴とする請求項１又は２記載のマスタスレーブ通信システム。
前記通信を行うためのデータバスへ前記一のスレーブノードを接続するか否かに基づいて前記マスタノードと前記一のスレーブノードとの接続状態を制御することを特徴とする請求項１又は２記載のマスタスレーブ通信システム。
前記他のアドレスは、前記データバスを介する通信にて使用される固有のアドレスであることを特徴とする請求項４記載のマスタスレーブ通信システム。
同じ初期アドレスを保持する複数のスレーブノードと通信を行う電子デバイスであって、
前記複数のスレーブノードの中の一のスレーブノードのアドレスとして設定された初期アドレスを用いて前記一のスレーブノードと通信を確立する通信確立手段と、
前記確立した通信によって前記一のスレーブノードへ前記初期アドレスと異なる他のアドレスを送信する送信手段とを備えることを特徴とする電子デバイス。
前記他のアドレスを用いた前記一のスレーブノードとの通信可否を判別する判別手段を更に備えることを特徴とする請求項６記載の電子デバイス。
前記一のスレーブノードへ電力を供給するか否かに基づいて前記一のスレーブノードとの接続状態を制御することを特徴とする請求項６又は７記載の電子デバイス。
前記通信を行うためのデータバスへ前記一のスレーブノードを接続するか否かに基づいて前記一のスレーブノードとの接続状態を制御することを特徴とする請求項６又は７記載の電子デバイス。
前記他のアドレスは、前記データバスを介する通信にて使用される固有のアドレスであることを特徴とする請求項９記載の電子デバイス。
前記電子デバイスは、マスタノードであることを特徴とする請求項６乃至１０のいずれか１項に記載の電子デバイス。
マスタノード及び同じ初期アドレスを保持する複数のスレーブノードを備えるマスタスレーブ通信システムの制御方法であって、
前記複数のスレーブノードの中の一のスレーブノードのアドレスとして設定された初期アドレスを用いて、前記マスタノード及び前記一のスレーブノードの通信を確立する通信確立ステップと、
前記マスタノードから前記一のスレーブノードへ前記確立した通信によって送信された他のアドレスであって前記初期アドレスと異なる他のアドレスに前記一のスレーブノードのアドレスを変更するアドレス変更ステップとを有することを特徴とするマスタスレーブ通信システムの制御方法。
同じ初期アドレスを保持する複数のスレーブノードと通信を行う電子デバイスの制御方法であって、
前記複数のスレーブノードの中の一のスレーブノードのアドレスとして設定された初期アドレスを用いて前記一のスレーブノードと通信を確立する通信確立ステップと、
前記確立した通信によって前記一のスレーブノードへ前記初期アドレスと異なる他のアドレスを送信する送信ステップとを有することを特徴とする電子デバイスの制御方法。