CN114968899A - 一种实现芯片通讯的控制电路、系统及方法 - Google Patents

Abstract

本申请公开了一种实现芯片通讯的控制电路、系统及方法，该控制电路包括：主机、第一芯片和第二芯片，其中，主机包括第一总线接口和第二总线接口，第一芯片包括第一接口和第二接口，第二芯片包括第三接口和第四接口；第一总线接口分别连接第一接口和第四接口，第二总线接口分别连接第二接口和第三接口。本申请所提供的控制电路，可以在芯片的不同模式下配置芯片的设备地址，例如，在一种模式下控制主机与第一芯片正确连接，配置第一芯片的设备地址；在另一种模式下控制主机与第二芯片正确连接，配置第二芯片的设备地址，在不增加控制管脚的前提下，使主机可以通过不同的设备地址实现对特定芯片的通讯，降低芯片控制的复杂度，减少成本。

Description

一种实现芯片通讯的控制电路、系统及方法

技术领域

本申请涉及电子技术领域，尤其涉及一种实现芯片通讯的控制电路、系统及方法。

背景技术

在芯片的应用场景中，通常会出现一个主设备挂载多个芯片的情况，主设备希望可以分别对每个芯片实现通讯。一般的通讯协议都具备识别从设备的能力，例如，串行外设接口SPI协议可以通过片选管脚对特定的芯片进行通讯，I2C协议可以通过芯片的设备地址对特定的芯片进行通讯。

在日常生产中，同一批生产出来的芯片是相同的，即具有相同的设备地址，所以当主设备通过I2C总线连接多个具有相同设备地址的芯片时，无法通过设备地址区分芯片。目前可以通过在每个芯片上增加控制管脚，实现对芯片设备地址的切换，从而使主设备可以基于I2C协议以及设备地址识别不同的芯片，实现对特定芯片的通讯。但是增加管脚会增加芯片的成本，并且对芯片的控制更为复杂。

发明内容

有鉴于此，本申请实施例提供了一种实现芯片通讯的控制电路、系统及方法，以便降低对芯片控制的复杂性，并且尽可能地减少成本。

第一方面，本申请实施例提供了一种实现芯片通讯的控制电路，所述电路包括：主机、第一芯片和第二芯片，所述主机包括第一总线接口和第二总线接口，所述第一芯片包括第一接口和第二接口，所述第二芯片包括第三接口和第四接口；

所述第一总线接口分别连接所述第一接口和所述第四接口，所述第二总线接口分别连接所述第二接口和所述第三接口。

在一种可能的实现方式中，所述第一芯片包括第一选择器、第二选择器、第一存储器以及第一逻辑控制器，所述第一逻辑控制器包括第三总线接口和第四总线接口；

所述第一选择器与所述第一接口、所述第二接口、所述第一存储器、所述第三总线接口相连接；

所述第二选择器与所述第一接口、所述第二接口、所述第一存储器、所述第四总线接口相连接；

所述第一存储器，用于控制所述第一芯片处于不同的模式。

在一种可能的实现方式中，所述第二芯片包括第三选择器、第四选择器、第二存储器以及第二逻辑控制器，所述第二逻辑控制器包括第五总线接口和第六总线接口；

所述第三选择器与所述第三接口、所述第四接口、所述第二存储器、所述第五总线接口相连接；

所述第四选择器与所述第三接口、所述第四接口、所述第二存储器、所述第六总线接口相连接；

所述第二存储器，用于控制所述第二芯片处于不同的模式。

在一种可能的实现方式中，所述第一选择器包括第一输入引脚、第二输入引脚和第一输出引脚，所述第二选择器包括第三输入引脚、第四输入引脚和第二输出引脚；

所述第一输入引脚、所述第四输入引脚均与所述第一接口相连接；

所述第二输入引脚、所述第三输入引脚均与所述第二接口相连接；

所述第一输出引脚与所述第三总线接口相连接；

所述第二输出引脚与所述第四总线接口相连接。

在一种可能的实现方式中，所述第三选择器包括第五输入引脚、第六输入引脚和第三输出引脚，所述第四选择器包括第七输入引脚、第八输入引脚和第四输出引脚；

所述第五输入引脚、所述第八输入引脚均与所述第三接口相连接；

所述第六输入引脚、所述第七输入引脚均与所述第四接口相连接；

所述第三输出引脚与所述第五总线接口相连接；

所述第四输出引脚与所述第六总线接口相连接。

在一种可能的实现方式中，所述第一芯片还包括第五选择器；

所述第五选择器，用于选择所述第一芯片的设备地址，并将携带所述第一芯片的设备地址的信号发送给所述第一逻辑控制器。

在一种可能的实现方式中，所述第二芯片还包括第六选择器；

所述第六选择器，用于选择所述第二芯片的设备地址，并将携带所述第二芯片的设备地址的信号发送给所述第二逻辑控制器。

第二方面，本申请实施例提供了一种实现芯片通讯的控制系统，所述系统包括上述第一方面所述的控制电路，还包括控制器，所述电路包括：主机、第一芯片和第二芯片；

所述控制器，用于控制所述第一芯片/第二芯片选择相应的设备地址，以实现所述第一芯片/第二芯片与所述主机的通讯。

在一种可能的实现方式中，所述第一芯片包括第一存储器，所述第二芯片包括第二存储器；

所述控制器，具体用于通过配置所述第一存储器的模式控制位，控制所述第一芯片选择相应的设备地址；通过配置所述第二存储器的模式控制位，控制所述第二芯片选择相应的设备地址。

第三方面，本申请实施例提供了一种实现芯片通讯的控制方法，所述方法包括：

当第一芯片的第一存储器的模式控制位为第一模式时，配置所述第一芯片的设备地址为第一设备地址；

控制主机的第一总线接口与第二总线接口交换，并将第二芯片的第二存储器的模式控制位配置为第二模式；

取消所述交换操作，配置所述第二芯片的设备地址为第二设备地址。

第四方面，本申请实施例提供了一种电子设备，所述设备包括：存储器以及处理器；

所述存储器用于存储相关的程序代码；

所述处理器用于调用所述程序代码，执行上述第三方面所述的实现芯片通讯的控制方法。

第五方面，本申请实施例提供了一种计算机可读存储介质，所述计算机可读存储介质用于存储计算机程序，所述计算机程序用于执行上述第三方面所述的实现芯片通讯的控制方法。

由此可见，本申请实施例具有如下有益效果：

在本申请实施例的上述实现方式中，提供了一种实现芯片通讯的控制电路，该控制电路包括：主机、第一芯片和第二芯片，其中，主机包括第一总线接口和第二总线接口，第一芯片包括第一接口和第二接口，第二芯片包括第三接口和第四接口；第一总线接口分别连接第一接口和第四接口，第二总线接口分别连接第二接口和第三接口。通过本申请实施例所提供的控制电路，可以在芯片的不同模式下配置芯片的设备地址，例如，在一种模式下控制主机与第一芯片正确连接，配置第一芯片的设备地址；在另一种模式下控制主机与第二芯片正确连接，配置第二芯片的设备地址，从而在不增加控制管脚的前提下，使主机可以通过不同的设备地址实现对特定芯片的通讯，降低芯片控制的复杂度，减少成本。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见，下面描述中的附图仅仅是本申请中提供的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种主机与芯片的连接方式的示意图；

图2为本申请实施例提供的一种实现芯片通讯的控制电路的示意图；

图3为本申请实施例提供的另一种实现芯片通讯的控制电路的示意图；

图4为本申请实施例提供的一种应用场景下实现芯片通讯的控制电路的示意图；

图5为本申请实施例提供的另一种应用场景下实现芯片通讯的控制电路的示意图；

图6为本申请实施例提供的一种实现芯片通讯的控制系统的示意图；

图7为本申请实施例提供的一种实现芯片通讯的控制方法的流程图；

图8为本申请实施例提供的一种电子设备的示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整的描述，所描述的实施例仅为本申请示例性的实施方式，并非全部实现方式。本领域技术人员可以结合本申请的实施例，在不进行创造性劳动的情况下，获得其他的实施例，而这些实施例也在本申请的保护范围之内。

一般的通讯协议都具备识别从设备的能力，例如，当芯片作为从设备时，I2C协议可以通过芯片的设备地址对特定的芯片进行通讯，。在日常生产中，同一批次生产出来的芯片是相同的，即具有相同的设备地址，所以当主设备通过I2C总线连接多个具有相同设备地址的芯片时，无法通过设备地址区分芯片。目前可以通过在每个芯片上增加控制管脚，实现对芯片设备地址的切换，从而使主设备可以基于I2C协议以及设备地址识别不同的芯片，实现对特定芯片的通讯。但是增加管脚会增加芯片的成本，并且对芯片的控制更为复杂。

基于此，本申请实施例提供一种实现芯片通讯的控制电路，使主机可以通过不同的设备地址实现对特定芯片的通讯，并且降低芯片控制的复杂性。具体地，该控制电路可以包括：主机、第一芯片和第二芯片，其中，主机包括第一总线接口和第二总线接口，第一芯片包括第一接口和第二接口，第二芯片包括第三接口和第四接口；第一总线接口分别连接第一接口和第四接口，第二总线接口分别连接第二接口和第三接口。通过本申请实施例所提供的控制电路，在不增加控制管脚的情况下，主机可以通过不同的设备地址实现对特定芯片的通讯，既可以减少成本，也可以降低对芯片控制的复杂性。

下面首先结合一种应用场景介绍本申请所涉及的技术背景。

参见图1，为本申请实施例提供的一种主机与芯片的连接方式的示意图。

在该应用场景中，主机101通过I2C总线连接有两个芯片，即芯片1和芯片2。主机即作为基于I2C总线通讯的主设备，芯片即作为基于I2C总线通讯的从设备。其中，I2C总线是一种双向二线制同步串行总线，它只需要两根线即可在连接于总线上的器件之间传送信息，即串行数据线(Serial Data Line，SDA)和串行时钟线(Serial Clock，SCL)，SDA负责在设备间传输串行数据，SCL负责产生同步时钟脉冲。如图1所示，主机101的SCL引脚和芯片1的SCL引脚、芯片2的SCL引脚连接，主机101的SDA引脚和芯片1的SDA引脚、芯片2的SDA引脚连接，即主机101可以通过I2C总线实现与芯片1、芯片2的正常通讯。

由于I2C总线是通过设备地址识别不同的芯片，所以当芯片1和芯片2的设备地址不同时，主机可以单独对芯片1实现通讯，也可以单独对芯片2实现通讯。例如，当芯片1的设备地址为设备地址1、芯片2的设备地址为设备地址2时，如果主机发送设备地址1的寻址请求，那么I2C总线即可根据设备地址1选择到芯片1，从而实现主机与芯片1之间的通讯。当芯片1和芯片2的设备地址相同均为设备地址3时，当主机试图通过设备地址3的寻址请求实现对芯片1的单独通讯时，芯片2也会检查发现自身的设备地址与寻址请求中的设备地址相同，从而也建立与主机之间的通讯，因此主机无法实现对芯片1或芯片2的单独通讯。基于此，本申请实施例提供了一种实现芯片通讯的控制电路，下面将结合附图进行说明。

参见图2，图2为本申请实施例提供的一种实现芯片通讯的控制电路的示意图。

该电路包括主机201、第一芯片202以及第二芯片203；其中，主机201包括第一总线接口和第二总线接口，第一芯片202包括第一接口和第二接口，第二芯片203包括第三接口和第四接口；

其中，第一总线接口分别连接第一接口和第四接口，第二总线接口分别连接第二接口和第三接口。

基于图2中控制电路的连接方式，可以控制芯片处于不同的模式，并且在相应的模式下分别配置第一芯片的设备地址和第二芯片的设备地址，例如，在一种模式下控制主机与第一芯片正确连接，配置第一芯片的设备地址；在另一种模式下控制主机与第二芯片正确连接，配置第二芯片的设备地址，并且第一芯片的设备地址和第二芯片的设备地址不同，从而使得主机后续可以通过不同的设备地址实现对特定芯片的通讯，降低芯片控制的复杂度。

下面将结合第一芯片和第二芯片的内部结构，介绍实现芯片通讯的原理。

参见图3，图3为本申请实施例提供的另一种实现芯片通讯的控制电路的示意图。

如图3所示，第一芯片202包括：第一选择器301、第二选择器302、第一存储器303以及第一逻辑控制器304，第一逻辑控制器304包括第三总线接口和第四总线接口；第二芯片203包括第三选择器305、第四选择器306、第二存储器307以及第二逻辑控制器308，第二逻辑控制器308包括第五总线接口和第六总线接口；

其中，第一选择器301与第一接口、第二接口、第一存储器303、第三总线接口相连接；第二选择器302与第一接口、第二接口、第一存储器303、第四总线接口相连接；第三选择器305与第三接口、第四接口、第二存储器307、第五总线接口相连接；第四选择器306与第三接口、第四接口、第二存储器307、第六总线接口相连接。

基于上述控制电路实现对第一芯片202和第二芯片203的通讯时，可以配置第一芯片202中第一存储器303的任一位为模式控制位，其中，该模式控制位可以实现第一模式和第二模式的切换。另外，也可以配置第二芯片203中第二存储器307的任一位为模式控制位，其中，该模式控制位也可以实现第一模式和第二模式的切换。通过对第一芯片和第二芯片中模式控制位的切换，实现主机201对特定芯片的通讯。其中，模式控制位可以用0或1表示，0表示第一模式，1表示第二模式。

需要说明的是，芯片中模式控制位的切换可以由单独的控制器实现，也可以由主机配置实现，即通过主机与芯片的交互，配置芯片的模式控制位，本申请实施例对此不做限定。

在该实施例所示的控制电路中，可以设置第一存储器303和第二存储器307的模式控制位初始均为0，即第一模式。在第一模式时，可以基于模式控制位配置第一芯片202的设备地址为第一设备地址，以便主机201可以通过第一设备地址的寻址请求，建立与第一芯片202之间的通讯。

在一种可能的实现方式中，第一存储器303中可以存储有多个设备地址，以便将设备地址分配给第一芯片202，并且第一存储器303可以将该设备地址发送给第一逻辑控制器304，以便主机201可以通过建立与第一逻辑控制器304的连接，利用该设备地址的寻址请求实现与第一芯片202的通讯。同理，第二存储器307中可以存储有多个设备地址，以便将设备地址分配给第二芯片203，并且第二存储器307可以将分配给第二芯片203的设备地址发送给第二逻辑控制器308，以便主机201可以通过建立与第二逻辑控制器308的连接，实现与第二芯片203的通讯。

具体实现时，第一存储器303将模式控制位的信号分别发送给第一选择器301和第二选择器302，以便实现与芯片接口的连接。在第一模式时，第一芯片202的第一选择器301通过第一接口与第一总线接口相连接，与第二接口断开连接，第一选择器301与第三总线接口相连接。第二选择器302通过第二接口与第二总线接口相连接，与第一接口断开连接，第二选择器302与第四总线接口相连接，这样建立了主机201与第一逻辑控制器304之间的正确连接，即第一总线接口连接第三总线接口，第二总线接口连接第四总线接口。第一存储器303可以将配置给第一芯片202的第一设备地址发送给第一逻辑控制器304，以便主机201将第一设备地址的寻址请求发送给第一逻辑控制器304时，可以通过第一设备地址选择第一芯片202，实现主机201与第一芯片202的通讯。

在第一模式时，基于图3所示的控制电路，第二芯片203的第三选择器305通过第三接口与第二总线接口相连接，与第四接口断开连接，第三选择器305与第五总线接口相连接。第四选择器306通过第四接口与第一总线接口相连接，与第三接口断开连接，第四选择器306与第六总线接口相连接，即，主机201的第一总线接口连接第六总线接口，第二总线接口连接第五总线接口，主机201与第二芯片203的第二逻辑控制器308为反接状态，无法实现主机201与第二芯片203的通讯。

因此当主机201实现与第二芯片203的通讯时，首先控制主机201的第一总线接口和第二总线接口交换，当接口交换后，主机201与第二逻辑控制器308的连接为正确连接，即，第一总线接口连接第五总线接口，第二总线接口连接第六总线接口。此时，主机201可以配置第二芯片203的第二设备地址信息并存储到第二存储器307中。然后切换第二存储器的307的模式控制位为1，即第二模式，在第二模式下主机201与第二芯片203的第二逻辑控制器308为反接状态，无法实现通讯。然后将主机201的第一总线接口与第二总线接口再次交换，即重新换为原来的位置，那么在第二模式下，主机201与第二逻辑控制器308为正确连接状态，即，第二芯片203的第三选择器305通过第四接口与第一总线接口相连接，与第三接口断开连接，第三选择器305与第五总线接口相连接。第四选择器306通过第三接口与第二总线接口相连接，与第四接口断开连接，第四选择器306与第六总线接口相连接，即，第一总线接口连接第五总线接口，第二总线接口连接第六总线接口，这样建立了主机201与第二逻辑控制器308之间的正确连接。此时第二存储器307可以将存储的第二设备地址发送给第二逻辑控制器308，作为第二芯片203的有效设备地址，以便第二逻辑控制器308可以基于第二设备地址的寻址请求，实现主机与第二芯片203的通讯。

在本申请的上述实施例中，第一逻辑控制器可以通过第一存储器获取第一芯片的设备地址，在另一种可能的实现方式中，当第一存储器中存储控制较小时，无法为第一芯片分配设备地址，此时第一芯片中还可以通过内部的第五选择器选择第一芯片的设备地址。具体地，第五选择器与第一存储器、第一逻辑控制器相连接。当第一存储器的模式控制位为0时，第一存储器将第一模式的信号发送给第五选择器，第五选择器的选择输入端可以选择与第一模式相对应的第一设备地址，作为第一芯片的有效设备地址。然后将第一设备地址发送给第一逻辑控制器，以便主机在建立与第一逻辑控制器的连接之后，可以通过第一设备地址的寻址请求，实现与第一芯片的通讯。

同样地，在另一种可能的实现方式中，当第二存储器的存储空间较小时，第二芯片也可以基于内部的第六选择器选择第二芯片的设备地址。具体地，第六选择器与第二存储器、第二逻辑控制器相连接。当第二存储器的模式控制位为1时，将第二模式的信号发送给第六选择器，第六选择器的选择输入端可以选择与第二模式相对应的第二设备地址，作为第二芯片的有效设备地址。然后将第二设备地址发送给第二逻辑控制器，以便主机在建立与第二逻辑控制器的连接之后，可以通过第二设备地址的寻址请求，实现与第二芯片的通讯。

下面将结合具体应用场景对实现芯片通讯的控制电路的工作原理进行具体说明。

参见图4，图4为一种应用场景下实现芯片通讯的控制电路的示意图。

在该应用场景中，控制电路包括主机401、第一芯片402和第二芯片403，主机与第一芯片、第二芯片之间通过I2C总线连接。

主机的第一总线接口对应SCL接口、第二总线接口对应SDA接口；第一芯片包括第一选择器S1、第二选择器S2、第一存储器以及第一逻辑控制器，其中，第一逻辑控制器的第三总线接口可以为SCL接口，第四总线接口可以为SDA接口。第二芯片包括第三选择器S3、第四选择器S4、第二存储器以及第二逻辑控制器，第二逻辑控制器的第五总线接口可以为SCL接口，第六总线接口可以为SDA接口。

其中，默认第一存储器和第二存储器的初始模式控制位为0，并且第一存储器和第二存储器均可以存储有多个设备地址。在一种可能的实现方式中，第一存储器和第二存储器可以为非易失性存储器，即断电后存储器中所存储的数据不会丢失。

由图4可知，S1的输入端由第一输入引脚0和第二输入引脚1组成，S2的输入端由第三输入引脚0和第四输入引脚1组成。当模式控制位为0时，第一输入引脚0和第三输入引脚0接通；当控制模式位为1时，第二输入引脚1和第四输入引脚1接通。

初始时第一存储器的模式控制位为0，此时S1的输入端通过第一输入引脚0连接第一芯片的第一接口，即连接到主机的SCL接口，S1的第一输出引脚连接到第一逻辑控制器的SCL接口。S2的输入端通过第三输入引脚0连接第一芯片的第二接口，即连接主机的SDA接口，S2的第二输出引脚连接到第一逻辑控制器的SDA接口，这样建立了主机与第一逻辑控制器之间的连接。此时第一存储器从自身保存的设备地址信息中选择设备地址1发送给第一逻辑控制器，作为第一芯片的有效设备地址。后续主机可以将设备地址1的寻址请求发送给第一逻辑控制器，第一逻辑控制器基于设备地址1选择到第一芯片，从而建立主机与第一芯片之间的通讯。

第二芯片中S3的输入端由第五输入引脚0和第六输入引脚1组成，S4的输入端由第七输入引脚0和第八输入引脚1组成。当第二存储器的模式控制位为0时，S3的输入端通过第五输入引脚0连接第二芯片的第三接口，即连接到主机的SDA接口，S3的第三输出引脚连接到第二逻辑控制器的SCL接口。S4的输入端通过第七输入引脚0连接第二芯片的第四接口，即连接主机的SCL接口，S4的第四输出引脚连接到第二逻辑控制器的SDA接口，即主机与第二逻辑控制器为反接状态。此时，可以控制主机的SCL接口和SDA接口交换，当接口交换后，主机与第二逻辑控制器的连接即为正确连接，即主机的SCL接口连接到第二逻辑控制器的SCL接口，主机的SDA接口连接到第二逻辑控制器的SDA接口。此时主机可以配置第二芯片的设备地址为设备地址2并存储到第二存储器中。然后切换第二存储器的模式控制位为1，即第二模式，此时，S3的输入端通过第六输入引脚1连接第二芯片的第四接口，即连接到主机的SDA接口，S3的第三输出引脚连接到第二逻辑控制器的SCL接口。S4的输入端通过第八输入引脚1连接第二芯片的第三接口，即连接主机的SCL接口，S4的第四输出引脚连接到逻辑控制器的SDA接口，主机与第二逻辑控制器之间为反接状态。然后将主机的SDA接口与SCL接口再次交换，即换回原始位置，则在第二模式下，此时主机与第二逻辑控制器为正确连接状态。然后第二存储器可以将存储的设备地址2发送给第二逻辑控制器，作为第二芯片的有效设备地址。后续主机发送设备地址2的寻址请求时，第二逻辑控制器可以基于设备地址2选择到第二芯片，从而建立主机与第二芯片之间的通讯。

由于存储器中可以存储多个设备地址信息，所以当在主机上挂载其他的芯片时，还可以为不同的芯片分配不同的设备地址，实现主机与其他芯片的通讯。

上述实施例介绍了当存储器中存储多个设备地址信息的场景，下面将结合另一种应用场景，介绍当存储器的存储空间较小时，实现芯片通讯的原理。参见图5，图5为另一种应用场景下实现芯片通讯的控制电路的示意图。

在该应用场景中，控制电路包括主机501、第一芯片502和第二芯片503，其中第一芯片502和第二芯片503的内部结构以及与主机之间的连接方式可以参见图4实施例。第一芯片502还包括第五选择器S5，第二芯片503还包括第六选择器S6。

当第一存储器的模式控制位为0时，主机通过第一芯片建立与第一逻辑控制器的连接。由图5可知，S5的输入端由0接口和1接口组成，分别可以获取设备地址1和设备地址2。当模式控制位为0时，S5的输入端通过0接口连通，将设备地址1输出给第一逻辑控制器，则第一逻辑控制器将设备地址1作为第一芯片的有效设备地址。

控制主机交换而哭以及后续切换第二逻辑控制器模式控制位的过程参见图4所示的实施例，在此不再赘述。当第二存储器的模式控制位为1时，主机通过第二芯片建立与第二逻辑控制器的连接。由图5可知，S6的输入端由0接口和1接口组成，分别对应设备地址1和设备地址2。当模式控制位为1时，S6的输入端通过1接口连通，将设备地址2输出给第二逻辑控制器，则第二逻辑控制器将设备地址2作为第二芯片的有效设备地址。

通过本申请实施例所提供的控制电路，主机可以通过不同的设备地址实现对特定芯片的通讯，既可以减少成本，也可以降低对芯片控制的复杂性。

需要说明的是，本申请实施例以两个芯片挂载在主机上为例进行说明，当主机上挂载在更多具有相同设备地址的芯片时，可以参照上述实施例中主机与芯片的连接方式，以及配置芯片设备地址的方式，即本申请实施例并不限定挂载在主机上的芯片个数。

基于上述电路实施例，本申请实施例还提供一种实现芯片通讯的控制系统，参见图6，为一种实现芯片通讯的控制系统的示意图。

该系统600包括控制器601和上述实施例所述的控制电路602，该控制器用于控制第一芯片/第二芯片选择相应的设备地址，实现主机与第一芯片/第二芯片的通讯。

在一种可能的实现方式中，第一芯片包括第一存储器，第二芯片包括第二存储器；控制器601，具体用于通过配置第一存储器的模式控制位，控制第一芯片选择相应的设备地址；通过配置第二存储器的模式控制位，控制第二芯片选择相应的设备地址。

如图6所示的实施例中，该控制器为独立于主机的控制器，用于实现对主机、第一芯片以及第二芯片的控制。在另一种可能的实现方式中，该控制器也可以为主机内部的控制器，通过主机与第一芯片和第二芯片的信号交互，实现控制器对第一芯片和第二芯片的控制。需要说明的是，本申请实施例对控制器的实现方式并不做限定。

基于上述电路实施例和系统实施例，本申请实施例还提供一种实现芯片通讯的控制方法。参加图7，图7为本申请实施例提供的一种实现芯片通讯的控制方法的流程图。

该方法主要包括以下步骤：

S701：当第一芯片的第一存储器的模式控制位为第一模式时，配置第一芯片的设备地址为第一设备地址；

S702：控制主机的第一总线接口与第二总线接口交换，并将第二芯片的第二存储器的模式控制位配置为第二模式；

S703：取消所述交换操作，当第二存储器的模式控制位为第二模式时，配置第二芯片的设备地址为第二设备地址。

在一种可能的实现方式中，第一芯片、第二芯片与主机的连接方式如图5所示。初始第一存储器和第二存储器的模式控制位均为0，根据上述实施例可知，此时只有第一逻辑控制器与主机连接正确，通过第五选择器S5将设备地址1发送给第一逻辑控制器。当主机发送设备地址1的寻址请求后，第一逻辑控制器可以通过设备地址1选择第一芯片，实现主机与第一芯片的通讯。然后控制主机的SCL接口和SDA接口交换，当主机的接口交换后，主机与第二逻辑控制器的连接正确，第二存储器的控制模式位仍为0，所以第六选择器S6同样将设备地址1发送给第二逻辑控制器，因此此时第二芯片的设备地址也为设备地址1。然后控制第二存储器的模式控制位切换为1，即第二模式，在第二模式下主机与第二逻辑控制器为反接状态，然后将控制器的SCL接口和SDA接口再次交换，即换回原始位置，那么在第二模式时，主机可以建立与第二逻辑控制器的正确连接，S6的输入端通过1接口连通，选择设备地址2发送给第二逻辑控制器，作为第二芯片的有效设备地址。所以后续主机可以基于图5所示的控制电路，通过设备地址1实现与第一芯片的通讯，通过设备地址2实现与第二芯片的通讯。

本申请实施例提供的实现芯片通讯的控制方法所具有的有益效果参见上述实施例，在此不再赘述。

此外，本申请实施例提供了一种电子设备，参见图8，该设备800包括：存储器801以及处理器802；

所述存储器801用于存储相关的程序代码；

所述处理器802用于调用所述程序代码，执行上述第方法实施例所述的实现芯片通讯的控制方法。

本申请实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质用于存储计算机程序，所述计算机程序用于执行上述方法实施例所述的实现芯片通讯的控制方法。

需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。尤其，对于系统或装置实施例而言，由于其基本类似于方法实施例，所以描述得比较简单，相关部分参见方法实施例的部分说明即可。以上所描述的装置实施例仅仅是示意性的，其中作为分离部件说明的单元或模块可以是或者也可以不是物理上分开的，作为单元或模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络单元上，可以根据实际需要选择其中的部分或者全部单元或模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

应当理解，在本申请中，“至少一个(项)”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，用于描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：只存在A，只存在B以及同时存在A和B三种情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，“a和b”，“a和c”，“b和c”，或“a和b和c”，其中a，b，c可以是单个，也可以是多个。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种实现芯片通讯的控制电路，其特征在于，所述电路包括：主机、第一芯片和第二芯片，所述主机包括第一总线接口和第二总线接口，所述第一芯片包括第一接口和第二接口，所述第二芯片包括第三接口和第四接口；

所述第一总线接口分别连接所述第一接口和所述第四接口，所述第二总线接口分别连接所述第二接口和所述第三接口。

2.根据权利要求1所述的电路，其特征在于，所述第一芯片包括第一选择器、第二选择器、第一存储器以及第一逻辑控制器，所述第一逻辑控制器包括第三总线接口和第四总线接口；

所述第一选择器与所述第一接口、所述第二接口、所述第一存储器、所述第三总线接口相连接；

所述第二选择器与所述第一接口、所述第二接口、所述第一存储器、所述第四总线接口相连接；

所述第一存储器，用于控制所述第一芯片处于不同的模式。

3.根据权利要求2所述的电路，其特征在于，所述第二芯片包括第三选择器、第四选择器、第二存储器以及第二逻辑控制器，所述第二逻辑控制器包括第五总线接口和第六总线接口；

所述第三选择器与所述第三接口、所述第四接口、所述第二存储器、所述第五总线接口相连接；

所述第四选择器与所述第三接口、所述第四接口、所述第二存储器、所述第六总线接口相连接；

所述第二存储器，用于控制所述第二芯片处于不同的模式。

4.根据权利要求2所述的电路，其特征在于，所述第一选择器包括第一输入引脚、第二输入引脚和第一输出引脚，所述第二选择器包括第三输入引脚、第四输入引脚和第二输出引脚；

所述第一输入引脚、所述第四输入引脚均与所述第一接口相连接；

所述第二输入引脚、所述第三输入引脚均与所述第二接口相连接；

所述第一输出引脚与所述第三总线接口相连接；

所述第二输出引脚与所述第四总线接口相连接。

5.根据权利要求3所述的电路，其特征在于，所述第三选择器包括第五输入引脚、第六输入引脚和第三输出引脚，所述第四选择器包括第七输入引脚、第八输入引脚和第四输出引脚；

所述第五输入引脚、所述第八输入引脚均与所述第三接口相连接；

所述第六输入引脚、所述第七输入引脚均与所述第四接口相连接；

所述第三输出引脚与所述第五总线接口相连接；

所述第四输出引脚与所述第六总线接口相连接。

6.根据权利要求2至5任一项所述的电路，其特征在于，所述第一芯片还包括第五选择器；

所述第五选择器与所述第一存储器、所述第一逻辑控制器相连接；

所述第五选择器，用于选择所述第一芯片的设备地址，并将携带所述第一芯片的设备地址的信号发送给所述第一逻辑控制器。

7.根据权利要求2至5任一项所述的电路，其特征在于，所述第二芯片还包括第六选择器；

所述第六选择器与所述第二存储器、所述第二逻辑控制器相连接；

所述第六选择器，用于选择所述第二芯片的设备地址，并将携带所述第二芯片的设备地址的信号发送给所述第二逻辑控制器。

8.一种实现芯片通讯的控制系统，其特征在于，所述系统包括权利要求1至7任一项所述的控制电路，还包括控制器，所述电路包括：主机、第一芯片和第二芯片；

所述控制器，用于控制所述第一芯片/第二芯片选择相应的设备地址，以实现所述第一芯片/第二芯片与所述主机的通讯。

9.根据权利要求8所述的系统，其特征在于，所述第一芯片包括第一存储器，所述第二芯片包括第二存储器；

所述控制器，具体用于通过配置所述第一存储器的模式控制位，控制所述第一芯片选择相应的设备地址；通过配置所述第二存储器的模式控制位，控制所述第二芯片选择相应的设备地址。

10.一种实现芯片通讯的控制方法，其特征在于，所述方法包括：

当第一芯片的第一存储器的模式控制位为第一模式时，配置所述第一芯片的设备地址为第一设备地址；

控制主机的第一总线接口与第二总线接口交换，并将第二芯片的第二存储器的模式控制位配置为第二模式；

取消所述交换操作，配置所述第二芯片的设备地址为第二设备地址。

Images