CN114996184B - 兼容实现spi或i2c从机的接口模块及数据传输方法 - Google Patents

兼容实现spi或i2c从机的接口模块及数据传输方法 Download PDF

Info

Publication number
CN114996184B
CN114996184B CN202210662437.6A CN202210662437A CN114996184B CN 114996184 B CN114996184 B CN 114996184B CN 202210662437 A CN202210662437 A CN 202210662437A CN 114996184 B CN114996184 B CN 114996184B
Authority
CN
China
Prior art keywords
data
register
module
spi
state machine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210662437.6A
Other languages
English (en)
Other versions
CN114996184A (zh
Inventor
左兵
杨传宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Guanhai Microelectronic Co ltd
Original Assignee
Nanjing Guanhai Microelectronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Guanhai Microelectronic Co ltd filed Critical Nanjing Guanhai Microelectronic Co ltd
Priority to CN202210662437.6A priority Critical patent/CN114996184B/zh
Publication of CN114996184A publication Critical patent/CN114996184A/zh
Application granted granted Critical
Publication of CN114996184B publication Critical patent/CN114996184B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

兼容实现SPI或I2C从机的接口模块,包括时钟发生模块、状态机模块、寄存器组、移位控制器和数据缓存模块，所述状态机模块包括与移位控制器，寄存器组和数据缓存模块连接的SPI模式状态机和I2C模式状态机，所述移位控制器还与时钟发生模块和数据缓存模块连接，所述寄存器组包括与时钟发生模块连接的时钟寄存器，与数据缓存模块连接的数据发送寄存器和数据接收寄存器，与状态机模块连接的命令寄存器、控制寄存器、状态寄存器和从地址寄存器。本发明通过共用寄存器、时钟发生模块和移位控制器等硬件，接口模块既能实现SPI从机协议功能，也能实现I2C从机协议功能，并减小了硬件资源和芯片面积。

Description

兼容实现SPI或I2C从机的接口模块及数据传输方法
技术领域
本发明属于集成电路技术领域，涉及信号处理，具体涉及一种兼容实现SPI或I2C从机的接口模块及数据传输方法。
背景技术
SPI是串行外设接口（Serial Peripheral Interface）的缩写，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间。SPI通信以主从方式工作，通常有一个主设备和一个或多个从设备，需要至少4根线，分别是SDO（数据输出）、SDI（数据输入）、SCK（时钟）和CS（片选）。
I2C总线是一种双向二线制同步串行总线。它只需要两根线即可在连接于总线上的器件之间传送信息。SDA（串行数据线）和SCL（串行时钟线）都是双向I/O线，连接多个器件，主器件用于启动总线传送数据，并产生时钟以开放传送的器件，此时任何被寻址的器件均被认为是从器件。
如果需要满足SPI接口和I2C接口灵活切换的应用要求，现有方案是在设计中同时放置独立的SPI接口模块和独立的I2C接口模块，面积和功耗都会增加。当只使用其中一个模块时，另一个模块的设计资源是闲置的。
发明内容
为克服现有技术存在的技术缺陷，本发明公开了一种兼容实现SPI或I2C 从机的接口模块。
本发明所述兼容实现SPI从机或I2C 从机的接口模块,其特征在于，包括时钟发生模块、状态机模块、寄存器组、移位控制器和数据缓存模块，所述状态机模块包括与移位控制器，寄存器组和数据缓存模块连接的SPI模式状态机和I2C模式状态机，所述移位控制器还与时钟发生模块和数据缓存模块连接，所述寄存器组包括与时钟发生模块连接的时钟寄存器，与数据缓存模块连接的数据发送寄存器和数据接收寄存器，与状态机模块连接的命令寄存器、控制寄存器、状态寄存器和从地址寄存器。
优选的：所述时钟发生模块连接一个引脚，移位控制器连接三个引脚。
本发明还公开了一种兼容实现SPI或I2C从机的数据传输方法，包括前期配置，所述前期配置包括以下步骤：
S11.内部接口进行命令寄存器配置，根据命令寄存器存储信息，确定接口模块是工作在SPI模式还是I2C模式；
S12.内部接口进行控制寄存器配置，对两种模式下的具体工作参数进行设置；
S13.如S11步骤中配置为I2C模式，则配置从地址寄存器后进入步骤S14；如S11步骤中配置为SPI模式则直接进入步骤S14；
S14.进入等待命令/监测状态，等待内部接口送出命令并监控状态寄存器状态；
还包括数据发送方法，具体包括以下步骤：
S15.芯片内部接口将待发送数据写入数据发送寄存器中，并且配置控制寄存器，通知接口模块有数据需要发送；
S16.移位控制器和状态机将数据发送寄存器中的数据转移到数据缓存模块，按协议要求发送数据；
S17.由移位控制器和状态机判断数据缓存模块是否为空，空则进入步骤S19，不空则继续等待直到发送完成；
状态机将此时数据缓存模块的状态写入状态寄存器供内部接口查询；
如S11步骤中配置的是I2C模式，则进入步骤S18，否则进入步骤S19；
S18.数据发送完后等待I2C 主机的应答信号；并将应答信号写入状态寄存器中供内部接口查询；
S19.完成数据发送后，回到步骤S14。
优选的：还包括位于所述前期配置之后的数据接收方法，所述数据接收方法包括以下步骤：
S21.移位控制器接收外部总线的数据，存储到数据缓存模块中。
S22.移位控制器和状态机判断数据缓存模块是否为满，满则表示一组数据接收完成，不满则继续等待；并将数据缓存模块状态写入状态寄存器供内部接口查询；
S23.一组数据接收完成后，移位寄存器和状态机将数据缓存中的数据写入数据接收寄存器中；
如S11步骤中配置为I2C模式则进入步骤S24，否则进入步骤S25；
S24.一组数据接收完成后，内部接口读取数据接收寄存器并将应答信号写入控制寄存器，移位寄存器和状态机将应答信号输出到外部总线；
S25.完成一组数据接收后，回到步骤S14。
5.如权利要求3所述兼容实现SPI 从机或I2C 从机模式的数据传输方法，其特征在于：由时钟发生模块产生用于检测SCK/SCL的高速时钟信号。
移位控制器将接收和发送的数据在SPI 从机模式处理成SDI和SDO信号形式，在I2C模式下处理成SDA信号。
本发明通过共用寄存器、时钟发生模块和移位寄存器等硬件，接口模块既能实现SPI 从机协议功能，也能实现I2C 从机协议功能，并减小了硬件资源和芯片面积。
附图说明
图1是通过本发明所述接口模块的一种具体实施方式示意图；
图1中SCK和SCL分别表示SPI和I2C模式下的时钟；SDO、SDI、CS分别表示SPI模式下的从设备数据输出、从设备数据输入和片选信号，SDA表示I2C模式下的串行数据输入/输出信号。
图2为本发明所述接口模块进行数据发送和接收的一个具体流程示意图。
具体实施方式
以下结合附图及附图标记对本发明的实施方式做更详细的说明。
本发明所述兼容实现SPI 从机或I2C 从机的接口模块,如图1所示,包括时钟发生模块、状态机模块、寄存器组、移位控制器和数据缓存模块，所述状态机模块包括与移位控制器，寄存器组和数据缓存模块连接的SPI模式状态机和I2C模式状态机，所述移位控制器还与时钟发生模块和数据缓存模块连接，所述寄存器组包括与时钟发生模块连接的时钟寄存器，与数据缓存模块连接的数据发送寄存器和数据接收寄存器，与状态机模块连接的命令寄存器、控制寄存器、状态寄存器和从地址寄存器。
时钟发生模块用于产生合适频率的时钟，用于检测在SPI或I2C模式下SCK或SCL的上升/下降沿，根据时钟寄存器预先存储信息设定时钟发生模块的具体参数。
SPI模式状态机和I2C模式状态机分别进行SPI和I2C模式下的状态控制，并根据命令寄存器、控制寄存器和状态寄存器存储信息进行具体控制设定，从地址寄存器只用于I2C模式。
数据缓存模块受移位控制器和状态机控制，对发送数据和接收数据进行缓存，移位控制器根据状态机的控制信号，产生输出的SDO/SDA信号，或者接收输入的SDI/SDA信号。
寄存器组通过芯片内部接口进行数据交换，进行各个寄存器的数据设置，时钟发生模块和移位控制器与外部总线连接进行SPI或I2C模式下的数据交换。
本发明的典型应用场景下，将全部所述模块通过集成在一颗芯片中，在硬件实现电路中，时钟发生模块连接一个引脚作为时钟信号引脚，移位控制器连接三个引脚，在SPI模式下，这3个引脚分别为SDI引脚，CS引脚和SDO引脚，在I2C模式下，这3个引脚中两个悬空，仅使用SPI模式下的SDO引脚作为I2C模式下的SDA引脚。通过这些引脚与总线连接进行SPI或I2C模式下的数据交换，寄存器的数据写入由芯片的其他模块实现，总计只需要四个额外引脚。
如图2给出利用在图1所示的具体实施方式进行数据发送的流程示意图， 图1所示的具体实施方式中，各个寄存器通过芯片内部接口受内部逻辑控制进行数据交互。
在所述接口模块开始正常工作前，首先通过内部接口向各个寄存器写入数据，对接口模块的工作模式，具体参数等进行配置。
进行数据传输时，首先进行命令寄存器配置，根据命令寄存器的存储信息，确定接口模块是工作在SPI模式还是I2C模式下。
然后进行控制寄存器配置，控制两种模式下的具体工作过程。
对于I2C模式，还需要配置从地址寄存器，存储I2C从机地址；SPI模式下则不需要配置从地址寄存器。
各个寄存器配置完成后，系统进入等待命令/监测状态；
如图2所示，当系统在等待命令/监测状态下接收到数据发送命令时，进行数据发送，具体过程为：
S15.芯片内部接口将待发送数据写入数据发送寄存器中，并且配置控制寄存器，通知模块有数据需要发送；
S16.移位控制器和状态机将数据发送寄存器中的数据转移到数据缓存模块，按协议要求发送数据；
S17.由移位控制器和状态机判断数据缓存模块是否为空，空则进入步骤S19，不空则继续等待直到发送完成；
状态机将此时数据缓存模块的状态写入状态寄存器供内部接口查询；
如S11步骤中配置的是I2C模式，则进入步骤S18，否则进入步骤S19；
S18.数据发送完后等待I2C 主机的应答信号；并将应答信号写入状态寄存器中供内部接口查询；
S19.完成数据发送后，回到步骤S14。
移位控制器从总线接收数据，通过数据缓存模块将收到的完整数据写入数据接收存储器。
移位控制器和状态机判断发送数据缓存是否为空，空则表示完成了这一组数据的发送，不空则继续等待。由状态机将此时空/不空的状态写入状态寄存器供内部接口查询。
芯片内部接口用于读取寄存器组的数据，和写入数据到寄存器组对应的寄存器中。
进行数据接收时的一个典型流程如图2所示。
S21.移位控制器接收外部总线的数据，存储到数据缓存模块中。
S22.移位控制器和状态机判断数据缓存模块是否为满，满则表示一组数据接收完成，不满则继续等待；并将数据缓存模块状态写入状态寄存器供内部接口查询；
S23.一组数据接收完成后，移位寄存器和状态机将数据缓存中的数据写入数据接收寄存器中；
如S11步骤中配置为I2C模式则进入步骤S24，否则进入步骤S25；
S24.一组数据接收完成后，内部接口读取数据接收寄存器并将应答信号写入控制寄存器，移位寄存器和状态机将应答信号输出到外部总线；
S25.完成一组数据接收后，回到步骤S14。
移位控制器和状态机判断数据缓存是否满，满则表示一组数据接收完成，不满则继续等待。并将满/不满状态写入状态寄存器供内部接口查询。
上述数据处理过程中，时钟发生模块持续产生合适频率的时钟。移位控制器将接收和发送的数据在SPI模式处理成SDI和SDO信号形式，在I2C模式下处理成SDA信号模式。
本发明通过共用寄存器、时钟发生模块和移位寄存器等硬件，接口模块既能实现SPI 从机协议功能，也能实现I2C 从机协议功能，并减小了硬件资源和芯片面积。
以上内容是结合具体的优选实施方式对本发明作的进一步详细说明，不能认定本发明的具体实施方式只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明的技术方案下得出的其他实施方式，均应包含在本发明的保护范围内。

Claims (4)

1.兼容实现SPI或I2C从机的数据传输方法，其特征在于：包括前期配置，所述前期配置包括以下步骤：
S11.内部接口进行命令寄存器配置，根据命令寄存器存储信息，确定接口模块是工作在SPI模式还是I2C模式；
S12.内部接口进行控制寄存器配置，对两种模式下的具体工作参数进行设置；
S13.如S11步骤中配置为I2C模式，则配置从地址寄存器后进入步骤S14；如S11步骤中配置为SPI模式则直接进入步骤S14；
S14.进入等待命令/监测状态，等待内部接口送出命令并监控状态寄存器状态；
还包括数据发送方法，具体包括以下步骤：
S15.芯片内部接口将待发送数据写入数据发送寄存器中，并且配置控制寄存器，通知接口模块有数据需要发送；
S16.移位控制器和状态机将数据发送寄存器中的数据转移到数据缓存模块，按协议要求发送数据；
S17.由移位控制器和状态机判断数据缓存模块是否为空，空则进入步骤S19，不空则继续等待直到发送完成；
状态机将此时数据缓存模块的状态写入状态寄存器供内部接口查询；
如S11步骤中配置的是I2C模式，则进入步骤S18，否则进入步骤S19；
S18.数据发送完后等待I2C 主机的应答信号；并将应答信号写入状态寄存器中供内部接口查询；
S19.完成数据发送后，回到步骤S14；
所述接口模块包括时钟发生模块、状态机模块、寄存器组、移位控制器和数据缓存模块，所述状态机模块包括与移位控制器，寄存器组和数据缓存模块连接的SPI模式状态机和I2C模式状态机，所述移位控制器还与时钟发生模块和数据缓存模块连接，所述寄存器组包括与时钟发生模块连接的时钟寄存器，与数据缓存模块连接的数据发送寄存器和数据接收寄存器，与状态机模块连接的命令寄存器、控制寄存器、状态寄存器和从地址寄存器。
2.如权利要求1所述兼容实现SPI或I2C 从机的数据传输方法，其特征在于：还包括位于所述前期配置之后的数据接收方法，所述数据接收方法包括以下步骤：
S21.移位控制器接收外部总线的数据，存储到数据缓存模块中；
S22.移位控制器和状态机判断数据缓存模块是否为满，满则表示一组数据接收完成，不满则继续等待；并将数据缓存模块状态写入状态寄存器供内部接口查询；
S23.一组数据接收完成后，移位寄存器和状态机将数据缓存中的数据写入数据接收寄存器中；如S11步骤中配置为I2C模式则进入步骤S24，否则进入步骤S25；
S24.一组数据接收完成后，内部接口读取数据接收寄存器并将应答信号写入控制寄存器，移位寄存器和状态机将应答信号输出到外部总线；
S25.完成一组数据接收后，回到步骤S14。
3.如权利要求1所述兼容实现SPI或I2C 从机模式的数据传输方法，其特征在于：由时钟发生模块产生用于检测SCK/SCL的高速时钟信号。
4.如权利要求1所述兼容实现SPI 或I2C 从机模式的数据传输方法，其特征在于：移位控制器将接收和发送的数据在SPI 从机模式处理成SDI和SDO信号形式，在I2C模式下处理成SDA信号。
CN202210662437.6A 2022-06-13 2022-06-13 兼容实现spi或i2c从机的接口模块及数据传输方法 Active CN114996184B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210662437.6A CN114996184B (zh) 2022-06-13 2022-06-13 兼容实现spi或i2c从机的接口模块及数据传输方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210662437.6A CN114996184B (zh) 2022-06-13 2022-06-13 兼容实现spi或i2c从机的接口模块及数据传输方法

Publications (2)

Publication Number Publication Date
CN114996184A CN114996184A (zh) 2022-09-02
CN114996184B true CN114996184B (zh) 2024-01-30

Family

ID=83033267

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210662437.6A Active CN114996184B (zh) 2022-06-13 2022-06-13 兼容实现spi或i2c从机的接口模块及数据传输方法

Country Status (1)

Country Link
CN (1) CN114996184B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117201222A (zh) * 2023-08-16 2023-12-08 天津瑞发科半导体技术有限公司 I2c接口系统、数据写入方法以及数据读取方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1633128A (zh) * 2004-12-31 2005-06-29 北京中星微电子有限公司 一种通讯传输控制装置及实现通讯协议控制的方法
CN102163180A (zh) * 2011-01-20 2011-08-24 电子科技大学 一种i2c总线接口电路模块及其控制方法
CN205862322U (zh) * 2016-06-21 2017-01-04 浪潮集团有限公司 一种基于fpga的spi/i2c接口转换器
CN109388606A (zh) * 2018-09-27 2019-02-26 浙江大学 一种芯片内可重构的串行总线控制器
CN111711444A (zh) * 2019-03-18 2020-09-25 华大半导体有限公司 一种专用波特率发生器及通信方法
CN112333126A (zh) * 2020-12-31 2021-02-05 广州慧睿思通信息科技有限公司 一种数据通信方法、设备和计算机可读存储介质
CN113849436A (zh) * 2021-09-23 2021-12-28 江苏集萃集成电路应用技术管理有限公司 一种兼容多种串行协议的can数据转换芯片和方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6622208B2 (en) * 2001-03-30 2003-09-16 Cirrus Logic, Inc. System and methods using a system-on-a-chip with soft cache
US8266360B2 (en) * 2007-08-15 2012-09-11 Nxp B.V. I2C-bus interface with parallel operational mode
US9990316B2 (en) * 2015-09-21 2018-06-05 Qualcomm Incorporated Enhanced serial peripheral interface

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1633128A (zh) * 2004-12-31 2005-06-29 北京中星微电子有限公司 一种通讯传输控制装置及实现通讯协议控制的方法
CN102163180A (zh) * 2011-01-20 2011-08-24 电子科技大学 一种i2c总线接口电路模块及其控制方法
CN205862322U (zh) * 2016-06-21 2017-01-04 浪潮集团有限公司 一种基于fpga的spi/i2c接口转换器
CN109388606A (zh) * 2018-09-27 2019-02-26 浙江大学 一种芯片内可重构的串行总线控制器
CN111711444A (zh) * 2019-03-18 2020-09-25 华大半导体有限公司 一种专用波特率发生器及通信方法
CN112333126A (zh) * 2020-12-31 2021-02-05 广州慧睿思通信息科技有限公司 一种数据通信方法、设备和计算机可读存储介质
CN113849436A (zh) * 2021-09-23 2021-12-28 江苏集萃集成电路应用技术管理有限公司 一种兼容多种串行协议的can数据转换芯片和方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"一种用于DSP芯片的串行通信接口设计";胡焰胜等;《计算机工程》;第第38卷卷(第第23期期);236-239 *

Also Published As

Publication number Publication date
CN114996184A (zh) 2022-09-02

Similar Documents

Publication Publication Date Title
US10102177B2 (en) Serial communication system, communication control unit, and electronic device for finding and assigning unused addresses
JP2002232508A (ja) 電子装置及び電子装置で使用されるインタフェース・プロトコールを自動的に切り換える方法
CN107908589B (zh) I3c验证从设备、主从设备的通信验证系统及方法
CN109359073B (zh) 一种基于spi总线的设备间通信方法及装置
JPH0916735A (ja) Ｐｃカード
CN104834620A (zh) 串行外设接口spi总线电路、实现方法以及电子设备
CN114996184B (zh) 兼容实现spi或i2c从机的接口模块及数据传输方法
CN116226016A (zh) 一种i2c接口电路及其控制方法
CN103488600A (zh) 通用从机同步串行接口电路
CN107643993B (zh) 总线转换接口、总线转换接口的工作方法和通信设备
CN114253898A (zh) 总线装置及数据读写电路
JP4001511B2 (ja) Ｉｃカード及びその制御方法
CN110795373A (zh) 一种i2c总线到并行总线的转换方法、终端及存储介质
CN112965927B (zh) 一种基于spi设备的信号驱动系统及方法
KR101222108B1 (ko) Ｉ2ｃ 버스 프로토콜 기반의 직렬 클럭 버스 스위칭을 이용한 개별 또는 동시 접근 장치 및 그 방법
CN111913904A (zh) 向利用主从通信协议的多个从属装置自动分配互不相同地址的方法及用于其的装置
KR100266963B1 (ko) 전송되는 패킷을 오버래핑하여 인터페이스의 대기시간을 감소시키는 방법 및 장치
CN112783071A (zh) 一种sdio控制器、fpga板卡和sdio测试系统
KR101222107B1 (ko) Ｉ2ｃ 버스 프로토콜 기반의 직렬 클럭 버스 스위칭을 이용한 멀티플렉싱 장치 및 그 방법
KR20070102823A (ko) Ｉ２ｃ 프로토콜에서의 어드레스 제어 장치
US6606672B1 (en) Single-chip-based electronic appliance using a data bus for reading and writing data concurrently
CN213715913U (zh) 一种微控制系统
CN220085379U (zh) 一种内置spi通信的ic芯片
CN115202257B (zh) 一种lpc总线协议转换及设备并行控制装置及方法
CN115033517B (zh) 一种基于多个单线spi接口实现多线spi接口传输的装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant