CN213715913U

CN213715913U - 一种微控制系统

Info

Publication number: CN213715913U
Application number: CN202023069748.7U
Authority: CN
Inventors: 田勇翔; 王雪聪; 孙春桂
Original assignee: Beijing Huahong Integrated Circuit Design Co ltd; Beijing Huada Zhibao Electronic System Co Ltd
Current assignee: Beijing Huahong Integrated Circuit Design Co ltd; Beijing Huada Zhibao Electronic System Co Ltd
Priority date: 2020-12-18
Filing date: 2020-12-18
Publication date: 2021-07-16
Anticipated expiration: 2030-12-18

Abstract

本实用新型涉及一种微控制系统，属于集成电路技术领域，解决了现有微控制系统SPI接口连接的速度优势不能充分发挥的问题。微控制系统包括主机和从机，所述主机的SPI接口与所述从机的SPI接口连接；所述主机的状态输入管脚与所述从机的状态输出管脚连接，其中，所述从机经由所述状态输出管脚向所述主机反映所述从机的缓冲区状态。基于SPI接口，同时额外引入一个从机发送缓存区状态脚，用于从机向主机反映从机缓冲区状态，进而提高了主机速度。

Description

一种微控制系统

技术领域

本实用新型涉及集成电路技术领域，尤其涉及一种微控制系统。

背景技术

串行外设接口(Serial Peripheral Interface，简称为SPI)是一种高速、全双工、主从式接口，是微控制器(Microcontroller Unit，简称为MCU，即微控制单元)和外围IC之间使用最广泛的接口之一。

产生时钟信号的器件称为主机，通信过程中，主机和从机依靠主机发送的时钟信号同步采样时钟，进行数据交换。相比UART、I²C等其他常用芯片间接口，SPI支持更高的时钟频率，也就是具有更高的传输速度。SPI是全双工接口，在主机发送时钟信号时，发送和接收可以同时进行。

SPI的一个独特优势是可以不间断地传输数据，可以连续流发送或接收任意数量的比特。使用I²C或UART，数据以数据包形式发送，限制为特定的位数。启动和停止条件定义每个数据包的开始和结束，因此数据在传输过程中会被中断。例如，主机向从机发送一条指令，主机等待预定时间(例如，50s)读取从机响应或者一直读取从机响应，在该等待预定时间内或者主机一直读取从机响应，由此主机在此期间无法处理其他指令或程序，从而降低了主机速率。

由于SPI接口只提供了物理层，缺少将缓冲区有数据的状态反映给主机的状态输出管脚，导致在实际使用过程中，会遇到以下问题，导致其速度优势不能充分发挥。

实用新型内容

鉴于上述的分析，本实用新型旨在提供一种微控制系统，用以解决现有微控制系统SPI接口连接的速度优势不能充分发挥的问题。

本实用新型的目的主要是通过以下技术方案实现的：

一种微控制系统，包括主机和从机，所述主机的SPI接口与所述从机的SPI接口连接；所述主机的状态输入管脚与所述从机的状态输出管脚连接，其中，所述从机经由所述状态输出管脚向所述主机反映所述从机的缓冲区状态。

上述方案的有益效果如下：主机的状态输入管脚与从机的状态输出管脚连接，使得从机经由状态输出管脚向主机反映从机的缓冲区状态，主机在接收到从机的缓冲区状态后进行后续处理(基于SPI接口，同时额外引入一个从机发送缓存区状态脚，用于从机向主机反映从机缓冲区状态)，进而提高了主机速度，因此主机在发送一条指令以后不需要等待预定时间或者一直读取从机响应。

基于上述方案的进一步改进，所述主机的SPI接口包括：第一时钟CLK管脚、第一片选CS管脚、第一主机输出从机输入MOSI管脚和第一主机输入从机输出MISO管脚。

基于上述方案的进一步改进，所述从机为一个从机，所述一个从机的SPI接口包括：第二时钟CLK管脚、第二片选CS管脚、第二主机输出从机输入MOSI管脚和第二主机输入从机输出MISO管脚，其中，所述第一时钟CLK管脚与所述第二时钟CLK管脚连接；所述第一片选CS管脚与所述第二片选CS管脚连接；所述第一主机输出从机输入MOSI管脚与所述第二主机输出从机输入MOSI管脚连接；以及所述第一主机输入从机输出MISO管脚与所述第二主机输入从机输出MISO管脚连接。

基于上述方案的进一步改进，所述从机为多个从机，当单个主机与多个从机连接时，主机的SPI接口包括多个片选CS管脚，其中，每个片选CS管脚与所述多个从机中的一个从机连接。

基于上述方案的进一步改进，所述多个从机包括第一从机和第二从机，其中，所述第一从机包括第三SPI接口，其中，所述第三SPI接口包括第三时钟CLK管脚、第三片选CS管脚、第三主机输出从机输入MOSI管脚和第三主机输入从机输出MISO管脚；以及所述第二从机包括第四SPI接口，其中，所述第四SPI接口包括第四时钟CLK管脚、第四片选CS管脚、第四主机输出从机输入MOSI管脚和第四主机输入从机输出MISO管脚。

基于上述方案的进一步改进，所述主机的SPI接口还包括第二片选CS管脚，其中，所述第一时钟CLK管脚分别与所述第一从机的第三时钟CLK管脚和所述第二从机的第四时钟CLK管脚连接；所述第一片选CS管脚与所述第一从机的第三片选CS管脚连接；所述第二片选CS管脚与所述第二从机的第四片选CS管脚连接；所述第一主机输出从机输入MOSI管脚分别与所述第一从机的第三主机输出从机输入MOSI管脚和所述第二从机的第四主机输出从机输入MOSI管脚连接；以及所述第一主机输入从机输出MISO管脚分别与所述第一从机的第三主机输入从机输出MISO管脚和所述第二从机的第四主机输入从机输出MISO管脚连接。

基于上述方案的进一步改进，所述主机的状态输入管脚分别与所述第一状态输出管脚State和第二状态输出管脚State连接。

基于上述方案的进一步改进，所述从机的状态输出管脚包括：所述第一从机的第一状态输出管脚State和所述第二从机的第二状态输出管脚State。

基于上述方案的进一步改进，所述主机的状态输入管脚包括第一状态输入管脚State和第二状态输入管脚State，其中，所述第一状态输入管脚State与所述第一状态输出管脚State连接；以及所述第二状态输入管脚State与所述第二状态输出管脚State连接。

基于上述方案的进一步改进，所述主机包括MCU或FPGA。

基于上述方案的进一步改进，所述从机包括传感器、存储器、协处理器、执行器件和/或输入/输出器件。

与现有技术相比，本实用新型至少可实现如下有益效果之一：

1、主机的状态输入管脚与从机的状态输出管脚连接，使得从机经由状态输出管脚向主机反映从机的缓冲区状态，主机在接收到从机的缓冲区状态后进行后续处理，进而提高了主机速度，因此主机在发送一条指令以后不需要等待预定时间或者一直读取从机响应。

2、当SPI总线连接多个从机时，主机通过片选信号来选择当前通信的从机。

3、在单主机多从机的情况下，单个主机设置有多个状态输入管脚，每个从机设置有一个状态输出管脚，以能够与单个主机的多个状态输入管脚中的一个状态输入管脚相对应，使得主机能够经由不同状态输入管脚接收多个从机中的当前通信从机的状态信号。

4、在单主机多从机的情况下，单个主机设置有单个状态输入管脚，多个从机中的每个从机的状态输出管脚与主机的同一个状态输入管脚连接，使得主机能够经由该状态输入管脚接收多个从机中的当前通信从机的状态信号。

本实用新型中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本实用新型的其他特征和优点将在随后的内容中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本实用新型而了解。本实用新型的目的和其他优点可通过文字以及附图中所特别指出的内容中来实现和获得。

附图说明

附图仅用于示出具体实施例的目的，而并不认为是对本实用新型的限制，在整个附图中，相同的参考符号表示相同的部件。

图1为根据本实用新型的第一实施例的微控制系统的连接结构图。

图2为根据本实用新型的第二实施例的微控制系统的连接结构图。

图3为根据本实用新型的第三实施例的微控制系统的连接结构图。

具体实施方式

下面结合附图来具体描述本实用新型的优选实施例，其中，附图构成本申请一部分，并与本实用新型的实施例一起用于阐释本实用新型的原理，并非用于限定本实用新型的范围。

本实用新型的一个具体实施例，公开了一种微控制系统。参考图1，微控制系统包括主机102和从机104。例如，主机可以包括MCU或FPGA。从机可以包括传感器、存储器、协处理器、执行器件和/或输入/输出器件。

主机102的SPI接口与从机104的SPI接口连接。主机102的SPI接口包括：第一时钟CLK管脚、第一片选CS管脚、第一主机输出从机输入MOSI管脚和第一主机输入从机输出MISO管脚。从机104为一个从机，一个从机的SPI接口包括：第二时钟CLK管脚、第二片选CS管脚、第二主机输出从机输入MOSI管脚和第二主机输入从机输出MISO管脚。在具体实施例中，第一时钟CLK管脚与第二时钟CLK管脚连接。第一片选CS管脚与第二片选CS管脚连接。第一主机输出从机输入MOSI管脚与第二主机输出从机输入MOSI管脚连接。第一主机输入从机输出MISO管脚与第二主机输入从机输出MISO管脚连接。主机102的状态输入管脚State与从机104的状态输出管脚State导线连接。例如，从机检测其发送缓冲区，当从机发送缓存区没有数据(即，没有待发送数据)时，状态输出管脚不输出信号“0”；相反当从机发送缓存区有数据时，将状态输出管脚置位(“1”)。因此，通过状态管脚发出信号(例如，状态位“1”)。在可选实施例中，从机检测其发送缓冲区，当从机发送缓存区没有数据时，状态输出管脚输出信号“1”；相反当从机发送缓存区有数据时，将状态输出管脚置零(“0”)，因此，通过状态管脚发出信号(例如，状态位“0”)。从机104经由状态输出管脚向主机102反映从机104的缓冲区状态。

与现有技术相比，本实施例提供的微控制系统，主机的状态输入管脚与从机的状态输出管脚连接，使得从机经由状态输出管脚向主机反映从机的缓冲区状态，主机在接收到从机的缓冲区状态后进行后续处理，进而提高了主机速度，因此主机在发送一条指令以后不需要等待预定时间或者一直读取从机响应。

本实用新型的另一个具体实施例，公开了一种微控制系统。参考图2，主机202的SPI接口与从机的SPI接口连接。从机可以为多个从机，例如，2个从机、3个从机、4个从机、5个从机、6个从机等。当单个主机与多个从机连接时，主机的SPI接口包括多个片选CS管脚，其中，每个片选CS管脚与多个从机中的一个从机连接。在具体实施例中，多个从机包括第一从机204和第二从机206。主机202的SPI接口包括：第一时钟CLK管脚、第一片选CS管脚、第二片选CS管脚、第一主机输出从机输入MOSI管脚和第一主机输入从机输出MISO管脚。

第一从机204包括第三SPI接口，其中，第三SPI接口包括第三时钟CLK管脚、第三片选CS管脚、第三主机输出从机输入MOSI管脚、第三主机输入从机输出MISO管脚和第一状态输出管脚State。第二从机206包括第四SPI接口，其中，第四SPI接口包括第四时钟CLK管脚、第四片选CS管脚、第四主机输出从机输入MOSI管脚、第四主机输入从机输出MISO管脚和第二状态输出管脚State。在具体实施例中，第一时钟CLK管脚分别与第一从机的第三时钟CLK管脚和第二从机的第四时钟CLK管脚连接。第一片选CS管脚与第一从机204的第三片选CS管脚连接。第二片选CS管脚与第二从机206的第四片选CS管脚连接。第一主机输出从机输入MOSI管脚分别与第一从机204的第三主机输出从机输入MOSI管脚和第二从机206的第四主机输出从机输入MOSI管脚连接。第一主机输入从机输出MISO管脚分别与第一从机204的第三主机输入从机输出MISO管脚和第二从机206的第四主机输入从机输出MISO管脚连接。主机202的状态输入管脚与从机的状态输出管脚连接，其中，从机经由状态输出管脚向主机202反映从机的缓冲区状态。主机202的状态输入管脚包括第一状态输入管脚State和第二状态输入管脚State，其中，第一状态输入管脚State与第一状态输出管脚State连接；以及第二状态输入管脚State与第二状态输出管脚State连接。具体地，例如，当第一从机或第二从机发送缓存区有数据时，当第一从机或第二从机就通过状态脚发出信号(例如，状态位“1”或“0”)，因此，第一从机204经由第一状态输出管脚State向主机202反映第一从机204的缓冲区状态，以及第二从机206经由第二状态输出管脚State向主机202反映第二从机206的缓冲区状态。

本实用新型的又一个具体实施例，公开了一种微控制系统。参考图3，在具体实施例中，第一时钟CLK管脚分别与第一从机的第三时钟CLK管脚和第二从机的第四时钟CLK管脚连接。第一片选CS管脚与第一从机304的第三片选CS管脚连接。第二片选CS管脚与第二从机306的第四片选CS管脚连接。第一主机输出从机输入MOSI管脚分别与第一从机304的第三主机输出从机输入MOSI管脚和第二从机306的第四主机输出从机输入MOSI管脚连接。第一主机输入从机输出MISO管脚分别与第一从机304的第三主机输入从机输出MISO管脚和第二从机306的第四主机输入从机输出MISO管脚连接。主机302的状态输入管脚与从机的状态输出管脚连接，其中，从机经由状态输出管脚向主机302反映从机的缓冲区状态。在具体实施例中，主机302的状态输入管脚分别与第一从机304的第一状态输出管脚State和第二从机306的第二状态输出管脚State连接。具体地，第一从机304经由第一状态输出管脚向主机302反映第一从机304的缓冲区状态，以及第二从机306经由第二状态输出管脚向主机302反映第二从机306的缓冲区状态。

下文中，以具体实例的方式，对微控制系统进行详细描述。

SPI芯片的管脚上只占用4根线，节约了芯片的管脚，同时为PCB的布局上节省空间。SPI接口的4个管脚：时钟(CLK)、片选(CS)、主机输出从机输入(MOSI)和主机输入从机输出(MISO)。

SPI接口只能有一个主机，但可以有一个或多个从机。单主机、多从机的连接方式见附图。SPI总线连接多个从机时，主机通过片选信号来选择当前通信的从机。例如，MCU(主机)同温度传感器(从机)之间通过SPI接口总线连接。

本申请的物理层基于SPI接口，同时额外引入一个从机发送缓存区状态脚，用于从机向主机反映从机缓冲区状态。

本协议支持多种通信模式，全双工无阻塞模式追求极致性能。同步无阻塞模式、同步阻塞模式为低速设备提供更加简单的选择。下文中，通过额外引入一个从机发送缓存区状态脚，在全双工无阻塞模式和同步无阻塞模式下能够充分发挥SPI接口的速度优势。

例如，全双工无阻塞模式：

1、只要能发送时钟信号，主机随时向从机发送指令；

2、从机接收并处理指令；

3、从机有响应时，将响应放在发送缓存区；

4、只要从机发送缓存区有数据，就通过状态脚发出信号(因此，主机根据状态脚发出信号经由SPI接口读取数据)；

5、只要有时钟信号，从机发送缓存区数据就会被传送；

6、主机指令发送完毕，若从机发送缓存区仍然有信号，就继续发送时钟，直到信号消失；以及

7、若主机接收缓存区满，主机暂停时钟信号，但保持片选[？]，待接收缓存区处理到一定程度再继续发送时钟。

例如，同步无阻塞模式：

1、主机向从机发送一条指令后，停止时钟，取消片选；

2、主机得到从机响应信号或响应超时之前不能再发送新指令；

3、从机接收指令，开始处理；

4、从机准备好响应后，通过状态脚发出信号(因此，主机根据该状态脚发出信号经由SPI接口读取数据)；

5、主机收到信号后读取响应；

6、主机读取响应的同时，可以发送一条新指令；

7、主机读取和发送全部完成，停止发送时钟信号，取消片选；以及

8、取消片选后，从机清空发送缓存。

本实用新型的有益效果如下：1、协议面向应用，功能完善，配置灵活，简单高效；2、全双工无阻塞模式物理层采用全双工无阻塞模式，能充分发挥SPI接口的双通道、高速率优势；3、同步无阻塞模式、同步阻塞模式实现简单、易于理解；4、应用层可以设计为指令与接口函数输入、输出量一对一映射关系，清晰明确，易于理解、便于调试、方便维护。

2、当SPI总线连接多个从机时，主机通过多个片选管脚中的一个片选管脚提供的片选信号来选择当前通信的从机。

本领域技术人员可以理解，从机检测其发送缓冲区是否有数据是现有技术。本实用新型不涉及任何软件方面的改进。本实用新型仅需要将各个具有相应功能的装置通过本实用新型实施例所给出的连接关系进行连接即可，其中并不涉及任何程序软件方面的改进。而至于各个相应功能的硬件装置之间的连接方式，均是本领域技术人员可以采用现有技术实现的，在此不做详细说明。

以上所述，仅为本实用新型较佳的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。

Claims

1.一种微控制系统，其特征在于，包括主机和从机，

所述主机的SPI接口与所述从机的SPI接口连接；

所述主机的状态输入管脚与所述从机的状态输出管脚连接，其中，所述从机经由所述状态输出管脚向所述主机反映所述从机的缓冲区状态。

2.根据权利要求1所述的微控制系统，其特征在于，所述主机的SPI接口包括：第一时钟CLK管脚、第一片选CS管脚、第一主机输出从机输入MOSI管脚和第一主机输入从机输出MISO管脚。

3.根据权利要求2所述的微控制系统，其特征在于，所述从机为一个从机，所述一个从机的SPI接口包括：第二时钟CLK管脚、第二片选CS管脚、第二主机输出从机输入MOSI管脚和第二主机输入从机输出MISO管脚，其中，

所述第一时钟CLK管脚与所述第二时钟CLK管脚连接；

所述第一片选CS管脚与所述第二片选CS管脚连接；

所述第一主机输出从机输入MOSI管脚与所述第二主机输出从机输入MOSI管脚连接；以及

所述第一主机输入从机输出MISO管脚与所述第二主机输入从机输出MISO管脚连接。

4.根据权利要求2所述的微控制系统，其特征在于，所述从机为多个从机，当单个主机与多个从机连接时，主机的SPI接口包括多个片选CS管脚，其中，每个片选CS管脚与所述多个从机中的一个从机连接。

5.根据权利要求4所述的微控制系统，其特征在于，所述多个从机包括第一从机和第二从机，其中，

所述第一从机包括第三SPI接口，其中，所述第三SPI接口包括第三时钟CLK管脚、第三片选CS管脚、第三主机输出从机输入MOSI管脚和第三主机输入从机输出MISO管脚；以及

所述第二从机包括第四SPI接口，其中，所述第四SPI接口包括第四时钟CLK管脚、第四片选CS管脚、第四主机输出从机输入MOSI管脚和第四主机输入从机输出MISO管脚。

6.根据权利要求5所述的微控制系统，其特征在于，所述主机的SPI接口还包括第二片选CS管脚，其中，

所述第一时钟CLK管脚分别与所述第一从机的第三时钟CLK管脚和所述第二从机的第四时钟CLK管脚连接；

所述第一片选CS管脚与所述第一从机的第三片选CS管脚连接；

所述第二片选CS管脚与所述第二从机的第四片选CS管脚连接；

所述第一主机输出从机输入MOSI管脚分别与所述第一从机的第三主机输出从机输入MOSI管脚和所述第二从机的第四主机输出从机输入MOSI管脚连接；以及

所述第一主机输入从机输出MISO管脚分别与所述第一从机的第三主机输入从机输出MISO管脚和所述第二从机的第四主机输入从机输出MISO管脚连接。

7.根据权利要求6所述的微控制系统，其特征在于，

所述主机的状态输入管脚分别与第一状态输出管脚State和第二状态输出管脚State连接。

8.根据权利要求6所述的微控制系统，其特征在于，所述从机的状态输出管脚包括：所述第一从机的第一状态输出管脚State和所述第二从机的第二状态输出管脚State。

9.根据权利要求8所述的微控制系统，其特征在于，

所述主机的状态输入管脚包括第一状态输入管脚State和第二状态输入管脚State，其中，

所述第一状态输入管脚State与所述第一状态输出管脚State连接；以及

所述第二状态输入管脚State与所述第二状态输出管脚State连接。

10.根据权利要求1至9中的任一项所述的微控制系统，其特征在于，所述主机包括MCU或FPGA；以及

所述从机包括传感器、存储器、协处理器、执行器件和/或输入/输出器件。