CN114968870B - 一种导航信息处理器及其方法 - Google Patents

一种导航信息处理器及其方法 Download PDF

Info

Publication number
CN114968870B
CN114968870B CN202210443553.9A CN202210443553A CN114968870B CN 114968870 B CN114968870 B CN 114968870B CN 202210443553 A CN202210443553 A CN 202210443553A CN 114968870 B CN114968870 B CN 114968870B
Authority
CN
China
Prior art keywords
data
unit
information
program
priority
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210443553.9A
Other languages
English (en)
Other versions
CN114968870A (zh
Inventor
王广才
崔庆佳
秦晓辉
徐彪
边有钢
胡满江
秦洪懋
秦兆博
谢国涛
王晓伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Jicui Qinglian Intelligent Control Technology Co ltd
Original Assignee
Jiangsu Jicui Qinglian Intelligent Control Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Jicui Qinglian Intelligent Control Technology Co ltd filed Critical Jiangsu Jicui Qinglian Intelligent Control Technology Co ltd
Priority to CN202210443553.9A priority Critical patent/CN114968870B/zh
Publication of CN114968870A publication Critical patent/CN114968870A/zh
Application granted granted Critical
Publication of CN114968870B publication Critical patent/CN114968870B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/30—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal with priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Communication Control (AREA)

Abstract

本发明公开了一种导航信息处理器及其方法，包括数据交互模块和数据处理模块，数据处理模块包括数据存储单元、数据预处理单元和数据融合单元，数据预处理单元用于接收来自数据交互模块的待传递信息，将待传递信息存储到数据存储单元中，并根据传递信息的来源设置对应的响应优先级，并按照响应优先级从高到低的顺序先后依序向数据融合单元发送信息读取通知；数据融合单元用于接收当前的信息读取通知，从数据存储单元读取对应的待传递信息。本发明充分发挥多核CPU特点及优点，实现多路导航传感器数据的并行采集、预处理和最优融合，该系统程序下载方便、接口可扩展性强、导航运算速度快，可满足各类组合导航系统需求。

Description

一种导航信息处理器及其方法
技术领域
本发明涉及嵌入式组合导航计算机技术领域，特别是关于一种基于FPGA(FieldProgrammable Gate Array，现场可编程门阵列)、ARM(Advanced RISC Machine，高级精简指令集计算机)和DSP(Digital Signal Processor，数字信号处理器)异构多核CPU的导航信息处理器。
背景技术
传统导航领域多采用工业控制计算机组件PC/104作为信息处理器。PC/104是一种嵌入式工业控制总线，它比个人计算机标准接口规格小，并且整合了主板与插卡的架构，降低了讯号驱动力与电源的要求，因此一直到现在还被广泛用作导航信息处理器。但是，PC/104在应用中需要扩展数据采集卡和各种通信接口，因此其接口数量、功耗和体积上均难有优化空间。随着新一代组合导航系统应用领域的扩宽，其包含的传感器数量和种类日益增加，同时也对系统体积、功耗提出了更高的要求，基于PC/104的导航信息处理器逐渐不能满足导航系统的发展需求。
随着嵌入式处理器性能不断提高，出现了ARM核/DSP以及FPGA/DSP两种典型的高性能嵌入式组合导航信息处理器，有效地克服了传统PC/104存在的缺陷。但是，由于ARM核结构相对固定，其型号一旦选定，外设接口便难以继续扩展和改变，因此ARM核/DSP方案不便于系统升级和硬件间的适配。FPGA/DSP虽然利用FPGA扩展性强的优势弥补了上述缺点，但ARM核的缺失也让DSP承担了额外的外设管理和数据预处理工作，因此在一定程度上影响了DSP计算性能的发挥。
发明内容
本发明的目的在于提供一种基于FPGA/ARM/DSP异构多核CPU的导航信息处理器，以克服现有ARM/DSP和FPGA/DSP组合导航信息处理器在接口拓展性能和数据处理性能的不足，充分发挥三类不同架构嵌入式CPU的特点，综合提升组合导航信息处理器集成化程度，增强接口扩展性能、数据采集性能和数据处理性能。
为实现上述目的，本发明提供一种导航信息处理器，包括数据交互模块和数据处理模块，所述数据处理模块包括数据存储单元、数据预处理单元和数据融合单元，其中，
所述数据预处理单元用于接收来自所述数据交互模块的待传递信息，将所述待传递信息存储到所述数据存储单元中，并根据所述传递信息的来源设置对应的响应优先级，并按照所述响应优先级从高到低的顺序先后依序向所述数据融合单元发送信息读取通知；
所述数据融合单元用于接收当前的所述信息读取通知，从所述数据存储单元读取对应的所述待传递信息。
进一步地，所述响应优先级设置为：
第一优先级，其对应的所述待传递信息来自于所述数据交互模块的第一串口0的输入数据，该输入数据包括操作命令和导航参数；
第二优先级，其对应的所述待传递信息来自于所述数据融合单元的输出数据。
进一步地，所述传感器数据包括主传感器数据和从传感器数据；
所述响应优先级还设置为：
第三优先级，其对应的所述待传递信息来自于所述数据交互模块的第二串口1的输入数据，该输入数据包括主传感器数据；
第四优先级，其对应的所述待传递信息来自于所述数据交互模块的第三串口2的输入数据，该输入数据包括从传感器数据。
进一步地，所述数据交互模块包括FPGA，所述FPGA具有Flash单元和DMA单元，其中，
所述DMA单元用于向上位机发出询问报文，并在上位机指定下载程序类型时向所述Flash单元发出擦除命令和启动程序所在的BLOCK编号，待所述Flash单元将编号为0的BLOCK内的数据擦除完毕后，所述DMA单元进入程序下载状态，并重复以下过程，直至程序下载结束：
所述DMA单元接收到一个字节的程序内容后，将下载命令序列和当前字节依次发给所述Flash单元；待上述Flash单元将当前字节下载完毕后，继续等待接收下一个字节，直至达到超时标准。
本发明还提供一种导航信息处理方法，包括数据交互步骤和数据处理步骤，所述数据处理步骤包括：
通过数据预处理单元接收来自所述数据交互模块的待传递信息，将所述待传递信息存储到一数据存储单元中，并根据所述传递信息的来源设置对应的响应优先级，并按照所述响应优先级从高到低的顺序先后依序向数据融合单元发送信息读取通知；所述数据融合单元接收到当前的所述信息读取通知，从所述数据存储单元读取对应的所述待传递信息。
进一步地，所述响应优先级设置为：
第一优先级，其对应的所述待传递信息来自于所述数据交互模块的第一串口0的输入数据，包括操作命令和导航参数；
第二优先级，其对应的所述待传递信息来自于所述数据融合单元的输出数据。
进一步地，所述传感器数据包括主传感器数据和从传感器数据；
所述响应优先级还设置为：
第三优先级，其对应的所述待传递信息来自于所述数据交互模块的第二串口1的输入数据，该输入数据包括所述主传感器数据；
第四优先级，其对应的所述待传递信息来自于所述数据交互模块的第三串口2的输入数据，该输入数据包括所述从传感器数据。
进一步地，所述数据交互步骤包括：
通过DMA单元用于向上位机发出询问报文，并在上位机指定下载程序类型时向所述Flash单元发出擦除命令和启动程序所在的BLOCK编号，待所述Flash单元将编号为0的BLOCK内的数据擦除完毕后，所述DMA单元进入程序下载状态，并重复以下过程，直至程序下载结束：
所述DMA单元接收到一个字节的程序内容后，将下载命令序列和当前字节依次发给所述Flash单元；待上述Flash单元将当前字节下载完毕后，继续等待接收下一个字节，直至达到超时标准。
本发明采用上述技术方案，具有以下优点：
1.嵌入式处理器集成化程度高，产品体积小，功耗低；
2.外设接口控制大都由FPGA软件实现，硬件成本大幅降低，接口模块具有高度的可裁剪性，并且调试和跨平台移植方便；
3.数据预处理单元分担数据预处理任务，使数据融合单元高性能运算能力充分发挥，导航处理器算力上限大幅提升。
附图说明
图1为本发明实施例提供的导航信息处理器功能模块框架图。
图2为本发明实施例提供的UART单元模块结构图。
图3为图1中的UART模块内部结构图。
图4为图1中的Ethernet1和Ethernet2模块硬件结构图。
图5为图1中的EMIFA总线读操作时序图。
图6为图1中的EMIFA总线写操作时序图。
具体实施方式
在附图中，使用相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面结合附图对本发明的实施例进行详细说明。
如图1所示，本发明实施例提供的导航信息处理器包括数据交互模块和数据处理模块。
在一个实施例中，数据处理模块用于对导航数据预处理和融合，所述数据处理模块包括数据存储单元、数据预处理单元和数据融合单元。本实施例中，数据预处理单元和其数据融合单元分别位于OMAP-L138的ARM核和DSP核内。
所述数据预处理单元用于接收来自所述数据交互模块的待传递信息，将所述待传递信息存储到所述数据存储单元中。例如：对多路传感器数据进行粗差检测、报文解析等预处理，并将处理后的报文通过共享内存传输至数据存储单元。
由于数据预处理单元接收的待传递信息的种类较多，因此需根据待传递信息对响应速度的要求，合理安排响应中断信号响应顺序，即根据所述传递信息的来源设置对应的响应优先级，并按照所述响应优先级从高到低的顺序先后依序向所述数据融合单元发送信息读取通知。
所述数据融合单元用于接收当前的所述信息读取通知，从所述数据存储单元读取对应的所述待传递信息，负责传感器数据融合以及导航状态最优估计。
需要说明的是，数据融合单元仅接收源自数据预处理单元的核间通信中断，因此无需关心中断优先级问题。这样，数据预处理单元通过共享内存与数据融合单元实现高速通信，即将待传递信息存入共享内存，并利用中断信号通知对方在共享内存区完成信息读取的过程。
本发明实施例提供的数据预处理单元用以分担数据融合单元的预处理运算压力，降低导航信息处理实时性不足的风险。数据融合单元与数据预处理模块采用中断通知方式，经由共享内存实现数据交换。
在实施例中，所述数据处理模块采用一块型号为OMAP-L138的ARM核/DSP双核集成芯片，数据预处理和数据融合均由OMAP-L138完成，但这两项任务不再完全运行由DSP核内，而是被分配至ARM核和DSP核中各自完成从而解决数据预处理单元与数据融合单元的通信问题。
在一个实施例中，如表1所示，所述响应优先级设置为第一优先级和第二优先级，其中：
第一优先级对应的所述待传递信息来自于所述数据交互模块的第一串口0的输入数据，包括操作命令和导航参数，这些内容决定了导航信息处理器的系统配置和顶层逻辑，因此需将其作为最高优先级予以响应，即数据预处理单元需以最快速度获取串口0中的数据，并将该数据存入共享内存、通知数据融合单元前来读取。
第二优先级对应的所述待传递信息来自于所述数据融合单元的输出数据。由于数据融合单元输出的数据是导航结果，输出太慢会增加导航系统的硬件延迟，影响结果的时效性，因此将“数据融合单元有数据输出”的优先级列为第二。
在一个实施例中，所述传感器数据包括主传感器数据和从传感器数据。
所述响应优先级还设置为第三优先级和第四优先级，其中：
由于主传感器数据的更新频率和测量精度最高，接收时延会影响测量结果的时效性，从而影响导航精度，因此将它的中断优先级列为第三。第三优先级对应的所述待传递信息来自于所述数据交互模块的第二串口1的输入数据，包括主传感器数据。
由于从传感器数据的更新频率和测量精度都比较低，小量的时延不会对它们的测量结果产生较大影响，因此将它们的中断优先级列为第四。第四优先级对应的所述待传递信息来自于所述数据交互模块的第三串口2的输入数据，包括从传感器数据。
表1中断优先级排序
Figure BDA0003614997520000051
Figure BDA0003614997520000061
在一个实施例中，数据交互模块用于处理器与外部进行数据交互。所述数据交互模块包括FPGA，例如型号为EP3C25F的FPGA芯片。所述FPGA具有Flash单元和DMA(英文全称为“Direct Memory Access”，中文全称为“直接存储器访问”)单元，通过Flash单元和DMA单元组合解决“利用串口烧写OMAP-L138启动程序和应用程序”的问题，即：利用FPGA软件控制串口实现数据预处理单元和数据融合单元程序下载，DMA单元和FLASH单元的功能完全由FPGA软件完成，不依赖外围硬件支撑。
DMA单元和Flash单元。其中，DMA单元用于从上位机接收OMAP-L138的启动程序和ARM/DSP双核应用程序，并将其传入Flash单元。Flash单元负责为DMA传入的数据添加识别序列，生成NOR FLASH芯片可识别的信息后传入NOR FLASH芯片。
如图2所示，DMA单元用于向上位机发出询问报文，并在上位机指定下载程序类型时向所述Flash单元发出擦除命令和启动程序所在的BLOCK编号，待所述Flash单元将BLOCK0内的数据擦除完毕后，所述DMA单元进入程序下载状态，并在重复以下过程，直至程序下载结束：
所述DMA单元接收到一个字节的程序内容后，将下载命令序列和当前字节依次发给所述Flash单元；待Flash单元将当前字节下载完毕后，继续等待接收下一个字节，直至达到超时标准。其中，超时标准一般需要用户根据串口的通信速率决定。假如用户下载程序用的串口波特率为115200，那么此串口传输1bit数据所需时间约为9us。此时用户可以设定：只要等待时间超过9us，串口没有新的字节到来，那么就认为等待接收超时(即程序接收完毕)。当然，为了保险起见，一般都设置N×9us(N>10)为超时标准。
需要特别说明的是，Flash单元和DMA单元负责接收程序数据并下载入外部NORFLASH。NOR FLASH中共需存储3种程序：OMAP-L138的启动程序、ARM核应用程序和DSP应用程序。这3种程序应被存于不同的存储空间内，并且各存储空间应足够大，以避免不同程序的相互覆盖。
与目前利用JTAG接口下载程序的方案相比，本实施例采用的串口硬件简单，且支持远距离操作，更便于工程应用。
上述实施例中，如图1和图3所示，所述数据交互模块还包括UART单元，每一个UART单元之间相互独立，UART-i单元与外部6路串口(图1中的串口0至串口5)相连，负责与其连接的串口的数据读取和发送，而各个串口与不同的设备相连。数据处理模块对单元进行数据访问时需根据地址进行区分。由于单元的功能相同，因此可以将多个UART单元封装成一个通用模块，如图3所示。扩展串口数量仅需在FPGA软件上重复例化该模块即可，这也体现了利用FPGA开发数据采集和通讯系统的优势。
上述实施例中，如图1和图4所示，所述数据交互模块还包括Ethernet1单元和Ethernet2单元，其中：Ethernet1单元和Ethernet2单元均与网卡相连，负责网口数据读取和发送。Ethernet1单元和Ethernet2单元均利用网络协议芯片W5300承担网络协议栈的处理任务，数据交互模块内部通过正确配置和控制W5300芯片来实现网络通信。数据交互模块通过数据总线、地址总线和一些控制信号线(如RESET、CS、RD、WR、INT)，实现对W5300芯片的控制以及相互间的通信。除此之外，W5300芯片还提供了一些配置接口BIT16EN、TEST_MODE、OP_MODE供用户选择工作方式。本系统为尽量提高网络通讯效率，将BITI6EN与电源相连，即拉高，使W5300工作在16位宽数据总线模式下；将TEST_MODE[3：0]接地，设置为内部集成PHY的工作模式，避免额外增加网络物理层芯片，简化硬件设计；OP_MODE[2：0]接地，设置为网络自协商模式，使W5300可根据对端情况自主确定通信带宽(10/100M)和通信方式(全/半、单/双工)。
上述UART单元、Ethernet1单元和Ethernet2单元均由软件实现，不依赖额外硬件支撑，因此具有高度的灵活性和可拓展性。另外，各单元之间相互独立，可并行开展不同的数据交互任务。
数据交互模块与数据处理模块通过EMIF(英文全称为“External MemoryInterface”，中文全称为“外部存储器接口”)总线相连。EMIF总线包含64位地址线，20位数据线，具有出色的寻址能力和数据传输能力，因此数据处理模块可将数据交互模块作为搭载于EMIF总线上的普通存储器，通过地址范围精准区分单元空间进行读写操作。
所述EMIF总线通信分为读、写两种典型操作。图5和图6给出了EMIF总线的读写时序。需要说明的是：1、图中EMA_CLK引脚为EMIFA总线的工作时钟，由OMAP-L138的PLL提供，频率为100HZ。2、图中对EMIFA总线的读写操作均默认由OMAP-L138发起。在读、写操作开始时，OMAP-L138会先将片选信号拉低，FPGA检测到之后会进入等待状态，直至读、写信号的到来。如果检测到被拉低，FPGA则进入读操作状态；在此状态下，FPGA会对地址线上的地址进行寻址，然后将该地址对应的寄存器或FIFO的数据读取出，最后CPU(ARM或DSP)会在时钟的上升沿将此数据读走。如果检测到被拉低，FPGA则进入写操作状态；由于EMIFA数据和地址线上的内容均由OMAPLl38驱动，因此FPGA一直处于空闲状态；直到被拉高后的第二个时钟上升沿，FPGA将数据线上的数据锁存到相应地址的寄存器或FIFO即可。
本发明实施例还提供一种导航信息处理方法，其包括数据交互步骤和数据处理步骤。其中：
所述数据处理步骤包括：
通过数据预处理单元接收来自所述数据交互模块的待传递信息，将所述待传递信息存储到一数据存储单元中，并根据所述传递信息的来源设置对应的响应优先级，并按照所述响应优先级从高到低的顺序先后依序向数据融合单元发送信息读取通知；所述数据融合单元接收到当前的所述信息读取通知，从所述数据存储单元读取对应的所述待传递信息。
在一个实施例中，所述响应优先级设置为第一优先级和第二优先级，其中：
第一优先级对应的所述待传递信息来自于所述数据交互模块的第一串口0的输入数据，包括操作命令和导航参数。
第二优先级对应的所述待传递信息来自于所述数据融合单元的输出数据。
在一个实施例中，所述传感器数据包括主传感器数据和从传感器数据。
所述响应优先级还设置为第三优先级和第四优先级，其中：
第三优先级对应的所述待传递信息来自于所述数据交互模块的第二串口1的输入数据，包括主传感器数据。
第四优先级对应的所述待传递信息来自于所述数据交互模块的第三串口2的输入数据，包括从传感器数据。
在一个实施例中，所述数据交互步骤包括：
通过DMA单元用于向上位机发出询问报文，并在上位机指定下载程序类型时向Flash单元发出擦除命令和启动程序所在的BLOCK编号，待所述Flash单元将BLOCK0内的数据擦除完毕后，所述DMA单元进入程序下载状态，并在重复以下过程，直至程序下载结束：
所述DMA单元接收到一个字节的程序内容后，将下载命令序列和当前字节依次发给所述Flash单元；待Flash单元将当前字节下载完毕后，继续等待接收下一个字节，直至达到超时标准。
最后需要指出的是：以上实施例仅用以说明本发明的技术方案，而非对其限制。本领域的普通技术人员应当理解：可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (2)

1.一种导航信息处理器，包括数据交互模块和数据处理模块，其特征在于，所述数据处理模块包括数据存储单元、数据预处理单元和数据融合单元，其中，
所述数据预处理单元用于接收来自所述数据交互模块的待传递信息，将所述待传递信息存储到所述数据存储单元中，并根据所述传递信息的来源设置对应的响应优先级，并按照所述响应优先级从高到低的顺序先后依序向所述数据融合单元发送信息读取通知；
所述数据融合单元用于接收当前的所述信息读取通知，从所述数据存储单元读取对应的所述待传递信息；
数据预处理单元和其数据融合单元分别位于OMAP-L138的ARM核和DSP核内；
所述数据交互模块包括FPGA，所述FPGA具有Flash单元和DMA单元，其中，
所述DMA单元用于向上位机发出询问报文，并在上位机指定下载程序类型时向所述Flash单元发出擦除命令和启动程序所在的BLOCK编号，待所述Flash单元将BLOCK内的数据擦除完毕后，所述DMA单元进入程序下载状态，并重复以下过程，直至程序下载结束：
所述DMA单元接收到一个字节的程序内容后，将下载命令序列和当前字节依次发给所述Flash单元；待上述Flash单元将当前字节下载完毕后，继续等待接收下一个字节，直至达到超时标准；
其中，超时标准需要用户根据串口的通信速率决定，只要串口传输数据的等待时间超过超时标准，串口没有新的字节到来，则认为等待接收超时，程序接收完毕，Flash单元和DMA单元负责接收程序数据并下载入外部NORFLASH，NOR FLASH中共需存储3种程序：OMAP-L138的启动程序、ARM核应用程序和DSP应用程序，3种程序应被存于不同的存储空间内，并且各存储空间应足够大，以避免不同程序的相互覆盖；
所述响应优先级设置为：
第一优先级，其对应的所述待传递信息来自于所述数据交互模块的第一串口(0)的输入数据，该输入数据包括操作命令和导航参数；
第二优先级，其对应的所述待传递信息来自于所述数据融合单元的输出数据；
传感器数据包括主传感器数据和从传感器数据；
所述响应优先级还设置为：
第三优先级，其对应的所述待传递信息来自于所述数据交互模块的第二串口(1)的输入数据，该输入数据包括主传感器数据；
第四优先级，其对应的所述待传递信息来自于所述数据交互模块的第三串口(2)的输入数据，该输入数据包括从传感器数据。
2.一种导航信息处理方法，包括数据交互步骤和数据处理步骤，其特征在于，所述数据处理步骤包括：
通过数据预处理单元接收来自数据交互模块的待传递信息，将所述待传递信息存储到一数据存储单元中，并根据所述传递信息的来源设置对应的响应优先级，并按照所述响应优先级从高到低的顺序先后依序向数据融合单元发送信息读取通知；所述数据融合单元接收到当前的所述信息读取通知，从所述数据存储单元读取对应的所述待传递信息；
数据预处理单元和其数据融合单元分别位于OMAP-L138的ARM核和DSP核内；
所述数据交互模块包括FPGA，所述FPGA具有Flash单元和DMA单元，其中，
所述DMA单元用于向上位机发出询问报文，并在上位机指定下载程序类型时向所述Flash单元发出擦除命令和启动程序所在的BLOCK编号，待所述Flash单元将BLOCK内的数据擦除完毕后，所述DMA单元进入程序下载状态，并重复以下过程，直至程序下载结束：
所述DMA单元接收到一个字节的程序内容后，将下载命令序列和当前字节依次发给所述Flash单元；待上述Flash单元将当前字节下载完毕后，继续等待接收下一个字节，直至达到超时标准；
其中，超时标准需要用户根据串口的通信速率决定，只要串口传输数据的等待时间超过超时标准，串口没有新的字节到来，则认为等待接收超时，程序接收完毕，Flash单元和DMA单元负责接收程序数据并下载入外部NORFLASH，NOR FLASH中共需存储3种程序：OMAP-L138的启动程序、ARM核应用程序和DSP应用程序，3种程序应被存于不同的存储空间内，并且各存储空间应足够大，以避免不同程序的相互覆盖；
所述响应优先级设置为：
第一优先级，其对应的所述待传递信息来自于所述数据交互模块的第一串口(0)的输入数据，包括操作命令和导航参数；
第二优先级，其对应的所述待传递信息来自于所述数据融合单元的输出数据；
传感器数据包括主传感器数据和从传感器数据；
所述响应优先级还设置为：
第三优先级，其对应的所述待传递信息来自于所述数据交互模块的第二串口(1)的输入数据，包括主传感器数据；
第四优先级，其对应的所述待传递信息来自于所述数据交互模块的第三串口(2)的输入数据，包括从传感器数据。
CN202210443553.9A 2022-04-25 2022-04-25 一种导航信息处理器及其方法 Active CN114968870B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210443553.9A CN114968870B (zh) 2022-04-25 2022-04-25 一种导航信息处理器及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210443553.9A CN114968870B (zh) 2022-04-25 2022-04-25 一种导航信息处理器及其方法

Publications (2)

Publication Number Publication Date
CN114968870A CN114968870A (zh) 2022-08-30
CN114968870B true CN114968870B (zh) 2023-06-13

Family

ID=82979887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210443553.9A Active CN114968870B (zh) 2022-04-25 2022-04-25 一种导航信息处理器及其方法

Country Status (1)

Country Link
CN (1) CN114968870B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103116175A (zh) * 2013-01-18 2013-05-22 东南大学 基于dsp和fpga的嵌入式导航信息处理器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8723886B2 (en) * 2010-09-08 2014-05-13 Navteq B.V. Generating a multi-layered geographic image and the use thereof
CN107014382A (zh) * 2016-01-27 2017-08-04 江西云晖生物芯片技术有限公司 一种next系列产品omap和fpga计算系统
US11057194B2 (en) * 2017-07-03 2021-07-06 Stmicroelectronics S.R.L. Processing system, related integrated circuit, device and method
CN107277373B (zh) * 2017-07-28 2020-02-07 北京计算机技术及应用研究所 一种高速实时图像处理系统的硬件电路
US10740252B2 (en) * 2018-04-20 2020-08-11 Microsoft Technology Licensing, Llc Serial peripheral interface filter for processor security
JP7232604B2 (ja) * 2018-09-21 2023-03-03 フォルシアクラリオン・エレクトロニクス株式会社 ナビゲーションシステム、ナビゲーション表示方法、およびナビゲーション表示プログラム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103116175A (zh) * 2013-01-18 2013-05-22 东南大学 基于dsp和fpga的嵌入式导航信息处理器

Also Published As

Publication number Publication date
CN114968870A (zh) 2022-08-30

Similar Documents

Publication Publication Date Title
CN102023954B (zh) 具有多路i2c总线的装置、处理器、系统主板及工控计算机
KR100726361B1 (ko) 메모리 장치들과의 통신을 위한 시스템 및 방법
US8339869B2 (en) Semiconductor device and data processor
CN101162448A (zh) 一种usb高速数据隧道的硬件传输方法
JPS62206658A (ja) 記憶管理装置
JP2011170654A (ja) 情報処理装置、デバッグ装置、デバッグ方法
CN111597137B (zh) 一种基于spi协议的动态调试方法、装置及系统
CN114968870B (zh) 一种导航信息处理器及其方法
CN115328832B (zh) 一种基于pcie dma的数据调度系统与方法
US20160314086A1 (en) Secure digital host controller virtualization
CN111679995B (zh) 一种基于1553b总线的空间计算机嵌入式管理执行单元
CN107807888B (zh) 一种用于soc架构的数据预取系统及其方法
KR101352140B1 (ko) 데이터 통신 시스템
CN213715913U (zh) 一种微控制系统
CN104317688B (zh) 一种电池状态检测方法
CN111177048A (zh) 一种ahb总线的设备及其进行数据流传输的方法
CN115840728B (zh) 图形处理系统、gpu核、传输控制器及主核配置方法
US7107373B2 (en) Method of hot switching data transfer rate on bus
CN113868179B (zh) 一种LPC_DPRam的通信装置及数据转换方法
CN118467453B (zh) 一种数据传输方法、装置、设备、介质及计算机程序产品
CN116132383B (zh) 信息传输装置、系统及方法
CN201218843Y (zh) 基于usb的雷达通道扩展装置
US6397266B1 (en) Input/output control device for reducing standby time of the CPU
JP2003330871A (ja) データ転送装置
CN115941633A (zh) 一种控制系统的通信方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant