CN102023956B - 集成电路芯片中串行外设从器件接口结构及数据读写方法 - Google Patents

集成电路芯片中串行外设从器件接口结构及数据读写方法 Download PDF

Info

Publication number
CN102023956B
CN102023956B CN200910196260XA CN200910196260A CN102023956B CN 102023956 B CN102023956 B CN 102023956B CN 200910196260X A CN200910196260X A CN 200910196260XA CN 200910196260 A CN200910196260 A CN 200910196260A CN 102023956 B CN102023956 B CN 102023956B
Authority
CN
China
Prior art keywords
data
interface
main
register
serial peripheral
Prior art date
Application number
CN200910196260XA
Other languages
English (en)
Other versions
CN102023956A (zh
Inventor
王冬佳
Original Assignee
上海摩波彼克半导体有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 上海摩波彼克半导体有限公司 filed Critical 上海摩波彼克半导体有限公司
Priority to CN200910196260XA priority Critical patent/CN102023956B/zh
Publication of CN102023956A publication Critical patent/CN102023956A/zh
Application granted granted Critical
Publication of CN102023956B publication Critical patent/CN102023956B/zh

Links

Abstract

本发明涉及一种集成电路芯片中串行外设从器件接口结构,其中包括寄存器模块、存储模块、状态机逻辑控制模块,串行外设从器件接口结构通过芯片内部总线与芯片的中央处理器连接,串行外设从器件接口结构还通过数据传输线与外部串行外设主器件连接。本发明还涉及一种利用该接口结构实现集成电路芯片中串行外设接口数据高速读写的方法,包括串行外设主器件读取数据处理和串行外设主器件写入数据处理。采用该种集成电路芯片中串行外设从器件接口结构及数据读写方法,保证了数据传输速率远远高于普通SPI接口,结构简单,操作方式方便快捷,开发成本低廉,工作性能稳定可靠,适用范围较为广泛,拓宽了集成电路高速数据传输接口方案,具有广阔的应用前景。

Description

集成电路芯片中串行外设从器件接口结构及数据读写方法
技术领域
[0001 ] 本发明涉及集成电路领域,特别涉及数字逻辑集成电路芯片中的串行数据传输技术领域,具体是指一种集成电路芯片中串行外设从器件接口结构及数据读写方法。
背景技术
[0002] 在数字集成电路领域,串行数据传输是一种应用及其广泛的数据传输方式,其工作原理是将一条信息的各位按顺序逐个传输。
[0003] 常用的串行数据接口有UART、I2C、USB、SPI等等。下面对各种串口进行简单介绍:
[0004] UART (Universal Asynchronous Receiver/Transmitter,通用异步收发器)是一种技术成熟的异步数据收发接口,其主要信号有发送信号UART_TX和接收信号UART_RX。最快传输速率一般在115Kbps〜230Kbps之间。
[0005] I2C(Inter-Integrated Circuit,内部集成电路)是飞利浦公司在1980年提出的一种两线式串行总线,用于连接微控制器及外围设备。I2C总线是由数据线SDA和时钟SCL 构成的串行总线,可发送和接收数据。在CPU和被控制IC之间、IC与IC之间进行双向传送,最高传输速率为3. 4Mbps。
[0006] USB (Universal Serial Bus,通用串行总线)最初是英特尔与微软公司提出的一个连接外部装置的串行传输总线,主要用途是连接各种外围设备及进行大数据量传输。目前USB支持3种传输速率:低速I. 5Mps,全速12Mbps,高速480Mbps。而USB与其他串行接口不同之处在于USB接口的四根管脚除电源和接地外,另外两根D+、D-信号是两个同源 LVDS(Low-voltage differential signaling,)低电压差分信号。由于低电压差分信号可以有效抑制噪声信号干扰,同时信号管脚较少只有四根,所以USB是目前业界应用最广泛、 传输速率最快的串行传输接口。
[0007] SPI (Serial Peripheral Interface,串行外设接口)是 Motorola 公司首先在其 MC68HCXX系列处理器上定义的。SPI接口可在CPU和外围低速器件之间进行同步串行数据传输。数据传输速度比其他串行接口,例如UART或者I2C总线来说要快,可以达到IOMbps左右。
[0008] SPI接口包括以下四种信号:
[0009] · SCLK—时钟信号,由主器件产生;
[0010] · MOSI-主器件数据输出从器件数据输入信号;
[0011] · MISO-主器件数据输入从器件数据输出信号;
[0012] · SS-从器件选择信号,低电平有效,由主器件控制。
[0013] SPI接口以主从方式工作。这种工作模式通常有一个主器件和一个或多个从器件, 只需相应增加SS从器件选择信号即可。具体请参阅图I所示。
[0014] 随着科学技术的发展,对串行数据接口速率的要高也越来越高。每秒几兆比特的数据传输速率已经远远满足不了实际需求。例如3G无线通信领域,现有WCDMA网络的下行速率最高在14. 4Mps,这就意味着串行数据接口的传输速率至少要达到甚至远远超过

Claims (10)

1. 一种集成电路芯片中串行外设从器件接口结构,其特征在于,所述的接口结构包括:寄存器模块,进行数据传输控制;存储模块,存储外部串行外设主器件发送来的数据和需要发送给外部串行外设主器件的数据;状态机逻辑控制模块,分别与所述的寄存器模块、存储模块相连接,控制串行外设从器件的状态机逻辑跳转;发送逻辑控制模块,与所述的状态机逻辑控制模块相连接,对数据发送时序进行控制, 将数据转化成串行格式;接收逻辑控制模块,与所述的状态机逻辑控制模块相连接,对数据接收时序进行控制, 将串行数据依次接收并排列组合后存入所述的存储模块中;所述的串行外设从器件接口结构通过芯片内部总线与芯片的中央处理器相连接,且该串行外设从器件接口结构还通过数据传输线与外部串行外设主器件相连接。
2.根据权利要求I所述的集成电路芯片中串行外设从器件接口结构,其特征在于,所述的寄存器模块包括:控制寄存器,控制串行外设从器件的传输功能信息;状态寄存器,显示串行外设从器件的内部状态信息;起始地址寄存器,控制DMA操作所搬运数据的起始地址;目的地址寄存器,控制DMA操作所搬运数据的目的地址;长度寄存器,控制DMA操作所搬运数据的长度;所述的控制寄存器、状态寄存器、起始地址寄存器、目的地址寄存器和长度寄存器均与所述的状态机逻辑控制模块相连接。
3.根据权利要求I所述的集成电路芯片中串行外设从器件接口结构,其特征在于,所述的存储模块为RAM存储器。
4.根据权利要求I所述的集成电路芯片中串行外设从器件接口结构,其特征在于,所述的发送逻辑控制模块中包括时钟组合逻辑单元和D触发器单元,所述的时钟组合逻辑单元的输出端与所述的D触发器的时钟输入端相连接。
5.根据权利要求I所述的集成电路芯片中串行外设从器件接口结构,其特征在于,所述的接收逻辑控制模块包括依次级联的三个D触发器。
6. 一种利用权利要求I所述的接口结构实现集成电路芯片中串行外设接口数据高速读写的方法,其特征在于,所述的寄存器模块包括控制寄存器、状态寄存器、起始地址寄存器、目的地址寄存器和长度寄存器,所述的方法包括串行外设主器件读取数据处理和串行外设主器件写入数据处理,所述的串行外设主器件读取数据处理,包括以下步骤:(11)所述的外部串行外设主器件对起始地址寄存器进行写操作,设置芯片内部读取的源数据地址;(12)所述的外部串行外设主器件对目的地址寄存器进行写操作,将DMA操作的目的地址设置为所述的串行外设从器件接口结构中的存储模块的起始地址;(13)所述的外部串行外设主器件对长度寄存器进行写操作,设置DMA操作所搬运的数据长度;(14)所述的外部串行外设主器件对控制寄存器进行写操作,触发DMA操作,将芯片内部的数据搬运到所述的存储模块中;(15)所述的外部串行外设主器件对状态寄存器进行读操作,查询DMA操作是否完成;(16)所述的外部串行外设主器件从所述的串行外设从器件接口结构读取存储于存储模块中的数据;所述的串行外设主器件写入数据处理,包括以下步骤:(21)所述的外部串行外设主器件向所述的串行外设从器件接口结构发送数据,所述的串行外设从器件接口结构将接收到的数据存入所述的存储模块中;(22)所述的外部串行外设主器件对起始地址寄存器进行写操作,将DMA操作的源数据地址设置为存储模块的起始地址;(23)所述的外部串行外设主器件对目的地址寄存器进行,设置DMA操作将数据搬运到芯片内部的目的地址;(24)所述的外部串行外设主器件对长度寄存器进行写操作,设置DMA操作所搬运的数据长度;(25)所述的外部串行外设主器件对控制寄存器进行写操作,触发DMA操作,将所述的存储模块中的数据搬运到芯片内部;(26)所述的外部串行外设主器件对状态寄存器进行读操作,查询DMA操作是否完成。
7.根据权利要求6所述的实现集成电路芯片中串行外设接口数据高速读写的方法,其特征在于,所述的外部串行外设主器件对起始地址寄存器进行写操作、对目的地址寄存器进行写操作、对长度寄存器进行写操作、对控制寄存器进行写操作均为外部串行外设主器件对寄存器进行写操作,包括以下步骤:(31)所述的外部串行外设主器件将串行外设接口的片选信号线的信号电平设置为低, 并在时钟线上产生时钟信号;(32)所述的外部串行外设主器件通过主器件数据输出从器件数据输入线向串行外设从器件接口结构发送读寄存器操作指令;(33)所述的外部串行外设主器件通过主器件数据输出从器件数据输入线向所述的串行外设从器件接口结构中的相应寄存器发送数据信息;(34)数据信息发送完毕后,所述的外部串行外设主器件将片选信号线的信号电平设置为高,并使得时钟线上的时钟信号停止。
8.根据权利要求6所述的实现集成电路芯片中串行外设接口数据高速读写的方法,其特征在于,所述的对状态寄存器进行读操作,包括以下步骤:(41)所述的外部串行外设主器件将串行外设接口的片选信号线的信号电平设置为低, 并在时钟线上产生时钟信号;(42)所述的外部串行外设主器件通过主器件数据输出从器件数据输入线向串行外设从器件接口结构发送读状态寄存器操作指令;(43)所述的串行外设从器件接口结构接收到该读状态寄存器操作指令,并通过主器件数据输入从器件数据输出线向所述的外部串行外设主器件发送该状态寄存器的数据信(44)数据信息发送完毕后,所述的外部串行外设主器件将片选信号线的信号电平设置为高,并使得时钟线上的时钟信号停止。
9.根据权利要求6所述的实现集成电路芯片中串行外设接口数据高速读写的方法,其特征在于,所述的外部串行外设主器件从串行外设从器件接口结构读取存储于存储模块中的数据,包括以下步骤:(51)所述的外部串行外设主器件将片选信号线的信号电平设置为低,并在时钟线上产生时钟信号;(52)所述的外部串行外设主器件通过主器件数据输出从器件数据输入线向串行外设从器件接口结构发送数据读取指令;(53)所述的串行外设从器件接口结构接收到该数据读取指令,并通过主器件数据输入从器件数据输出线向所述的外部串行外设主器件发送存储与存储模块中的数据信息;(54)数据信息发送完毕后,所述的外部串行外设主器件将片选信号线的信号电平设置为高,并使得时钟线上的时钟信号停止。
10.根据权利要求6所述的实现集成电路芯片中串行外设接口数据高速读写的方法, 其特征在于,所述的外部串行外设主器件向串行外设从器件接口结构发送数据,包括以下步骤:(61)所述的外部串行外设主器件将片选信号线的信号电平设置为低,并在时钟线上产生时钟信号;(62)所述的外部串行外设主器件通过主器件数据输出从器件数据输入线向串行外设从器件接口结构发送数据写入指令;(63)所述的外部串行外设主器件通过主器件数据输出从器件数据输入线向所述的串行外设从器件接口结构发送数据信息;(64)数据信息发送完毕后,所述的外部串行外设主器件将片选信号线的信号电平设置为高,并使得时钟线上的时钟信号停止。
CN200910196260XA 2009-09-23 2009-09-23 集成电路芯片中串行外设从器件接口结构及数据读写方法 CN102023956B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910196260XA CN102023956B (zh) 2009-09-23 2009-09-23 集成电路芯片中串行外设从器件接口结构及数据读写方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910196260XA CN102023956B (zh) 2009-09-23 2009-09-23 集成电路芯片中串行外设从器件接口结构及数据读写方法

Publications (2)

Publication Number Publication Date
CN102023956A CN102023956A (zh) 2011-04-20
CN102023956B true CN102023956B (zh) 2012-07-25

Family

ID=43865268

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910196260XA CN102023956B (zh) 2009-09-23 2009-09-23 集成电路芯片中串行外设从器件接口结构及数据读写方法

Country Status (1)

Country Link
CN (1) CN102023956B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103092806A (zh) * 2013-01-18 2013-05-08 青岛海信宽带多媒体技术有限公司 基于spi数据传输时序的数据传输方法和系统

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102662383B (zh) * 2012-05-29 2014-11-19 张二浩 用于控制链条系统的控制链条实现方法
CN103064805B (zh) * 2012-12-25 2015-12-09 深圳先进技术研究院 Spi控制器及通信方法
CN105205025A (zh) * 2014-06-30 2015-12-30 深圳市中兴微电子技术有限公司 一种芯片互连的方法、芯片及装置
CN104239247B (zh) * 2014-09-04 2017-04-19 成都锐成芯微科技有限责任公司 一种基于spi接口的寄存器快捷读写方法
CN105550151B (zh) * 2015-12-02 2018-07-24 中国电子科技集团公司第四十一研究所 一种高效串行总线控制电路
CN107436851B (zh) * 2016-05-26 2020-05-12 北京联合大学 串行外设接口四线隔离系统及其控制方法
CN106874224B (zh) * 2017-02-17 2020-08-18 杭州朔天科技有限公司 自动搬运且适应器件的多线SPI-Flash控制器
TWI690806B (zh) * 2017-05-22 2020-04-11 義隆電子股份有限公司 串列周邊介面之資料傳送裝置與資料接收裝置
CN108009107B (zh) * 2017-07-20 2019-11-05 北京车和家信息技术有限责任公司 数据传输的方法、装置、存储介质及系统
CN108959136B (zh) * 2018-06-26 2020-12-25 豪威科技(上海)有限公司 基于spi的数据传输加速装置、系统及数据传输方法
CN109669900A (zh) * 2018-11-26 2019-04-23 中国科学院长春光学精密机械与物理研究所 Arduino Due与FPGA的数据通信方法及系统
CN109857688A (zh) * 2019-01-21 2019-06-07 飞依诺科技(苏州)有限公司 应用于医疗设备的i2c总线接口的数据传输方法及系统
CN110865954A (zh) * 2019-11-25 2020-03-06 南京科远智慧科技集团股份有限公司 基于dma的spi设备间通信自动界定可变长帧结束的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1964302A (zh) * 2005-11-11 2007-05-16 贵州以太科技信息产业有限责任公司 有spi接口的串行接口总线通信控制器
CN101140552A (zh) * 2007-10-30 2008-03-12 江松 一种通过通用串行总线进行数据传输的控制系统和方法
CN101499046A (zh) * 2008-01-30 2009-08-05 鸿富锦精密工业(深圳)有限公司 Spi设备通信电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1964302A (zh) * 2005-11-11 2007-05-16 贵州以太科技信息产业有限责任公司 有spi接口的串行接口总线通信控制器
CN101140552A (zh) * 2007-10-30 2008-03-12 江松 一种通过通用串行总线进行数据传输的控制系统和方法
CN101499046A (zh) * 2008-01-30 2009-08-05 鸿富锦精密工业(深圳)有限公司 Spi设备通信电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103092806A (zh) * 2013-01-18 2013-05-08 青岛海信宽带多媒体技术有限公司 基于spi数据传输时序的数据传输方法和系统

Also Published As

Publication number Publication date
CN102023956A (zh) 2011-04-20

Similar Documents

Publication Publication Date Title
US10140242B2 (en) General purpose input/output (GPIO) signal bridging with I3C bus interfaces and virtualization in a multi-node network
CN104620564B (zh) 用于经由利用数据隧道的接口的多协议数据元素的传输的装置和方法
CN106209695B (zh) 给加载/存储通信协议提供低功率物理单元
JP4520742B2 (ja) 非同期及び同期領域間の変換を促進する手法
US8352774B2 (en) Inter-clock domain data transfer FIFO circuit
TWI293216B (en) Interface integrated circuit device for a usb connection
KR101034494B1 (ko) 개방형 코어 프로토콜을 기반으로 하는 버스 시스템
US5561826A (en) Configurable architecture for serial communication
CN101911000B (zh) 用于连接电子装置的控制总线
EP2867780B1 (en) Device disconnect detection
KR101429782B1 (ko) 낮은 전력 및 낮은 핀 카운트 양방향성 듀얼 데이터 레이트디바이스 인터커넥트 인터페이스
US9904650B2 (en) Configuring a remote M-PHY
CN101329663B (zh) 一种实现片上系统管脚分时复用的装置及方法
CN101399654B (zh) 一种串行通信方法和装置
KR101741199B1 (ko) 설정가능한 통신 제어기
CN1570907B (zh) 多处理器系统
CN104811273B (zh) 一种高速单总线通信的实现方法
US8982746B2 (en) Clock-less half-duplex repeater
CN101719110B (zh) 光通信器件中多路i2c器件的实时监控方法
US9003089B2 (en) Synchronous serial data-exchange system
US7328399B2 (en) Synchronous serial data communication bus
CN100437541C (zh) 一种串行外设接口的实现方法
US8521934B1 (en) Multi-port context-based host controller
US7376780B2 (en) Protocol converter to access AHB slave devices using the MDIO protocol
EP1745384B1 (en) Circuit with asynchronous/synchronous interface

Legal Events

Date Code Title Description
PB01 Publication
C06 Publication
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
GR01 Patent grant
C14 Grant of patent or utility model
TR01 Transfer of patent right

Effective date of registration: 20170623

Address after: 201203 Shanghai Zhangjiang High Tech Park of Pudong New Area Chunxiao Road No. 439 Building No. 2

Patentee after: Zhanxun Communication (Shanghai) Co., Ltd.

Address before: 201204, building 1, building 180, Zhang Heng Road, Pudong New Area, Shanghai, 4F

Patentee before: Shanghai Mobilepeak Semiconductor Co., Ltd.

TR01 Transfer of patent right
CP02 Change in the address of a patent holder

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech park, Spreadtrum Center Building 1, Lane 2288

Patentee after: Zhanxun Communication (Shanghai) Co., Ltd.

Address before: 201203 Shanghai Zhangjiang High Tech Park of Pudong New Area Chunxiao Road No. 439 Building No. 2

Patentee before: Zhanxun Communication (Shanghai) Co., Ltd.

CP02 Change in the address of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20180408

Address after: The 300456 Tianjin Tianjin FTA test area (Dongjiang Bonded Port) No. 6865 North Road, 1-1-1802-7 financial and trade center of Asia

Patentee after: Core leasehold (Tianjin) limited liability company

Address before: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech park, Spreadtrum Center Building 1, Lane 2288

Patentee before: Zhanxun Communication (Shanghai) Co., Ltd.

TR01 Transfer of patent right
EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20110420

Assignee: Zhanxun Communication (Shanghai) Co., Ltd.

Assignor: Core leasehold (Tianjin) limited liability company

Contract record no.: 2018990000196

Denomination of invention: Serial peripheral slave device interface structure in integrated circuit chip and data reading and writing method

Granted publication date: 20120725

License type: Exclusive License

Record date: 20180801