CN115033517B - 一种基于多个单线spi接口实现多线spi接口传输的装置 - Google Patents

一种基于多个单线spi接口实现多线spi接口传输的装置 Download PDF

Info

Publication number
CN115033517B
CN115033517B CN202210597407.1A CN202210597407A CN115033517B CN 115033517 B CN115033517 B CN 115033517B CN 202210597407 A CN202210597407 A CN 202210597407A CN 115033517 B CN115033517 B CN 115033517B
Authority
CN
China
Prior art keywords
spi
line
interface
wire
standard single
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210597407.1A
Other languages
English (en)
Other versions
CN115033517A (zh
Inventor
黄凯
夏榕
熊东亮
蒋小文
修思文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN202210597407.1A priority Critical patent/CN115033517B/zh
Publication of CN115033517A publication Critical patent/CN115033517A/zh
Application granted granted Critical
Publication of CN115033517B publication Critical patent/CN115033517B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明属于微控制器及其外设通信接口领域，公开了一种基于多个单线SPI接口实现多线SPI接口传输的装置，N个通用标准单线SPI接口主装置分别接在N个SPI从设备上，主机CPU通过AHB总线访问单个SPI模块，通用标准单线SPI0接口主装置连接1个SPI从设备SPI0，通用标准单线SPI0接口同时连接N‑1个选择器MUX，其余通用标准单线SPI接口主装置分别连接N‑1个选择器MUX，其余通用标准单线SPI接口主装置的配置寄存器BRDCST连接每个选择器MUX，每个选择器MUX分别连接其余SPI从设备；本发明通过复用原有的多个单线SPI接口实现了多线SPI传输，进一步提高了传输效率。

Description

一种基于多个单线SPI接口实现多线SPI接口传输的装置
技术领域
本发明属于微控制器及其外设通信接口领域，尤其涉及一种基于多个单线SPI接口实现多线SPI接口传输的装置。
背景技术
SPI（Serial Per主装置heral Interface，串行外围设备接口）是一种同步串行通信协议，由一个主设备和一个或多个从设备组成，主从设备之间进行同步通信完成数据的交换。SPI是一种高速全双工同步通信总线，如图1所示，在物理层次上，标准SPI协议只需要用四根管脚 (Pin) 用来控制以及数据传输，节约了芯片的Pin数目，同时为PCB在布局上节省了空间。
SPI协议接口通常有单线（图1）、二线（图2）和四线（图3）几种。单线SPI (SingleSPI) 即上述标准SPI协议，适用于大多数情形。信号线分别是SSEL（片选，也写作 SCS）、SCLK（时钟，也写作SCK）、MOSI（主机输出从机输入Master Output/Slave Input）和MISO（主机输入从机输出Master Input/Slave Output）。大多数单线SPI串行吞吐率为10Mbps左右。单线SPI并行吞吐率范围为10–24 Mbps。但是单条数据线将无法以SPI的最快速度发送数据。双线SPI (Dual SPI) 具有双I/O接口，与标准串行闪存设备相比，传输速率提高了一倍。MISO和MOSI数据引脚在半双工模式下运行，每个时钟周期发送2位。MOSI线变为IO0，MISO线变为 IO1。双线SPI串行吞吐率可以达到20 Mbps左右。四线SPI (Quad SPI) 类似于双线SPI，但将吞吐量提高了四倍，增加了两条额外的数据线，即IO0、IO1、IO2和IO3，每个时钟周期传输4位。四线SPI串行吞吐率可以达到40 Mbps左右。多I/O SPI对于内存密集型数据特别有用，与传统的标准SPI仅使用一根数据线相比，双线和四线SPI使用2根和4根数据线，数据吞吐量可提高2或4倍。
在通常的数据传输装置中，传统的SPI接口通常实现为独立的硬件模块，各种SPI协议接口之间的配置不能通用，且硬件资源也不能被复用，尤其是多线SPI如双线、四线SPI的硬件实现，经常是根据协议使用分立的数据线进行传输，而标准单线SPI接口上包括数据线在内的硬件资源被闲置，造成资源浪费。
发明内容
本发明目的在于提供一种基于多个单线SPI接口实现多线SPI接口传输的装置，以解决上述的技术问题。
为解决上述技术问题，本发明的一种基于多个单线SPI接口实现多线SPI接口传输的装置的具体技术方案如下：
一种基于多个单线SPI接口实现多线SPI接口传输的装置，包括主机CPU、AHB总线、N个通用标准单线SPI接口主装置，N个SPI从设备，N个通用标准单线SPI接口主装置分别接在N个SPI从设备上，主机CPU通过AHB总线访问单个SPI模块，包括N-1个选择器MUX，通用标准单线SPI0接口主装置连接1个SPI从设备SPI0，通用标准单线SPI0接口同时连接N-1个选择器MUX，其余通用标准单线SPI接口主装置分别连接N-1个选择器MUX，其余通用标准单线SPI接口主装置的配置寄存器BRDCST连接每个选择器MUX，每个选择器MUX分别连接其余SPI从设备；
所述主机CPU用于对N个通用标准单线SPI接口主装置进行配置和读写；
所述选择器MUX用于对通用标准单线SPI0接口主装置进行写入配置；
所述配置寄存器BRDCST用于配置广播模式和非广播模式。
进一步的，包括2个通用标准单线SPI接口主装置，2个SPI从设备，1个选择器MUX，2个通用标准单线SPI接口主装置分别接在多个SPI从设备上，主机CPU通过AHB总线访问单个SPI模块，通用标准单线SPI0接口主装置连接1个SPI从设备SPI0，通用标准单线SPI0接口同时连接选择器MUX，通用标准单线SPI1接口主装置连接选择器MUX，通用标准单线SPI1接口主装置的配置寄存器BRDCST连接选择器MUX，选择器MUX连接SPI从设备SPI1。
进一步的，包括4个通用标准单线SPI接口主装置，4个SPI从设备，3个选择器MUX，4个通用标准单线SPI接口主装置分别接在多个SPI从设备上，主机CPU通过AHB总线访问单个SPI模块，通用标准单线SPI0接口主装置连接1个SPI从设备SPI0，通用标准单线SPI0接口同时连接一个选择器MUX，其余通用标准单线SPI接口主装置分别连接3个选择器MUX，其余通用标准单线SPI接口主装置的配置寄存器BRDCST连接3个选择器MUX，3个选择器MUX分别连接SPI从设备SPI1、SPI2、SPI3。
进一步的，所述N个通用标准单线SPI接口主装置分别支持两种模式：广播模式和非广播模式，在保留各自作为标准SPI单线协议接口功能的同时，还支持一种集成为双线SPI协议接口和集成为四线SPI协议接口的工作方式。
进一步的，所述4个通用标准单线SPI接口主装置在广播模式下，任意两个通用标准单线SPI主装置都可以被配置为一个双线SPI主装置来接收数据，具体的装置号由主处理器经由AHB总线配置接口配置，对每个通用标准单线SPI接口主装置的配置也通过AHB总线以广播并发的方式配置到被选中的两个工作为双线SPI协议接口的标准单线SPI主装置的配置寄存器内，无需分别对被选中的两个通用标准单线SPI主装置单独配置。
进一步的，所述4个通用标准单线SPI接口主装置以集合工作的方式，作为四线SPI接口主装置工作，对每个通用标准单线SPI接口主装置的配置通过AHB总线以广播并发的方式配置到工作为四线SPI协议接口的标准单线SPI主装置的配置寄存器内，无需分别对4个通用标准单线SPI主装置单独配置。
进一步的，所述N个通用标准单线SPI接口主装置在非广播模式下，各自可以单独作为通用标准单线SPI接口主装置工作，无需另外的硬件支持单线SPI协议。
进一步的，串行数据线中SCLK、SCS和MOSI只需要1个通用标准单线SPI接口主装置，各SPI接口的MISO数据线不受影响。
进一步的，各SPI模块的输入时钟和复位信号同源。
本发明的一种基于多个单线SPI接口实现多线SPI接口传输的装置具有以下优点：本发明的多个通用标准单线SPI接口主装置中的任意两个通用标准单线SPI主装置都可以被配置为一个双线SPI主装置来接收数据，无需分别对被选中的两个标准单线SPI主装置单独配置。4个通用标准单线SPI接口主装置可以集合工作的方式，作为四线SPI接口主装置工作，而无需分别对四个标准单线SPI主装置单独配置。标准单线SPI接口主装置各自可以单独作为标准单线SPI接口主装置工作，无需另外的硬件支持单线SPI协议。本发明通过复用原有的多个单线SPI接口实现了多线SPI传输，进一步提高了传输效率。
附图说明
图1为标准SPI协议接口示意图；
图2为双线SPI协议接口示意图；
图3为四线SPI协议接口示意图；
图4为标准SPI接口模块硬件架构图；
图5为本发明的基于两个单线SPI接口实现双线SPI接口传输的装置架构图；
图6为本发明的基于四个单线SPI接口实现四线SPI接口传输的装置架构图。
具体实施方式
为了更好地了解本发明的目的、结构及功能，下面结合附图，对本发明一种基于多个单线SPI接口实现多线SPI接口传输的装置做进一步详细的描述。
由于装置需要用到通用标准单线SPI协议接口硬件，故先介绍通用标准单线SPI接口装置。通用的标准单线SPI接口主装置一般基于标准的Arm® AMBA®高级高性能总线(AHB) 或高级外设总线 (APB)，连接到SoC的其余部分，同时总线连接到寄存器接口和直接内存访问接口(DMA) ，提供简单的主装置集成。如图4所示，对于SPI主设备，主机处理器使用 AHB主接口 或 APB 从接口访问状态和控制信息，并使用 AHB 主接口传输数据。
实施例1：
如图5所示，两个单线SPI接口实现双线SPI接口传输的装置，集成2个上述通用标准单线SPI接口主装置，分别接在2个SPI从设备上，但在对接口的控制上做出特殊设计，以支持广播模式下的广播配置，即对不同SPI接口配置寄存器的广播写操作。通用标准单线SPI0接口主装置连接1个SPI从设备SPI0，通用标准单线SPI0接口主装置同时连接一个选择器MUX，通用标准单线SPI1接口主装置连接选择器MUX，通用标准单线SPI1接口主装置的配置寄存器BRDCST连接选择器MUX，选择器MUX连接SPI从设备SPI1。主机CPU（中央处理器，CentreProcessingUnit）通过AHB总线访问单个SPI模块，在寄存器BRDCST信号BRDCST_EN=0，即广播模式关闭时，主机CPU对每个SPI模块的配置是独立的，因此两个SPI模块分别为两个独立工作的标准单线SPI接口。而在信号BRDCST_EN=1时，广播模式开启，此时主机CPU对SPI0的配置依然有效，但对SPI1的配置变成了由SPI0广播而来的配置数据，信号BRDCST_EN控制选择器MUX，将来自SPI0的AHB写数据同步到SPI1的AHB写接口上，完成了对SPI1的广播配置，而AHB读数据各自独立。串行数据线中SCLK、SCS和MOSI只需要SPI0的就足够，各SPI接口的MISO数据线不受影响。各SPI模块的输入时钟和复位信号需满足同源的要求，以保证同步性。
在装置使用时，首先根据需要，软件配置协议模式为2个标准单线SPI协议接口。配置广播模式是否开启的方式是对配置寄存器BRDCST写1（广播模式开启）或写0（广播模式关闭）。单线模式接收时，关闭广播模式，只操纵SPI0即可，SPI1接口独立，互不影响。在双线接收模式下，配置、触发SPI传输时，开启广播模式，在广播模式下，所有对SPI0的写操作（即软件配置）均同时会作用在SPI1中，即SPI1和SPI0同步工作。即在广播模式下，SPI1的配置被同步为SPI0的配置，受SCLK0同步，MISO0和MISO1分别为连接的SPI从机输出数据，此时SPI0和SPI1共同工作方式相当于双线SPI接口，在接收数据时，关闭广播模式，分别访问SPI0和SPI1的接收数据FIFO即可分别得到两路传输的数据。通过复用原有的两个单线SPI接口实现了双线SPI传输，提高了传输效率。
实施例2：
如图6所示，四个单线SPI接口实现双线SPI接口传输的装置，集成4个上述通用标准单线SPI接口主装置，分别接在4个SPI从设备上，通用标准单线SPI0接口主装置连接1个SPI从设备SPI0，通用标准单线SPI0接口主装置同时连接三个选择器MUX，通用标准单线SPI1、SPI2、SPI3接口主装置分别连接三个选择器MUX，通用标准单线SPI1、SPI2、SPI3接口主装置的配置寄存器BRDCST连接三个选择器MUX，三个选择器MUX分别连接SPI从设备SPI1、SPI2、SPI3。主机CPU通过AHB总线访问单个SPI模块，在寄存器BRDCST信号BRDCST_EN=0，即广播模式关闭时，主机CPU对每个SPI模块的配置是独立的，因此四个SPI模块分别为四个独立工作的标准单线SPI接口。而在信号BRDCST_EN=1时，广播模式开启，此时主机CPU对SPI0的配置依然有效，但对SPI1、SPI2、SPI3的配置变成了由SPI0广播而来的配置数据，信号BRDCST_EN控制选择器MUX，将来自SPI0的AHB写数据同步到SPI1、SPI2、SPI3的AHB写接口上，完成了对SPI1、SPI2、SPI3的广播配置，而AHB读数据各自独立。串行数据线中SCLK、SCS和MOSI只需要SPI0的就足够，SPI1、SPI2、SPI3接口的MISO数据线不受影响。SPI1、SPI2、SPI3模块的输入时钟和复位信号需满足同源的要求，以保证同步性。
在装置使用时，首先根据需要，软件配置协议模式为4个标准单线SPI协议接口。配置广播模式是否开启的方式是对配置寄存器BRDCST写1（广播模式开启）或写0（广播模式关闭）。单线模式接收时，关闭广播模式，只操纵SPI0即可，SPI1、SPI2、SPI3接口独立，互不影响。在双线接收模式下，配置、触发SPI传输时，开启广播模式，在广播模式下，SPI1、SPI2、SPI3的配置被同步为SPI0的配置，受SCLK0同步，MISO0、MISO1、MISO2和MISO3分别为连接的SPI从机输出数据，此时SPI0和SPI1、SPI2、SPI3共同工作方式相当于四线SPI接口，在接收数据时，关闭广播模式，分别访问SPI0、SPI1、SPI2、SPI3的接收数据FIFO即可分别得到四路传输的数据。通过复用原有的四个单线SPI接口实现了四线SPI传输，进一步提高了传输效率。
综上，在广播模式下，4个通用标准单线SPI接口主装置中的任意两个通用标准单线SPI主装置都可以被配置为一个双线SPI主装置来接收数据。具体的装置号由主处理器经由AHB总线配置接口配置，对每个主装置的配置也通过AHB总线以广播并发的方式配置到被选中的两个工作为双线SPI协议接口的通用标准单线SPI主装置的配置寄存器内，而无需分别对被选中的两个通用标准单线SPI主装置单独配置。
4个通用标准单线SPI接口主装置可以集合工作的方式，作为四线SPI接口主装置工作。对每个主装置的配置通过AHB总线以广播并发的方式配置到工作为四线SPI协议接口的通用标准单线SPI主装置的配置寄存器内，而无需分别对四个通用标准单线SPI主装置单独配置。
在非广播模式下，多个通用标准单线SPI接口主装置各自可以单独作为通用标准单线SPI接口主装置工作，无需另外的硬件支持单线SPI协议。
可以理解，本发明是通过一些实施例进行描述的，本领域技术人员知悉的，在不脱离本发明的精神和范围的情况下，可以对这些特征和实施例进行各种改变或等效替换。另外，在本发明的教导下，可以对这些特征和实施例进行修改以适应具体的情况及材料而不会脱离本发明的精神和范围。因此，本发明不受此处所公开的具体实施例的限制，所有落入本申请的权利要求范围内的实施例都属于本发明所保护的范围内。

Claims (9)

1.一种基于多个单线SPI接口实现多线SPI接口传输的装置，包括主机CPU、AHB总线、N个通用标准单线SPI接口主装置，N个SPI从设备，N个通用标准单线SPI接口主装置分别接在N个SPI从设备上，主机CPU通过AHB总线访问单个SPI模块，其特征在于，包括N-1个选择器MUX，通用标准单线SPI0接口主装置连接1个SPI从设备SPI0，通用标准单线SPI0接口同时连接N-1个选择器MUX，其余通用标准单线SPI接口主装置分别连接N-1个选择器MUX，其余通用标准单线SPI接口主装置的配置寄存器BRDCST连接每个选择器MUX，每个选择器MUX分别连接其余SPI从设备；
所述主机CPU用于对N个通用标准单线SPI接口主装置进行配置和读写；
所述选择器MUX用于对通用标准单线SPI0接口主装置进行写入配置；
所述配置寄存器BRDCST用于配置广播模式和非广播模式。
2.根据权利要求1所述的基于多个单线SPI接口实现多线SPI接口传输的装置，其特征在于，包括2个通用标准单线SPI接口主装置，2个SPI从设备，1个选择器MUX，2个通用标准单线SPI接口主装置分别接在多个SPI从设备上，主机CPU通过AHB总线访问单个SPI模块，通用标准单线SPI0接口主装置连接1个SPI从设备SPI0，通用标准单线SPI0接口同时连接选择器MUX，通用标准单线SPI1接口主装置连接选择器MUX，通用标准单线SPI1接口主装置的配置寄存器BRDCST连接选择器MUX，选择器MUX连接SPI从设备SPI1。
3.根据权利要求1所述的基于多个单线SPI接口实现多线SPI接口传输的装置，其特征在于，包括4个通用标准单线SPI接口主装置，4个SPI从设备，3个选择器MUX，4个通用标准单线SPI接口主装置分别接在多个SPI从设备上，主机CPU通过AHB总线访问单个SPI模块，通用标准单线SPI0接口主装置连接1个SPI从设备SPI0，通用标准单线SPI0接口同时连接一个选择器MUX，其余通用标准单线SPI接口主装置分别连接3个选择器MUX，其余通用标准单线SPI接口主装置的配置寄存器BRDCST连接3个选择器MUX，3个选择器MUX分别连接SPI从设备SPI1、SPI2、SPI3。
4.根据权利要求1所述的基于多个单线SPI接口实现多线SPI接口传输的装置，其特征在于，所述N个通用标准单线SPI接口主装置分别支持两种模式：广播模式和非广播模式，在保留各自作为标准SPI单线协议接口功能的同时，还支持一种集成为双线SPI协议接口和集成为四线SPI协议接口的工作方式。
5.根据权利要求3所述的基于多个单线SPI接口实现多线SPI接口传输的装置，其特征在于，所述4个通用标准单线SPI接口主装置在广播模式下，任意两个通用标准单线SPI主装置都可以被配置为一个双线SPI主装置来接收数据，具体的装置号由主处理器经由AHB总线配置接口配置，对每个通用标准单线SPI接口主装置的配置也通过AHB总线以广播并发的方式配置到被选中的两个工作为双线SPI协议接口的标准单线SPI主装置的配置寄存器内，无需分别对被选中的两个通用标准单线SPI主装置单独配置。
6.根据权利要求3所述的基于多个单线SPI接口实现多线SPI接口传输的装置，其特征在于，所述4个通用标准单线SPI接口主装置以集合工作的方式，作为四线SPI接口主装置工作，对每个通用标准单线SPI接口主装置的配置通过AHB总线以广播并发的方式配置到工作为四线SPI协议接口的标准单线SPI主装置的配置寄存器内，无需分别对4个通用标准单线SPI主装置单独配置。
7.根据权利要求1所述的基于多个单线SPI接口实现多线SPI接口传输的装置，其特征在于，所述N个通用标准单线SPI接口主装置在非广播模式下，各自可以单独作为通用标准单线SPI接口主装置工作，无需另外的硬件支持单线SPI协议。
8.根据权利要求1所述的基于多个单线SPI接口实现多线SPI接口传输的装置，其特征在于，串行数据线中SCLK、SCS和MOSI只需要1个通用标准单线SPI接口主装置，各SPI接口的MISO数据线不受影响。
9.根据权利要求1所述的基于多个单线SPI接口实现多线SPI接口传输的装置，其特征在于，各SPI模块的输入时钟和复位信号同源。
CN202210597407.1A 2022-05-30 2022-05-30 一种基于多个单线spi接口实现多线spi接口传输的装置 Active CN115033517B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210597407.1A CN115033517B (zh) 2022-05-30 2022-05-30 一种基于多个单线spi接口实现多线spi接口传输的装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210597407.1A CN115033517B (zh) 2022-05-30 2022-05-30 一种基于多个单线spi接口实现多线spi接口传输的装置

Publications (2)

Publication Number Publication Date
CN115033517A CN115033517A (zh) 2022-09-09
CN115033517B true CN115033517B (zh) 2023-12-19

Family

ID=83121890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210597407.1A Active CN115033517B (zh) 2022-05-30 2022-05-30 一种基于多个单线spi接口实现多线spi接口传输的装置

Country Status (1)

Country Link
CN (1) CN115033517B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101127023A (zh) * 2006-08-17 2008-02-20 四川维肯电子有限公司 一种多总线接口的通用异步串口扩展芯片
CN110100238A (zh) * 2016-12-21 2019-08-06 远程信息技术发展中心 用于传送数据的方法和镜像串行接口(msi)
CN111966621A (zh) * 2019-05-20 2020-11-20 恩智浦美国有限公司 突发读取/写入模式的spi协议
CN112564882A (zh) * 2020-11-26 2021-03-26 北京工业大学 一种基于ahb总线的单线数字通讯接口
EP3859542A1 (en) * 2020-01-31 2021-08-04 Infineon Technologies AG Spi broadcast mode
CN114138703A (zh) * 2022-02-07 2022-03-04 成都时识科技有限公司 基于串行外设接口进行通信的方法、装置及芯片

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102086027B1 (ko) * 2017-12-08 2020-03-06 현대오트론 주식회사 우선순위 기반 차량용 멀티 마스터 모듈의 제어 장치 및 그 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101127023A (zh) * 2006-08-17 2008-02-20 四川维肯电子有限公司 一种多总线接口的通用异步串口扩展芯片
CN110100238A (zh) * 2016-12-21 2019-08-06 远程信息技术发展中心 用于传送数据的方法和镜像串行接口(msi)
CN111966621A (zh) * 2019-05-20 2020-11-20 恩智浦美国有限公司 突发读取/写入模式的spi协议
EP3859542A1 (en) * 2020-01-31 2021-08-04 Infineon Technologies AG Spi broadcast mode
CN113282528A (zh) * 2020-01-31 2021-08-20 英飞凌科技股份有限公司 Spi广播模式
CN112564882A (zh) * 2020-11-26 2021-03-26 北京工业大学 一种基于ahb总线的单线数字通讯接口
CN114138703A (zh) * 2022-02-07 2022-03-04 成都时识科技有限公司 基于串行外设接口进行通信的方法、装置及芯片

Also Published As

Publication number Publication date
CN115033517A (zh) 2022-09-09

Similar Documents

Publication Publication Date Title
US10642769B2 (en) Serial peripheral interface daisy chain mode system and apparatus
US6182183B1 (en) Communications system and method with multilevel connection identification
US5826048A (en) PCI bus with reduced number of signals
EP1021756B1 (en) Direct memory access (dma) transactions on a low pin count bus
US7313641B2 (en) Inter-processor communication system for communication between processors
US6931470B2 (en) Dual access serial peripheral interface
TW200422843A (en) Method and apparatus for detecting memory device interface
US7610061B2 (en) Communication device and method having a common platform
US5931933A (en) Apparatus and method for communication and translation for selected one of a variety of data bus formats
EP1653370B1 (en) Bus controller
CN112256615B (zh) Usb转换接口装置
CN115033517B (zh) 一种基于多个单线spi接口实现多线spi接口传输的装置
CN115033516B (zh) 一种基于多个单线spi接口实现多线spi接口传输的方法
CN112131176A (zh) 一种基于pcie的fpga快速局部重构方法
CN114996184B (zh) 兼容实现spi或i2c从机的接口模块及数据传输方法
CN115328845B (zh) 一种四线串行外设接口通信协议设计的方法
WO2008133940A2 (en) Serialization of data in multi-chip bus implementation
WO2005083577A2 (en) Integrated circuit with two different bus control units
CN114866497A (zh) 一种全局异步站内同步的PCIe交换电路和方法
CN208190652U (zh) 一种全双工通用同步异步串行收发器的主板
KR960001023B1 (ko) 이기종 버스시스템에서의 버스 공유방법 및 버스 스와핑장치
CN112783071A (zh) 一种sdio控制器、fpga板卡和sdio测试系统
CN110825684A (zh) 串行端口接口整合输出系统
CN115202257B (zh) 一种lpc总线协议转换及设备并行控制装置及方法
CN101576867B (zh) 一种扩展通用异步串行接口方法、装置和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant