CN114138703A - 基于串行外设接口进行通信的方法、装置及芯片 - Google Patents
基于串行外设接口进行通信的方法、装置及芯片 Download PDFInfo
- Publication number
- CN114138703A CN114138703A CN202210115740.4A CN202210115740A CN114138703A CN 114138703 A CN114138703 A CN 114138703A CN 202210115740 A CN202210115740 A CN 202210115740A CN 114138703 A CN114138703 A CN 114138703A
- Authority
- CN
- China
- Prior art keywords
- slave
- target
- machine
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000004891 communication Methods 0.000 title claims abstract description 29
- 238000007781 pre-processing Methods 0.000 claims description 2
- 235000015429 Mirabilis expansa Nutrition 0.000 abstract description 46
- 244000294411 Mirabilis expansa Species 0.000 abstract description 46
- 235000013536 miso Nutrition 0.000 abstract description 46
- 230000000694 effects Effects 0.000 abstract description 3
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 19
- 238000010586 diagram Methods 0.000 description 15
- 238000013528 artificial neural network Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000006467 substitution reaction Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000008520 organization Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 1
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 1
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000003066 decision tree Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明涉及基于串行外设接口进行通信的方法、装置及芯片。为了解决现有串行外设接口布线复杂的问题,本发明将多个从机配置在一个地址空间,且所有从机共享主机输出的时钟和MOSI信号;所有从机并行进行识别检查以判断其是目标从机或非目标从机,目标从机响应主机MOSI信号,并将非目标从机的输出复位,所有从机的输出经逻辑运算以生成主机接收的MISO信号。本发明通过识别检查而非片选信号线确定目标从机,主机MISO信号的产生采用简单的逻辑门实现,架构更轻盈、灵活性强,解决了走线复杂、目标从机不能是多个的问题,且片选信号可以有或没有,实现了低成本、低延时和高可靠性的技术效果,适于类脑芯片领域。
Description
技术领域
本发明涉及一种通信数据接口,尤其涉及类脑芯片领域,具有单个主机与多个从机的串行外设接口进行通信的方法、装置及芯片。
背景技术
串行外设接口(Serial Peripheral Interface,SPI)是一种同步串行通信接口,同步传输不允许有间隙,在没有信息要传输时,要填上空字符进行传输。SPI中数据的发送和接收使用不同的线路,是一种全双工总线,同时可根据需要将SPI配置为全双工工作模式和半双工工作模式。SPI有许多的优势,例如软件配置简单、硬件实现简单(移位寄存器)、数据传输灵活等。
具有多个从机的经典SPI结构如图1所示,包括一个主机master和多个从机slave,主机和从机的每一个包括时钟线CLK、主机输出从机输入线MOSI、片选SS和主机输入从机输出线MISO。主机和各个从机进行通信,主机为所有从机产生同一个时钟信号clk和主机输出从机输入信号MOSI,且主机为每一个从机分别配置单独的片选信号SS,对于n个从机,则需要n个片选信号SS[n:1],当某从机对应的片选信号处于激活状态时,该从机被激活以响应主机命令,否则处于休眠状态,即片选信号确定对应的从机。此外,主机MISO信号的产生需要使用由n个片选信号控制的数据选择器MUX(Multiplexer),n个片选信号SS[n:1]选择将n个从机输出MISO[n:1]中的一路输出至主机。然而,上述结构中,由于每个从机都需要一个专用的片选信号SS,这会增加信号线数量并导致额外的布线开销,使系统的成本和布局复杂性增加,尤其当片选信号来自 PAD,这对资源非常不友好,另外,如果同时将两个片选信号激活,则可能会出现乱码。除此之外,主机MISO信号的产生方式复杂,不利于结构和成本优化。
针对上述缺陷,存在一些改进方案,例如菊花链SPI,如图2所示,MISO[i]表示从机i的输出,i为n个从机中的任意一个,所有从机使用同一个片选信号和时钟信号,来自主机的输出信号MOSI以串行的方式由从机1依次传递至从机n,并最终将第n个从机的输出MISO[n]传递至主机,形成一个闭环。然而,由于以串行的方式从一个设备依次传到下一个设备,因此存在延时,并且如果一旦数据链路中的某设备发生故障的时候,它下面优先级较低的设备就不能得到服务了。为了避免单机损坏造成整个链路崩溃的情况,一些方案对于超时的从机进行短路,但增加了复杂度。另外一些菊花链SPI的延伸方案,每个从机具有8个引脚,从机间的信号线依次串联,但增加引脚对于SPI来说是致命的。此外,还有一些方案根据设备地址进行判断,然而该方案中,每个从机占据一个地址空间,浪费存储资源,且不够灵活。
发明内容
为了解决或缓解上述部分或全部技术问题,减少布线开销、简化结构并提升SPI接口的可靠性,本发明是通过如下技术方案实现的:
一种基于串行外设接口进行通信的方法,包括主机和N个从机,N为正整数,所述N个从机位于同一个地址空间,且所述N个从机共享主机输出的时钟信号和主机输出从机输入信号;所述N个从机是同种类或不同种类的装置;在所述时钟信号的有效边沿,所述N个从机各自进行识别检查,以判断各从机是目标从机或非目标从机;所述目标从机的数量为一个或者多个;所述目标从机响应主机输出从机输入信号发送的指令,所述非目标从机的输出被复位至默认值;所述目标从机和所述非目标从机的输出经逻辑运算生成主机接收的信号。
在某类实施例中,所述基于串行外设接口进行通信的方法,进行识别检查时,并行比较各从机的识别信息与主机输出从机输入信号携带的识别信息是否一致,若一致,则为目标从机,否则为非目标从机;所述识别信息为第一类识别信息或/和第二类识别信息;所述第一类识别信息为单个地址或/和地址范围,所述地址范围是连续的或不连续的;所述第二类识别信息为操作码。
在某类实施例中,若所述非目标从机的默认值均为0,则利用或门对所述目标从机和所述非目标从机的输出进行或运算生成主机接收的信号;若所述非目标从机的默认值均为1,则利用与门对所述目标从机和所述非目标从机的输出进行与运算生成主机接收的信号;若部分所述非目标从机的默认值为0、部分所述非目标从机的默认值为1,则利用反相器将默认值1取反后与其余默认值0和目标从机的输出经或门逻辑运算生成主机接收的信号,或者利用反相器将默认值0取反后与其余默认值1和目标从机的输出经与门逻辑运算生成主机接收的信号。
在某类实施例中,所述基于串行外设接口进行通信的方法,没有片选信号或存在至少一个片选信号,所述片选信号的有效电平是高电平或低电平。
在某类实施例中,当存在至少一个片选信号时,将所述N个从机划分为多个从机队列,所述多个从机队列的每一个均对应一个片选信号,所述从机队列中从机数量大于一个的从机队列对应一个逻辑门;片选信号处于有效电平且时钟信号存在有效边沿时,将对应从机队列中的非目标从机复位为默认值;逻辑门接收对应从机队列中非目标从机复位的默认值或/和默认值取反后的信号和目标从机的输出,进行逻辑运算,得到对应从机队列的输出逻辑值;所述至少一个片选信号控制数据选择器将多个从机队列输出集合中的一个输出作为主机接收的信号,其中,所述多个从机队列输出集合包括从机数量大于一个的各从机队列的输出逻辑值和从机数量为一个的各从机队列的输出值。
在某类实施例中,所述地址空间是内存或寄存器或随机存取存储器。
在某类实施例中,主机根据访问的目标从机调整SPI主机时钟频率。
在某类实施例中,在主机读取数据时,主机忽略读取数据的前几位。
一种基于串行外设接口进行通信的装置,包括主机和N个从机,N为正整数,包括一条时钟信号线和一条主机输出从机输入信号线,其中,主机输出的时钟信号和主机输出从机输入信号分别经所述时钟信号线和所述主机输出从机输入信号线在所述N个从机之间共享;所述N个从机位于同一个地址空间;在所述时钟信号存在有效边沿时,所述N个从机各自进行识别检查,以判断各从机是目标从机或非目标从机;所述目标从机是一个或者多个;所述目标从机响应主机输出从机输入信号发送的指令,所述非目标从机的输出被复位至默认值;所述目标从机和所述非目标从机的输出经逻辑运算以生成主机接收的信号。
在某类实施例中,所述基于串行外设接口进行通信的装置进行识别检查时,并行比较各从机的识别信息与主机输出从机输入信号携带的识别信息是否一致,若一致,则为目标从机,否则为非目标从机;所述识别信息为第一类识别信息或/和第二类识别信息;所述第一类识别信息为单个地址或/和地址范围,所述地址范围是连续的或不连续的;所述第二类识别信息为操作码。
在某类实施例中,若所述非目标从机的默认值均为0,则利用或门对所述目标从机和所述非目标从机的输出进行或运算生成主机接收的信号;若所述非目标从机的默认值均为1,则利用与门对所述目标从机和所述非目标从机的输出进行与运算生成主机接收的信号;若部分所述非目标从机的默认值为0、部分所述非目标从机的默认值为1,则利用反相器将默认值1取反后与其余默认值0和目标从机的输出经或门逻辑运算生成主机接收的信号,或者利用反相器将默认值0取反后与其余默认值1和目标从机的输出经与门逻辑运算生成主机接收的信号。
在某类实施例中,所述基于串行外设接口进行通信的方法,没有片选信号或存在至少一个片选信号,所述片选信号的有效电平是高电平或低电平。
在某类实施例中,当存在至少一个片选信号时,将所述N个从机划分为多个从机队列,所述多个从机队列的每一个均对应一个片选信号,所述从机队列中从机数量大于一个的从机队列对应一个逻辑门;片选信号处于有效电平且时钟信号存在有效边沿时,将对应从机队列中的非目标从机复位为默认值;逻辑门接收对应从机队列中非目标从机复位的默认值或/和默认值取反后的信号和目标从机的输出,进行逻辑运算,得到对应从机队列的输出逻辑值;所述至少一个片选信号控制数据选择器将多个从机队列输出集合中的一个输出作为主机接收的信号,其中,所述多个从机队列输出集合包括从机数量大于一个的各从机队列的输出逻辑值和从机数量为一个的各从机队列的输出值。
在某类实施例中,所述地址空间是内存或寄存器或随机存取存储器。
在某类实施例中,主机根据访问的目标从机调整SPI主机时钟频率。
在某类实施例中,在主机读取数据时,主机忽略读取数据的前几位。
一种芯片,所述芯片使用前述基于串行外设接口进行通信的方法与主机进行通信,或者包括前述基于串行外设接口进行通信的装置。
在某类实施例中,所述芯片为拟神态芯片或类脑芯片。
在某类实施例中,所述芯片包括音频特征提取器和分类器;所述音频特征提取器用于提取待识别语音的音频特征,将提取的音频特征进行预处理;所述分类器耦接于所述音频特征取器,用于执行分类任务;所述串行外设接口用于音频特征提取器和分类器之间进行通信。
在某类实施例中,所述音频特征提取器的时钟频率大于等于主机输出时钟信号频率的4倍,所述分类器时钟频率大于等于主机输出时钟信号频率的16倍。
本发明的部分或全部实施例,具有如下有益技术效果:
(1)本发明的片选信号不用于选择目标从机,目标从机的选择是通过识别检查而不是片选信号线来选择的,本发明的片选信号用于使能目标从机或/和将非目标从机复位为默认值,因此本发明不需要为每个从机配置一根片选信号线,降低了布线、布局的复杂性,架构更轻盈。
(2)本发明主机MISO信号产生采用简单的门实现,逻辑更简单、更易实现,走线更少、成本更低。
(3)本发明的目标从机的数量可以是一个或多个(在本发明中指大于等于2个),灵活性强,且当目标从机为多个时不会出现乱码情形,且不会因为一个从机发生故障时,整个数据链路不工作,具有较强的可靠性和稳定性。
(4)本发明的片选信号线可以是一个或多个,也可以没有,具有很强的通用性和灵活性。
(5)本发明的SPI接口能够间接实现等待状态,并且能够根据访问的目标机调整SPI主机时钟频率。
更多的有益效果将在优选实施例中作进一步的介绍。
以上披露的技术方案/特征,旨在对具体实施方式部分中所描述的技术方案、技术特征进行概括,因而记载的范围可能不完全相同。但是该部分披露的这些新的技术方案同样属于本发明文件所公开的众多技术方案的一部分,该部分披露的技术特征与后续具体实施方式部分公开的技术特征、未在说明书中明确描述的附图中的部分内容,以相互合理组合的方式披露更多的技术方案。
本发明任意位置所披露的所有技术特征所组合出的技术方案,用于支撑对技术方案的概括、专利文件的修改、技术方案的披露。
附图说明
图1是现有技术中含多个从机的SPI总线示意图;
图2是现有技术中含多个从机的菊花链SPI总线示意图;
图3是本发明某优选实施例中含多个从机的SPI通信连接示意图;
图4是某优选实施例中SPI总线读操作主机信号的时序图;
图5是使用或门生成主机MISO信号的通信连接示意图;
图6是使用与门生成主机MISO信号的通信连接示意图;
图7是本发明另一优选实施例中含多个从机的SPI通信连接示意图;
图8 是本发明再一优选实施例中含多个从机的SPI通信连接示意图;
图9是本发明又一优选实施例中含多个从机的SPI通信连接示意图;
图10是本发明SPI接口内部硬件图示;
图11是本发明SPI接口间接实现等待状态示意图。
具体实施方式
由于不能穷尽描述各种替代方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案中的要点内容进行清楚、完整地描述。对于下文未详细披露的其它的技术方案和细节,一般均属于本领域通过常规手段即可实现的技术目标或技术特征,限于篇幅,本发明不对其详细介绍。
除非是除法的含义,本发明中任意位置的“/”均表示逻辑“或”。本发明任意位置中的“第一”、“第二”等序号仅仅用于描述上的区分标记,并不暗示时间或空间上的绝对顺序,也不暗示冠以这种序号的术语与冠以其它定语的相同术语必然是不同的指代。
本发明会对各种用于组合成各种不同具体实施例的要点进行描述,这些要点将被组合至各种方法、产品中。在本发明中,即便仅在介绍方法/产品方案时所描述的要点,意味着对应的产品/方法方案也明确地包括该技术特征。
本发明中任意位置处描述存在或包括某步骤、模块、特征时,并不暗示这种存在是排它性地唯一存在,本领域技术人员完全可以根据本发明所披露的技术方案而辅以其它技术手段而获得其它实施例;基于本发明中具体实施例描述的要点,本领域技术人员完全可以对某些技术特征施加替换、删减、增加、组合、调换顺序等手段,获得一个仍遵循本发明构思的技术方案。这些未脱离本发明技术构思的方案也在本发明保护范围之内。
本发明任意附图中的黑点表示十字交叉连线电气连接在一起,对于不带黑点的十字交叉连线则表示没有电气连接,对于主机信号发送线路使用带箭头的实线表示信号流动方向,对于主机信号接收线路使用带箭头的虚线表示信号流动方向。
串行外设接口(Serial Peripheral Interface,SPI):包括一个主机master和多个从机slave,所述多个从机是同种类或不同种类的装置。时钟信号CLK保证主机与从机按照相同的速度发送和接收数据。主机产生时钟信号CLK,主机可以是微控制器MCU或FPGA。主机经MOSI信号线按位发送数据至从机,并且经MISO信号线按位接收来自从机的数据。
图3为本发明一个优选实施例的SPI总线上的主机与从机进行通信连接示意图,包括一个主机和n个从机,n为正整数。该实施例中所有从机共享同一时钟信号CLK、主机输出从机输入MOSI和片选信号SS,即主机使用一个片选信号SS驱动所有的从机。本发明片的选信号SS不用于选择目标从机,目标从机的选择通过识别检查来完成,而片选信号SS用于使能目标从机或/和将非目标从机复位为默认值。
SPI总线上的主机通常在通信开始时配置并生成相应的时钟信号,例如串行时钟速率(频率)、时钟极性、时钟相位,其中,时钟极性和相位的配置通常称为SPI模式,有四种SPI模式,在实际应用时可参考产品的数据手册进行正确设置。主机与从机点对点通信流程具体如下:
步骤S1:片选信号SS处于有效电平,指示所有从机处于等待状态,准备好处理SPI事务。其中,SS的有效电平可以根据实际需求进行设置,例如常见的低电平或者高电平等,本发明不以此为限。
步骤S2:在所述时钟信号的有效边沿,各从机响应主机输出从机输入信号MOSI进行识别检查以确定目标从机。所述N个从机是同种类或不同种类的装置;只有经识别检查确定目标从机,该目标从机才具体响应主机经MOSI信号线发送的指令,例如写操作或者读操作。
片选信号SS有效期间,每个从机各自进行识别检查,各从机并行比较其识别信息与主机输出从机输入信号MOSI所携带的识别信息是否一致,如果一致,则判断为目标从机,否则为非目标从机。其中,本发明的目标从机可以是一个或者多个,可以是同种类或不同种类的设备或装置,而现有SPI的目标从机同一时间仅能为一个,具有更强的灵活性。
每个从机都分配有识别信息,识别信息可以通过(但不限于)以下方式实现:第一类识别信息为单个地址、地址范围或地址和地址范围的组合,其中,每个从机占有独立的单个地址、地址范围或地址和地址范围的组合。本发明的地址或/和地址范围不同于现有技术中所述设备地址,且现有技术中,如图1所示的SPI总线各从机具有独立的地址空间,而本发明的所有从机在同一个地址空间,每一个从机占据不同的单个地址或地址范围,且每个从机的地址范围可以是连续的或者不连续的,技术人员可以根据实际需求进行设置,地址空间可以是内存、寄存器或者随机存取存储器(Random Access Memory, RAM),单个地址或地址范围可灵活配置,本发明不以此为限。第二类识别信息为唯一的操作码,例如器件(灯具、电器等)的开或关,马达的开或关等,若所有从机均配置第二类识别信息,主机可利用MOSI信号线向所有从机进行广播,例如同时打开或关闭所有设备。识别信息的种类本发明不以此为限。
此外,每个从机的识别信息可以是第一类或/和第二类识别信息,即某从机配置第一类识别信息,另一些从机配置第二类识别信息,还有的从机同时配置第一类和第二类识别信息,例如从机1可同时配置单个地址和操作码作为识别信息。SPI并没有定义MOSI信号线的物理层帧结构,因此设计人员可根据实际需求定义识别信息在帧结构中的位置,例如主机可以在发送数据之前、之中或者之后发送识别信息。
对于第一类识别信息,在某些实施例中,若将其配置于MOSI帧结构的数据信息之前,MOSI帧结构依次包括一定位数的写标志位、识别信息和所有要写入目标从机的数据,或者MOSI帧结构依次包括一定位数的读标志位和识别信息。在某些实施例中,若将其配置于MOSI帧结构的数据信息之中,MOSI帧结构依次包括一定位数的写标志位、部分要写入目标从机的数据、识别信息和剩余部门要写入目标从机的数据,或者MOSI帧结构依次包括一定位数的读标志位和识别信息。某些实施例中,若将其配置于MOSI帧结构的数据信息之后,MOSI帧结构依次包括一定位数的写标志位、所有要写入目标从机的数据和识别信息,或者MOSI帧结构依次包括一定位数的读标志位和识别信息。
对于第二类识别信息,在某些实施例中,MOSI帧结构依次包括读或写标志位和操作码,或者MOSI帧结构依次包括写标志位、操作码和操作内容,其中,操作内容是具体的度量值,可根据实际需求是否配置操作内容,其可以是具体的灯光亮度或亮度增加值、马达旋转角度或角度顺时针/逆时针变化值等。例如,假设有28种操作码,其中前10种操作码对应所有从机同时响应同样地操作,第11-20种操作码对应从机1和从机2操作,第21-41种对应从机1操作。在片选信号SS低电平有效期间,所有从机准备好处理SPI事务,根据设定的SPI模式,各从机响应主机输出从机输入信号MOSI进行识别检查以确定目标从机,若识别出该操作码为前10种操作码之一,则所有从机为目标从机且进行同样地响应,若识别出该操作码为第11-20种操作码之一,则从机1和从机2为目标从机并进行响应,若识别出该操作码为第21-41种操作码之一,仅从机1为目标从机并响应。
在某马达实施例中设有1个主机和2个从机,所有从机马达共享时钟信号线CLK、MOSI和片选信号线SS,共有8种操作码,操作码1-4对应分别对应所有从机马达打开、关闭、顺时针旋转和逆时针旋转,操作码5和6分别对应从机马达1顺时针旋转、逆时针旋转,操作码7和8分别对应从机马达2顺时针旋转、逆时针旋转。当片选信号SS处于有效电平,从机马达1和从机马达2进行识别检查,若MOSI帧结构包括写标志位、操作码5和旋转角度60度,识别检查判断从机马达1为目标从机,则目标从机进行响应,顺时针旋转60度。若MOSI帧结构包括写标志位、操作码3和旋转角度60度,则从机马达1和从机马达2均为目标从机,顺时针旋转60度。上述实施例仅仅是一些示例,本发明不以此为限。由此可见,本发明的目标从机可以是多个,且不会出现乱码情形。
图4是本发明图3某优选实施例中SPI总线读操作主机信号的时序图,其中SS为片选信息,CLK为主机输出时钟信号,MOSI为主机输出从机输入信号,MISO为主机输入从机输出信号,instr[15:0]表示16位识别信息,wdata[31:0]表示写32位数据,rdata[31:0]表示读32位数据,High impedance表示高阻态。片选信号有效期间,各从机准备开始接收数据,当各从机检测到时钟CLK的有效边沿信号时(例如下降沿),将主机经MOSI信号线传递的信息存放至寄存器,由于是串行传输,编码数据按位(bit)传输,传递48位编码数据至少需要48个周期的有效时钟信号。待移位一定比特后,各从机将串行数据并行转换后进行判断,比较从机的识别信息与主机输出从机输入信号MOSI所携带的识别信息是否一致。该实施例中,不管是主机发送数据到从机,还是从机发送数据回主机,都需要在片选信号有效期间,主机生成一定数量的时钟信号CLK,若主机没有生成时钟信号CLK,则不进行相应的操作。在片选信号为非有效电平时,则将非目标从机的输出MISO恢复至默认值。
SPI是一种全双工总线,可被配置为全双工工作模式和半双工工作模式。全双工模式下数据发送和接收都有单独的线路,半双工模式下仅存在一条线路。对于包括多个从机的SPI总线,本发明进一步改进了主机读数据(接收数据)方式,主机MISO信号的产生采用简单的门实现,逻辑更简单,走线更少。
步骤S2中,若经识别检查确定某些从机不是目标从机,则利用片选信号SS将所有非目标从机的输出MISO[i]设为默认值,其中i大于等于1且小于等于n,n为正整数,代表从机数量。例如,片选SS作为复位信号,对非目标从机复位,该方法能够进一步降低干扰,起保护作用。
片选信号有效期间,对于未选中的目标从机复位,若默认值为0,则逻辑门为或门,如图5所示,MISO[i]表示从机的输出,其中i大于等于1且小于等于n,n为从机数量,若所有非目标从机的输出值0与目标从机的真实输出值进行或逻辑,得到传递给主机的主机输入从机输出信号MISO,其中,仅从机2为目标从机,其余从机为非目标从机,所有非目标从机的输出MISO[1]、MISO[3]至MISO[n]被复位为默认值0,所有从机输出经或门逻辑运算后生成给主机的MISO信号。
若默认值为1,则逻辑门为与门,所有非目标从机的输出值1与目标从机的真实输出值进行与逻辑,得到传递给主机的MISO信号,如图6所示,其中,从机1和从机2均为目标从机,其余从机为非目标从机,所有非目标从机的输出MISO[3]至MISO[n]被复位为默认值1,所有从机输出经与门逻辑运算后生成给主机的主机输入从机输出信号MISO。
图7为本发明另一优选实施例的SPI总线上的主机与从机点对点通信连接示意图,MISO[i]表示从机的输出,其中i大于等于1且小于等于n,n为从机数量,该实施例中不使用任何片选信号SS以进一步节省资源。该实施例包括一个主机和n个从机,n为正整数,所有从机共享同一时钟信号CLK和主机输出从机输入MOSI,目标从机的选择仍通过识别检查来完成。
当各从机检测到时钟CLK的有效边沿信号时,各从机响应主机输出从机输入信号MOSI进行识别检查,比较各从机的识别信息与主机输出从机输入信号MOSI所携带的识别信息,如果一致,则判断该从机为目标从机,否则为非目标从机。其中,目标从机可以是一个或者多个,可以是同种类或不同种类的设备或装置,识别信息可以是上述的第一类识别信息或第二类识别信息等。
某些实施例中,对于非目标从机,可以通过设置MOSI帧结构的方式,将所有非目标从机的输出MISO[i]设为默认值,例如:(i)将MOSI编码的起始或末尾的字段设置为对非目标从机复位为默认值,该用于将非目标从机复位为默认值的字段可设置于MOSI帧结构的任意位置;(ii)向所有从机广播复位MISO指令或对非目标从机发送专用复位指令或能起到对各从机的输出MISO进行复位的操作,例如对于支持复位指令的从机,通过读操作,在读操作结束前发送一个复位值,或者对于不支持复位指令的从机,在常规读操作时,从寄存器里选择最后位为默认值得数据读取,以保证从机输出的MISO最后读出的是我们希望的默认值[0]或[1]。
本发明对此不作限定。对于非目标从机复位默认值为0,则利用或门生成传递给主机的MISO信号,若默认值为1,则利用与门生成传递给主机的MISO信号。
本发明再一优选实施例的SPI总线上的主机与从机点对点通信,包括m个片选信号SS,其中m≤n,n为从机数量,所有从机共享同一时钟信号CLK和主机输出从机输入MOSI。同样地,该实施例中片选信号SS不用于选择目标从机,目标从机的选择通过识别检查来完成,而片选信号SS用于使能目标从机或/和将非目标从机复位为默认值,利用识别检查来识别目标从机。
图8中包括3个片选信号的单主机6从机的SPI总线示意图,MISO[i]表示从机的输出,其中i大于等于1且小于等于n,n为从机数量,MOSI为主机接收的主机输出从机输入,gate1和gate2分别为第一逻辑门和第二逻辑门的输出逻辑值,MUX为数据选择器。其中,片选信号SS1对应第一从机队列:从机1至3,片选信号SS2对应第二从机队列:从机4和5,片选信号SS3对应第三从机队列:从机6,片选信号的有效电平可根据需求设置,即3个片选信号的有效电平可以相同或不同。
假设片选信号SS1至SS3的有效电平均为低电平,片选信号SS1和SS2被拉低,从机1至5处于等待状态,片选信号SS3为高电平,从机6仍处于休眠状态,由于片选信号SS3无效,将非目标从机的输出MISO复位至默认值。从机1至5响应主机输出从机输入信号MOSI进行识别检查以确定目标从机。同样地,目标从机可以为一个或不止一个。
在片选信号SS1和SS2有效期间,从机1至5准备开始接收数据,当从机1至5检测到时钟CLK的有效边沿信号时,进行识别检查,各自比较其识别信息与主机输出从机输入信号MOSI所携带的识别信息是否一致,如果一致,则判断该从机为目标从机,否则为非目标从机。识别信息可以是如前所述第一类识别信号或/和第二类识别信息。
进一步地,若经识别检查确定有效片选信号SS1和SS2对应的某从机i不是目标从机,其中1≤i≤n,n为从机数量,则利用相应的片选信号将其输出MISO[i]设为默认值,各片选信号对应的从机队列的输出经对应的逻辑门运算后得到对应的逻辑值,若某片选信号对应的从机队列中仅包括一个从机,则不需要逻辑门,且该从机的输出MISO即为逻辑值,如图8中片选信号SS3对应从机6的逻辑值为被复位后的默认值。最终所有片选信号SS1至SS3控制数据选择器MUX选择各片选信号对应逻辑值以生成传递至主机的MISO信号。从机复位的默认值可相同也可以不同,仅需默认值与逻辑门对应即可,若从机复位默认值为0,则利用或门输出逻辑值,若默认值为1,则利用与门输出逻辑值。
图8中,若目标从机为从机2和从机4,片选信号SS1、SS2有效且主机产生时钟CLK期间,片选信号SS1将其对应的第一从机队列(从机1至从机3)中的非目标从机(从机1和从机3)的输出MISO[1]和MISO[3]设为默认值,目标从机2的输出和非目标从机被复位的默认值经第一逻辑门运算后,输出逻辑值gate1。同时,片选信号SS2将其对应的第二从机队列(从机4和从机5)中的非目标从机(从机5)的输出MISO[5]设为默认值,目标从机4的输出和非目标从机被复位的默认值经第二逻辑门运算后,输出逻辑值gate2。其中,第一从机队列和第二从机队列中非目标从机的默认值可相同或不同,仅需复位值与逻辑门按照前述关系对应即可。例如,若两个从机队列中非目标从机的默认值均为0,则第一逻辑门和第二逻辑门均为或门。若第一从机队列和第二从机队列中非目标从机的默认值分别为0和1,则第一逻辑门为或门且输出逻辑值gate1,第二逻辑门为与门且输出逻辑值gate2,片选信号SS1至SS2控制数据选择器MUX选择片选信号SS1对应的逻辑值gate1、片选信号SS2对应的逻辑值gate2或片选信号SS3对应的逻辑值(即从机6的输出MISO[6])以生成传递至主机的MISO信号。
总的来说,本发明可以将无效片选信号对应从机队列中的所有从机复位,也可以将有效片选信号对应队列中的非目标从机复位,如此仅有效片选信号对应队列中的目标从机输出真实值,其余从机均被复位。图8所示优选实施例存在多种变形结构,例如片选信号SS3不存在,没有片选信号的从机配置为一个队列,该队列按照前述没有片选信号的SPI总线(如图4)进行通信和复位,其余从机按照图8示例的SPI总线进行通信和复位,gate1和gate2分别表示第一逻辑门和第二逻辑门的输出逻辑值。
进一步地,所有无效片选信号对应的从机和未通过识别信息验证的从机均被复位至默认值,所有从机的输出MISO[i]直接用与门/或门组合以生成主机的MISO。例如,图9为发明又一优选实施例的SPI总线上的主机与从机点对点通信示意图,MISO[i]表示从机的输出,其中i大于等于1且小于等于n,n为从机数量,MOSI为主机接收的主机输出从机输入,gate1为第一逻辑门的输出逻辑值。若所有从机的默认值均为0,则第一逻辑门为或门;若所有从机的默认值均为1,则第一逻辑门为与门;若某些从机的默认值为0,另一些从机的默认值为1,则可利用反相器将复位后的默认值1取反后,将所有从机的输出经或门逻辑运算;或者利用反相器将复位后的默认值0取反后,将所有从机的输出经与门逻辑运算。
时钟CLK的有效边沿信号时,各从机响应主机输出从机输入信号MOSI进行识别检查,比较各从机的识别信息与主机输出从机输入信号MOSI所携带的识别信息,如果一致,则判断该从机为目标从机,否则为非目标从机。其中,目标从机可以是一个或者多个,可以是同种类或不同种类的设备或装置,识别信息可以是上述的第一类识别信息或第二类识别信息等。
硬件上,SPI总线的主机与从机采用简单的移位寄存器实现,主机或任意从机均包括寄存器组和两个移位寄存器,一个时钟端口CLK、一个移位寄存器用于连接主机输出从机输入MOSI端口,另一个移位寄存器用于连接主机输入从机输出端口MISO,如图10所示。写操作时,主机将写标志位、识别信息和数据发送至从机,读操作时,主机将读标志位、识别信息发送至所有从机,经识别判断后,目标从机的数据输出至主机。主机产生SPI时钟,为了稳定的采到需要的数据,要求从机内部时钟至少比主机产生的时钟信号快4倍(即大于等于4倍)。
本发明还涉及一种基于SPI总线与主机进行通信的芯片,进一步地,芯片为拟神态芯片或者类脑芯片。进一步地,所述芯片用于处理语音、静态图像或/和动态图像信号。进一步地,所述用于处理语音信号的芯片,包括音频特征提取器和分类器,音频特征提取器用于提取待识别语音的音频特征,将提取的音频特征处理后交由分类器中进行分类。分类器用于执行分类任务,可以使用软件、硬件或者软硬件结合的方式实现,具体可以为决策树、神经网络等,其中,神经网络可以为二进制神经网络(Binary neural network,BNN)、深度神经网络(Deep neural network,DNN)、脉冲神经网络(Spiking neural network,SNN)等,SNN可以为wave sense。
其中,音频特征提取器和脉冲神经网络处理器都是从机,主机位于芯片外部,取决于具体场景,例如主机可以是MCU、FPGA等等。脉冲神经网络处理器为了稳定有效地处理音频特征提取器提取并转换的脉冲信号,要求处理器时钟频率为音频特征提取器的时钟信号频率4倍及以上,音频特征提取器的时钟频率大于SPI主机时钟频率4倍及以上,脉冲神经网络处理器时钟频率大于SPI主机时钟频率16倍及以上。因此,在某些实施例中,本发明芯片时钟频率为外部SPI主机时钟频率的16倍及以上。
现有SPI时序不支持等待状态,本发明的一些改进实施例中,在SPI主机读取数据时,主机可选择忽略读取数据的前几位,间接实现等待状态,如图11所示,其中SS为片选信息(低电平有效),CLK为主机输出时钟信号,MOSI为主机输入从机输出信号,MISO为主机输出从机输入信号,instr[13:0]表示14位识别信息,rdata[31:0]表示主机读出的32位有效数据,wait表示等待的周期,等待几个时钟周期即忽略几位读取的数据。例如,在片选信号处于有效电平且时钟存在有效边沿(下降沿),MOSI发出读标志和用于指示目标从机的识别信息,目标从机的识别信息与MOSI指令携带的识别信息一致,若经3个时钟CLK周期等待后,目标从机的输出与非目标从机输出(被复位的默认值或默认值的反)逻辑运算后生成传递给主机的信号,主机忽略等待时钟周期内的前3位数据。
本发明的另一些改进实施例中,根据访问的目的从机调整SPI主机时钟频率,例如主机访问音频特征提取器从机时,使用慢时钟CLK1,访问脉冲神经网络处理器时,使用快时钟CLK2,采用该方法,能够避免从机处理速度不够导致的错误等问题,以及时响应主机的操作。
尽管已经参考本发明的具体特征和实施例描述了本发明,但是在不脱离本发明的情况下仍可以对其进行各种修改、组合、替换。本发明的保护范围旨在不限于说明书中描述的过程、机器、制造、物质组成、装置、方法和步骤的特定实施例,并且这些方法、模块可能还被实施在相关联、相互依赖、相互配合、前/后级的一个或多个产品、方法当中。
因此,说明书和附图应简单地视为由所附权利要求限定的技术方案的部分实施例的介绍,因而应根据最大合理解释原则对所附权利要求解读,并旨在尽可能涵盖本发明公开范围内的所有修改、变化、组合或等同物,同时还应避免不合常理的解读方式。
为了实现更好的技术效果或出于某些应用的需求,本领域技术人员可能在本发明的基础之上,对技术方案做出进一步的改进。然而,即便该部分改进/设计具有创造性或/和进步性,只要依赖本发明的技术构思,覆盖了权利要求所限定的技术特征,该技术方案同样应落入本发明的保护范围之内。
所附的权利要求中所提及的若干技术特征可能存在替代的技术特征,或者对某些技术流程的顺序、物质组织顺序可以重组。本领域普通技术人员知晓本发明后,容易想到该些替换手段,或者改变技术流程的顺序、物质组织顺序,然后采用了基本相同的手段,解决基本相同的技术问题,达到基本相同的技术效果,因此即便权利要求中明确限定了上述手段或/和顺序,然而该些修饰、改变、替换,均应依据等同原则而落入权利要求的保护范围。
结合本文中所公开的实施例中描述的各方法步骤或模块,能够以硬件、软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各实施例的步骤及组成。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用或设计约束条件。本领域普通技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为在本发明所要求保护的范围之外。
Claims (20)
1.一种基于串行外设接口进行通信的方法,包括主机和N个从机,N为正整数,其特征在于:
所述N个从机位于同一个地址空间,且所述N个从机共享主机输出的时钟信号和主机输出从机输入信号;所述N个从机是同种类或不同种类的装置;
在所述时钟信号的有效边沿,所述N个从机各自进行识别检查,以判断各从机是目标从机或非目标从机;所述目标从机的数量为一个或者多个;
所述目标从机响应主机输出从机输入信号发送的指令,所述非目标从机的输出被复位至默认值;
所述目标从机和所述非目标从机的输出经逻辑运算生成主机接收的信号。
2.根据权利要求1所述基于串行外设接口进行通信的方法,其特征在于:
进行识别检查时,并行比较各从机的识别信息与主机输出从机输入信号携带的识别信息是否一致,若一致,则为目标从机,否则为非目标从机;
所述识别信息为第一类识别信息或/和第二类识别信息;
所述第一类识别信息为单个地址或/和地址范围,所述地址范围是连续的或不连续的;所述第二类识别信息为操作码。
3.根据权利要求1所述基于串行外设接口进行通信的方法,其特征在于:
若所述非目标从机的默认值均为0,则利用或门对所述目标从机和所述非目标从机的输出进行或运算生成主机接收的信号;
若所述非目标从机的默认值均为1,则利用与门对所述目标从机和所述非目标从机的输出进行与运算生成主机接收的信号;
若部分所述非目标从机的默认值为0、部分所述非目标从机的默认值为1,则利用反相器将默认值1取反后与其余默认值0和目标从机的输出经或门逻辑运算生成主机接收的信号,或者利用反相器将默认值0取反后与其余默认值1和目标从机的输出经与门逻辑运算生成主机接收的信号。
4.根据权利要求1至3任一项所述基于串行外设接口进行通信的方法,其特征在于:
没有片选信号或存在至少一个片选信号,所述片选信号的有效电平是高电平或低电平。
5.根据权利要求4所述基于串行外设接口进行通信的方法,其特征在于:
当存在至少一个片选信号时,将所述N个从机划分为多个从机队列,所述多个从机队列的每一个均对应一个片选信号,所述从机队列中从机数量大于一个的从机队列对应一个逻辑门;
片选信号处于有效电平且时钟信号存在有效边沿时,将对应从机队列中的非目标从机复位为默认值;
逻辑门接收对应从机队列中非目标从机复位的默认值或/和默认值取反后的信号和目标从机的输出,进行逻辑运算,得到对应从机队列的输出逻辑值;
所述至少一个片选信号控制数据选择器将多个从机队列输出集合中的一个输出作为主机接收的信号,其中,所述多个从机队列输出集合包括从机数量大于一个的各从机队列的输出逻辑值和从机数量为一个的各从机队列的输出值。
6.根据权利要求5所述基于串行外设接口进行通信的方法,其特征在于:
所述地址空间是内存或寄存器或随机存取存储器。
7.根据权利要求1至3任一项所述基于串行外设接口进行通信的方法,其特征在于:
主机根据访问的目标从机调整串行外设接口主机输出时钟信号的频率。
8.根据权利要求1至3任一项所述基于串行外设接口进行通信的方法,其特征在于:
在主机读取数据时,主机忽略读取数据的前几位。
9.一种基于串行外设接口进行通信的装置,包括主机和N个从机,N为正整数,其特征在于,包括:
一条时钟信号线和一条主机输出从机输入信号线,其中,主机输出的时钟信号和主机输出从机输入信号分别经所述时钟信号线和所述主机输出从机输入信号线在所述N个从机之间共享;所述N个从机位于同一个地址空间;
在所述时钟信号存在有效边沿时,所述N个从机各自进行识别检查,以判断各从机是目标从机或非目标从机;所述目标从机是一个或者多个;
所述目标从机响应主机输出从机输入信号发送的指令,所述非目标从机的输出被复位至默认值;
所述目标从机和所述非目标从机的输出经逻辑运算以生成主机接收的信号。
10.根据权利要求9所述基于串行外设接口进行通信的装置,其特征在于:
进行识别检查时,并行比较各从机的识别信息与主机输出从机输入信号携带的识别信息是否一致,若一致,则为目标从机,否则为非目标从机;
所述识别信息为第一类识别信息或/和第二类识别信息;
所述第一类识别信息为单个地址或/和地址范围,所述地址范围是连续的或不连续的;所述第二类识别信息为操作码。
11.根据权利要求9所述基于串行外设接口进行通信的装置,其特征在于:
若所述非目标从机的默认值均为0,则利用或门对所述目标从机和所述非目标从机的输出进行或运算生成主机接收的信号;
若所述非目标从机的默认值均为1,则利用与门对所述目标从机和所述非目标从机的输出进行与运算生成主机接收的信号;
若部分所述非目标从机的默认值为0、部分所述非目标从机的默认值为1,则利用反相器将默认值1取反后与其余默认值0和目标从机的输出经或门逻辑运算生成主机接收的信号,或者利用反相器将默认值0取反后与其余默认值1和目标从机的输出经与门逻辑运算生成主机接收的信号。
12.根根据权利要求9至11任一项所述基于串行外设接口进行通信的装置,其特征在于:
没有片选信号或存在至少一个片选信号,所述片选信号的有效电平是高电平或低电平。
13.根据权利要求9所述基于串行外设接口进行通信的装置,其特征在于:
当存在至少一个片选信号时,将所述N个从机划分为多个从机队列,所述多个从机队列的每一个均对应一个片选信号,其中,从机队列中从机数量大于一个的从机队列对应一个逻辑门;
片选信号处于有效电平且时钟信号存在有效边沿时,将对应从机队列中的非目标从机复位为默认值;
逻辑门接收对应从机队列中非目标从机复位的默认值或/和默认值取反后的信号和目标从机的输出,进行逻辑运算,得到对应从机队列的输出逻辑值;
所述至少一个片选信号控制数据选择器将所述多个从机队列输出集合中的一个输出作为主机接收的信号,其中,所述多个从机队列输出集合包括从机数量大于一个的各从机队列的输出逻辑值和从机数量为一个的各从机队列的输出值。
14.根据权利要求9所述基于串行外设接口进行通信的装置,其特征在于:
所述地址空间是内存或寄存器或随机存取存储器。
15.根据权利要求12所述基于串行外设接口进行通信的装置,其特征在于:
主机根据访问的目标从机调整串行外设接口主机输出时钟信号的频率。
16.根据权利要求12所述基于串行外设接口进行通信的装置,其特征在于:
在主机读取数据时,主机忽略读取数据的前几位。
17.一种芯片,其特征在于:
所述芯片使用如权利要求1至8任一项所述基于串行外设接口进行通信的方法与主机进行通信,或者包括如权利要求9至16任一项所述基于串行外设接口进行通信的装置。
18.根据权利要求17所述芯片,其特征在于:
所述芯片为拟神态芯片或类脑芯片。
19.根据权利要求18所述芯片,其特征在于:
所述芯片包括音频特征提取器和分类器;
所述音频特征提取器用于提取待识别语音的音频特征,将提取的音频特征进行预处理;
所述分类器耦接于所述音频特征提取器,用于执行分类任务;
所述串行外设接口用于音频特征提取器和分类器之间进行通信。
20.根据权利要求19所述芯片,其特征在于:
所述音频特征提取器的时钟频率大于等于串行外设接口主机输出时钟信号频率的4倍,所述分类器时钟频率大于等于串行外设接口主机输出时钟信号频率的16倍。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210115740.4A CN114138703B (zh) | 2022-02-07 | 2022-02-07 | 基于串行外设接口进行通信的方法、装置及芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210115740.4A CN114138703B (zh) | 2022-02-07 | 2022-02-07 | 基于串行外设接口进行通信的方法、装置及芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114138703A true CN114138703A (zh) | 2022-03-04 |
CN114138703B CN114138703B (zh) | 2022-05-03 |
Family
ID=80381822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210115740.4A Active CN114138703B (zh) | 2022-02-07 | 2022-02-07 | 基于串行外设接口进行通信的方法、装置及芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114138703B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114546925A (zh) * | 2022-03-08 | 2022-05-27 | 合肥富煌君达高科信息技术有限公司 | 一种适用于高速相机的多设备通信装置及方法 |
CN115033517A (zh) * | 2022-05-30 | 2022-09-09 | 浙江大学 | 一种基于多个单线spi接口实现多线spi接口传输的装置 |
CN115061961A (zh) * | 2022-06-29 | 2022-09-16 | 西安易朴通讯技术有限公司 | 一种基于spi的通信方法与装置 |
TWI812194B (zh) * | 2022-04-27 | 2023-08-11 | 凌通科技股份有限公司 | 序列周邊介面相容性擴展切換方法與使用其之嵌入式系統 |
CN116909975A (zh) * | 2023-09-12 | 2023-10-20 | 苏州浪潮智能科技有限公司 | 一种串行总线标准多主多从交互控制系统 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1673985A (zh) * | 2004-03-26 | 2005-09-28 | 华为技术有限公司 | 主设备和多个从设备的连接电路及其产生应答信号的方法 |
CN102439535A (zh) * | 2011-10-25 | 2012-05-02 | 深圳市海思半导体有限公司 | 降低动态功耗的方法和电子设备 |
CN107562666A (zh) * | 2017-09-26 | 2018-01-09 | 威创集团股份有限公司 | 基于spi总线的设备间通信的方法、系统及相关装置 |
EP3300289A1 (en) * | 2015-05-22 | 2018-03-28 | Mitsubishi Electric Corporation | Communication apparatus and power conversion apparatus |
US20190171608A1 (en) * | 2017-12-05 | 2019-06-06 | Marvell World Trade Ltd. | SPI devices with multi-master capabilities |
CN109918332A (zh) * | 2019-03-14 | 2019-06-21 | 昆山龙腾光电有限公司 | Spi从设备及spi设备 |
CN111782574A (zh) * | 2020-07-14 | 2020-10-16 | 北京四季豆信息技术有限公司 | 一种串行外设接口控制方法和串行外设接口控制器 |
CN213690608U (zh) * | 2020-10-27 | 2021-07-13 | 嘉兴泰传光电有限公司 | 一种spi设备通信电路 |
-
2022
- 2022-02-07 CN CN202210115740.4A patent/CN114138703B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1673985A (zh) * | 2004-03-26 | 2005-09-28 | 华为技术有限公司 | 主设备和多个从设备的连接电路及其产生应答信号的方法 |
CN102439535A (zh) * | 2011-10-25 | 2012-05-02 | 深圳市海思半导体有限公司 | 降低动态功耗的方法和电子设备 |
EP3300289A1 (en) * | 2015-05-22 | 2018-03-28 | Mitsubishi Electric Corporation | Communication apparatus and power conversion apparatus |
CN107562666A (zh) * | 2017-09-26 | 2018-01-09 | 威创集团股份有限公司 | 基于spi总线的设备间通信的方法、系统及相关装置 |
US20190171608A1 (en) * | 2017-12-05 | 2019-06-06 | Marvell World Trade Ltd. | SPI devices with multi-master capabilities |
CN109918332A (zh) * | 2019-03-14 | 2019-06-21 | 昆山龙腾光电有限公司 | Spi从设备及spi设备 |
CN111782574A (zh) * | 2020-07-14 | 2020-10-16 | 北京四季豆信息技术有限公司 | 一种串行外设接口控制方法和串行外设接口控制器 |
CN213690608U (zh) * | 2020-10-27 | 2021-07-13 | 嘉兴泰传光电有限公司 | 一种spi设备通信电路 |
Non-Patent Citations (1)
Title |
---|
魏朋博等: "高性能主从模式动态可重构的SPI IP核设计", 《电子技术应用》 * |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114546925A (zh) * | 2022-03-08 | 2022-05-27 | 合肥富煌君达高科信息技术有限公司 | 一种适用于高速相机的多设备通信装置及方法 |
CN114546925B (zh) * | 2022-03-08 | 2022-09-02 | 合肥富煌君达高科信息技术有限公司 | 一种适用于高速相机的多设备通信装置及方法 |
TWI812194B (zh) * | 2022-04-27 | 2023-08-11 | 凌通科技股份有限公司 | 序列周邊介面相容性擴展切換方法與使用其之嵌入式系統 |
CN115033517A (zh) * | 2022-05-30 | 2022-09-09 | 浙江大学 | 一种基于多个单线spi接口实现多线spi接口传输的装置 |
CN115033517B (zh) * | 2022-05-30 | 2023-12-19 | 浙江大学 | 一种基于多个单线spi接口实现多线spi接口传输的装置 |
CN115061961A (zh) * | 2022-06-29 | 2022-09-16 | 西安易朴通讯技术有限公司 | 一种基于spi的通信方法与装置 |
CN116909975A (zh) * | 2023-09-12 | 2023-10-20 | 苏州浪潮智能科技有限公司 | 一种串行总线标准多主多从交互控制系统 |
CN116909975B (zh) * | 2023-09-12 | 2024-01-26 | 苏州浪潮智能科技有限公司 | 一种串行总线标准多主多从交互控制系统 |
Also Published As
Publication number | Publication date |
---|---|
CN114138703B (zh) | 2022-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114138703B (zh) | 基于串行外设接口进行通信的方法、装置及芯片 | |
US9274997B2 (en) | Point-to-point serial peripheral interface for data communication between devices configured in a daisy-chain | |
US5600793A (en) | Method and system of bi-directional parallel port data transfer between data processing systems | |
EP1825382B1 (en) | Low protocol, high speed serial transfer for intra-board or inter-board data communication | |
US5878234A (en) | Low power serial protocol translator for use in multi-circuit board electronic systems | |
US8700818B2 (en) | Packet based ID generation for serially interconnected devices | |
US4412286A (en) | Tightly coupled multiple instruction multiple data computer system | |
US4451898A (en) | Asynchronous interface message transmission using source and receive devices | |
JPH02227765A (ja) | デジタル・コンピユータのデータ転送装置 | |
WO2010053756A2 (en) | Method and system for improving serial port memory communication latency and reliability | |
US20080270654A1 (en) | Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore | |
KR20090077015A (ko) | 듀얼-모드 메모리 상호접속을 포함하는 메모리 제어기 | |
KR20090080538A (ko) | 고속 직렬 버퍼를 포함하는 메모리 시스템 | |
US20070011379A1 (en) | I/O energy reduction using previous bus state and I/O inversion bit for bus inversion | |
KR20050051672A (ko) | 스케일러블 멀티채널 메모리 액세스를 위한 방법 및 메모리제어기 | |
JP2006514771A (ja) | メモリ・デバイス・インターフェースを検出するための方法および装置 | |
EP1021756A1 (en) | Direct memory access (dma) transactions on a low pin count bus | |
CN106598886B (zh) | I/o总线共享存储器系统 | |
CN1707454A (zh) | 中心单元、存储器模块、存储器系统和对其读和写的方法 | |
US5964845A (en) | Processing system having improved bi-directional serial clock communication circuitry | |
JPH08227381A (ja) | メモリシステムおよびこのシステムにアクセスする方法 | |
WO1981002798A1 (en) | Computer system and interface therefor | |
EP4071624A1 (en) | Electronic device comprising a memory accessible via a jtag interface, and corresponding method of accessing a memory | |
EP0690382B1 (en) | Computer system with a multiplexed address bus and pipelined write operations | |
KR20060003139A (ko) | 트리거 신호와 시리얼 통신을 이용한 plc 시스템의증설 모듈 제어 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Method, device, and chip for communication based on serial peripheral interface Granted publication date: 20220503 Pledgee: Industrial Bank Co.,Ltd. Shanghai Hongqiao Branch Pledgor: Shanghai Shizhi Technology Co.,Ltd.|Chengdu Shizhi Technology Co.,Ltd. Registration number: Y2024310000093 |