CN1707454A - 中心单元、存储器模块、存储器系统和对其读和写的方法 - Google Patents

Abstract

一种中心单元、存储器模块、存储器系统和对其进行读和写的方法。在测试模式中，可以忽略存储器模块、存储器器件、或存储器单元识别信息，从而可以测试写入或测试读取所有的存储器模块、存储器器件、或存储器单元。忽略存储器识别信息可以允许所有的存储器模块、存储器器件、或存储器单元同时被写入或读取，从而减少了测试时间。

Description

中心单元、存储器模块、存储器系统和对其读和写的方法

技术领域

本发明通常涉及一种中心单元、存储器模块、存储器系统和对其进行读和写的方法。

背景技术

图1说明了几种传统的存储器模块类型，其包括单列直插式存储器模块(SIMM)和双列直插式存储器模块(DIMM)。SIMM使存储器片在所述存储器模块一侧上，其中DIMM使存储器片在所述存储器模块两侧上。DIMM还可以定义为寄存的DIMM(R-DIMM)和完全缓冲的DIMM(FBDIMM)。

在R-DIMM中，除数据信号以外的信号经由一个或多个寄存器从存储器控制器传送到存储器片。在FBDIMM中，来自存储器控制器的所有信号通过中心单元(hub)或高级存储器缓冲器(AMB)传送到存储器片。如图1所示，FBDIMM的优点在于具有更高的速度和/或更高密度的应用。

图2说明传统的FBDIMM，其包括中心单元和多个存储器片。中心单元可以在接收器R处从存储器控制器或相邻的FBDIMM接收南向数据包(SB)，并且将该SB数据包通过发送器T发送到相邻的FBDIMM。从相反的方向，利用接收器R和发送器T，所述中心单元也可以从相邻的FBDIMM接收北向数据包(NB)，并且将其发送到存储器控制器或相邻的FBDIMM。中心单元可以向多个存储器片提供时钟(CLK)信号、控制(CON)信号、和/或地址(ADDR)信号。中心单元可以在多个存储器片间来回地交换数据(DATA)。

图3说明了传统的存储器系统，其包括主机(例如，存储器控制器)和多个存储器模块。CLK信号、南向信号(STx)和北向信号(NRx)与图2所说明的一致。诸如图3所说明的存储器系统的传统的存储器系统可以包括FBDIMM。

图4从不同透视图，说明了诸如图3的传统存储器系统的传统存储器系统。图4所示的八(8)个存储器模块(例如，FBDIMM)被比喻为以“菊花链(daisy chain)”连接来进行连接，其中所述多个存储器模块通过菊花链总线串联。在这样的排列中，发送到和来自所述存储器控制器的信号被依次传送到每个相邻的存储器模块。

图5更为详细地说明了传统的存储器系统。如图5所示，主机(例如，存储器控制器)包括发送器STx和接收器NRx，该发送器STx将南向数据包(例如，高速南向数据包)发送到第一FBDIMM MM1，该接收器NRx从所述第一FBDIMM MM1接收北向数据包。南向数据包包括FBDIMM选择位、等级选择位、控制信号、地址信号和/或要写入的数据。北向数据包可以包括从多个FBDIMM MM1-MMn之一中读取的数据。多个FBDIMM(MM1-MMn)的每一个可以包括中心单元，如图2-4所示。除了中心单元，多个FBDIMM(MM1-MMn)的每一个还可以包括多个存储器器件M1-Mn，其接收存储器信息，并根据存储器信息执行读或写操作。

如图5所示，中心单元还可以包括南向接收器SRx、南向发送器STx、北向接收器NRx、北向发送器NTx、和控制电路。南向接收器(SRx)从第一(或存储器控制器)或相邻的FBDIMM接收南向数据包。南向发送器STx向相邻的FBDIMM(除了菊花链中最后的中心单元外)发送南向数据包。

控制电路可以将南向数据包解码为存储器信息，该存储器信息可以包括例如FBDIMM选择位、等级选择位、控制信号、地址信号和/或数据信号。该控制信号可以包括例如/CS、/RAS、/CAS、和/WE。

所述控制电路可以提供存储器信息到存储器接口、存储器寄存器、或存储器接口寄存器，例如，图5中的DRAM接口DRAM IF(如果存储器片M1-Mn是DRAM存储器)。存储器接口、存储器寄存器、或存储器接口寄存器，例如DRAM接口DRAM IF接收存储器信息并将该存储器信息传送到多个存储器器件M1-Mn。

控制电路也可以将经由存储器接口、存储器寄存器、或存储器接口寄存器从多个存储器器件M1-M2中读取的数据编码为数据包格式。

每个中心单元(除了菊花链中最后的中心单元外)的北向接收器NRx可以从相邻的FBDIMM接收北向数据包，并且北向发送器NTx可以将所接收的北向数据包发送到主机(或存储器控制器)或相邻的FBDIMM。

图6A说明了传统南向(SB)数据包格式的示例。如图5所示，南向数据包在离开主机的方向上传送。SB数据包可以包括10比特，并且每比特可以在存储器时钟的一个周期中触发12次，如图6A所示。图6A中用“A”表示的前四个触发可包含循环冗余码校验(CRC)码和命令(CMD)/地址(ADDR)码。CRC码是可用于识别所传送的信号中的错误的信号。用“B”表示的其余的触发可以包含要写入的数据或其他命令(CMD)。

图6B说明了传统的北向(NB)数据包格式的示例。如图5所示，北向数据包在朝向主机的方向上传送。如图6B所示，北向数据包可以包括14比特，并且每比特在存储器时钟的一个周期中触发12次。所述北向数据包可以划分为一个或多个读取帧，例如，读取帧1(RDF1)和读取帧2(RDF2)，如图6B所示。

图6C说明了基准时钟(CLK_REF)、存储器时钟(CLK_MEM)、和数据包转移之间的关系的示例。如图6C的示例所述，CLK_MEM的频率是CLK_REF频率的两倍，并且在CLK_MEM的一个周期中存在12个数据包转移。

图6D说明了FBDIMM南向数据包(SB)命令解码系统的示例，包括几个可以用来控制DRAM的示例命令。如图所示，图6D说明了从南向数据包解码的存储器信息。如图6D所示，南向数据包可以包括模块选择位、命令位、一个或多个列选择位和地址信息。

如图6D的示例中所示，位21-23可以用来选择多个FBDIMM中的一个FBDIMM，并且可以定义为模块选择位。如上所述，传统的存储器系统可以包括8个FBDIMM。结果，需要3位(位21-23)，以便识别特定的FBDIMM。

如图6D的示例中所示，位20-18可以用来识别所期望的命令CMD，其可以用来控制FBDIMM。

如图6D的示例中所示，单个位(位17)可以用来选择所选FBDIMM的列(rank)。所述列限定了所期望的FBDIMM在FBDIMM的哪一侧上。

如图6D的示例中所示，位16-0可以用来识别所期望的存储器的存储单元和地址。

图7是说明图5所述的传统系统中南向(SB)数据包的写和读操作的时序图。图7说明了基准时钟CLK_REF、存储器时钟CLK_MEM、SB数据包、存储器模块MM1-MMn、和北向数据包。

在图7所示的时序图中，对于写操作，基准时钟CLK_REF从时钟传送线传送到中心单元。如以上结合图6C的讨论，CLK_MEM的频率可以两倍于CLK_REF的频率，并且可以通过中心单元中的锁相环路(PLL)来产生。

要写入的南向SB数据包可以在CLK_MEM的一个周期中通过南向发送器STx和南向接收器SRx传送到所有的FBDIMM。所接收的写SB数据包可以被每个中心单元解码为存储器信息。如图6D所示，所述存储器信息可以包括模块选择位，其可以由中心单元进行解码以指示已经选择了特定存储器模块(例如存储器模块MM1)。在存储器模块MM1上的存储器器件根据存储器信息执行写操作。所有其他存储器模块MM2-MMn不执行写操作，因为它们没有被模块选择位识别。

如图7所示，对于读操作，读SB数据包也可以在CLK_MEM的一个周期中通过南向发送器STx和南向接收器SRx传送到所有的FBDIMM。所接收的读SB数据包也可以被每个中心单元解码为存储器信息。如图6D所示，存储器信息可以包括模块选择位，其可以由中心单元进行解码以指示已经选择了特定存储器模块(例如，存储器模块MM1)。在存储器模块MM1上的存储器器件根据存储器信息执行写操作。具体地讲，从存储器模块MM1的存储器器件到存储器模块MM1的中心单元传送读数据。然后，存储器模块MM1的中心单元可以将读数据编码为北向数据包，并经由北向发送器NTx和北向接收器NRx将北向数据包发送到主机或存储器控制器。

在传统的存储器系统中，例如，以上结合图1-7所描述的，其优点在于能够判断每个存储器模块MM1-MMn(例如，每个FBDIMM)是否正在合适地操作。在如上所述的传统的存储器系统中，包括八(8)个FBDIMM，为了测试每个FBDIMM，有必要对该系统执行八(8)次写操作和八(8)次读操作。此外，当存储器更密集集成时，将包括更多的FBDIMM，因此，更多的写和读操作成为必要。

发明内容

本发明的示例性实施例是针对中心单元、存储器模块、存储器系统、和对其进行读和写的方法。

在示例性实施例中，在测试模式中，可以忽略存储器模块、存储器器件、或存储器单元识别信息，从而可以测试写入或测试读出所有存储器模块、存储器器件、或存储器单元。忽略存储器识别信息可容许同时写或读所有的存储器模块、存储器器件、或存储器单元，因此，减少了测试时间。

在示例性实施例中，本发明针对一种用于存储器模块的中心单元，该中心单元包括控制器，用于在测试模式中，忽略来自存储器控制器的南向数据包中的存储器识别信息。

在示例性实施例中，本发明针对一种用于存储器模块的中心单元，该中心单元包括控制器，用于从存储器模块的存储器单元接收第一输出信息，并且在测试模式中将第一输出信息和来自下游存储器模块的第二输出信息进行比较，以及输出比较结果。

在示例性实施例中，本发明针对一种中心单元，该中心单元包括：接收和发送部件，用于经由第一接收总线从第一接收器接收第一数据包，并经由第一发送总线发送该第一数据包，以及经由第二接收总线从第二接收器接收第二数据包，并经由第二发送总线发送该第二数据包；第一连接部件，用于通过第三总线从存储器控制器接收测试模式，以及向存储器控制器发送测试模式的结果；第二连接部件，用于将来自所述第一数据包的存储器数据发送到多个存储器单元，以及从所述多个存储器单元接收数据；和数据包处理部件，用于响应所述测试模式、通过所述第二连接部件将所述存储器信息无条件地传送到多个存储器单元，并且将所述第二数据包与从所述多个存储器单元输出的数据进行比较。

在示例性实施例中，本发明针对一种存储器模块，该存储器模块包括：多个存储器单元；和中心单元，该中心单元响应来自存储器控制器的南向数据包而忽略存储器识别信息，并且在测试模式中将与所述南向数据包相关联的数据写入所述存储器模块的多个存储器单元的每一个。

在示例性实施例中，本发明针对一种存储器系统，包括：存储器控制器；多个存储器模块，其以菊花链的方式连接到所述存储器控制器，所述多个存储器模块的每一个包括中心单元，每个中心单元响应来自所述存储器控制器的南向数据包而忽略存储器识别信息，并且在测试模式中将与南向数据包相关联的数据写到多个存储器模块的多个存储器单元的每一个。

在示例性实施例中，本发明针对一种写入存储器系统的方法，该存储器系统具有主机和N个存储器模块(其中N是整数1)，该方法包括：在N个存储器模块中设置测试模式；传送写数据包到N个存储器模块；在所述N个存储器模块的每一个中，将所述写数据包解码为存储器识别信息和存储器信息；在响应所述测试模式而忽略所述存储器识别信息后，将所述存储器信息提供给N个存储器模块的每一个上的存储器单元；以及将包括所述存储器信息的数据写入所述N个存储器模块的每一个上的存储器单元。

在示例性实施例中，本发明针对一种存储器模块，包括：多个存储器单元；以及中心单元，其接收来自对应的存储器模块的多个存储器单元的第一输出信息和来自另一存储器模块的多个存储器单元的第二输出信息，在测试模式中将所述第一输出信息和所述第二输出信息进行比较，并且输出比较结果。

在示例性实施例中，本发明针对一种存储器系统，包括：存储器控制器；以及多个存储器模块，每个存储器模块包括中心单元，每个中心单元从所述对应的存储器模块的存储器单元接收输出信息，并且在测试模式中将对应的存储器模块的每个存储器单元的输出信息与另一存储器模块的输出信息进行比较，并且输出比较结果。

在示例性实施例中，本发明针对一种读取存储器系统的方法，该存储器系统具有主机和多个模块，该方法包括：响应读数据包，从所述第一存储器模块上的第一存储器单元向第一中心单元输出第一数据；响应所述读数据包，从所述第二存储器模块上的第二存储器单元向第二中心单元输出第二数据；向所述第一中心单元传送所述第二数据；以及将所述第一数据与所述第二数据进行比较并在所述第一中心单元存储比较结果。

在示例性实施例中，本发明针对一种测试存储器系统的方法，该存储器系统具有存储器控制器和多个存储器模块，其中所述多个存储器模块通过菊花链连接到所述主机，并且多个存储器模块的每一个具有模块选择代码，该方法包括：对所述多个存储器模块设置测试模式；同时在测试模式中、响应写数据包将测试数据写入所述多个存储器模块上的每个存储器单元；响应读数据包，从所述多个存储器模块上的每个存储器单元读取所述测试数据；以及将来自自身存储器模块的所述测试数据与来自相邻存储器模块的所述测试数据进行比较。

附图说明

根据以下详细的说明和附图，能够更完全地理解本发明，其仅仅是用于说明的目的，因此不对本发明有任何限制。

图1说明了几种类型的传统存储器模块，其包括单列直插式存储器模块(SIMM)和双列直插式存储器模块(DIMM)；

图2说明了传统的FBDIMM，其包括中心单元和多个存储器片；

图3说明了传统存储器系统；

图4说明了与图3不同的透视图的传统存储器系统；

图5更详细地说明了传统存储器系统；

图6A说明了传统的南向(SB)数据包格式的示例；

图6B说明了传统的北向(NB)数据包格式的示例；

图6C说明了基准时钟、存储器时钟和数据包转移之间的示例关系；

图6D说明了FBDIMM南向(SB)命令解码系统的示例；

图7是说明图5中说明的传统系统中南向(SB)数据包的读和写操作的时序图；

图8说明了根据本发明实施例的存储器系统；

图9说明了根据本发明实施例的中心单元；

图10A说明了根据本发明实施例的在测试模式中写入的时序图；

图10B说明了根据本发明实施例的在测试模式中写入的流程图；

图11A说明了根据本发明实施例的在测试模式中读取的时序图；

图11B说明了根据本发明实施例的在测试模式中读取的流程图；和

图12说明了根据本发明实施例的中心单元，其将第一自身数据和来自相邻存储器单元模块的第二数据进行比较。

应该注意：为了在此说明这些示例性实施例的目的，这些附图目的在于说明本发明的示例性实施例的方法和器件的一般特征。然而，这些附图没有按比例并且可以不精确地反映任何所给定的实施例的特征，以及不应该认为限定或限制了本发明的范围内的示例性实施例的价值或性质的范围。

具体实施方式

图8说明了根据本发明的实施例存储器系统。如图8所示，存储器系统100可以包括存储器控制器600、时钟源610、和多个存储器模块500。每个存储器模块500还可以包括多个存储器，例如，多个DRAM520和一个或多个中心单元510。

在下游方向存储器控制器600可以向多个存储器模块500传送南向数据包，该南向数据包包括数据、控制、和/或地址信息10，以及存储器控制器600可以在下游方向，从多个存储器模块500接收北向数据包数据14。存储器控制器600也可以经由SMBus与多个存储器模块500通信。时钟源610可以向存储器控制器600和/或多个存储器模块500提供诸如ECLK1的时钟。

在图8中说明的示例性实施例中，多个存储器模块500可以是完全缓冲的多个DIMM(多个FBDIMM)。

此外，在图8的示例性实施例中，多个存储器模块500可以以菊花链的方式连接到存储器控制器600。在图8的示例性实施例中，存储器系统包括八(8)个存储器模块500(或八个FBDIMM)。

如图所示，信号10和14在存储器控制器600和中心单元510之间进行交换。在示例性实施例中，每个信号10、14可以是一对低电压差动信号。

图9说明了根据本发明的实施例的中心单元的示例性实施例，例如，中心单元510。如图9所说明的，每个中心单元510可以包括接收器/发送器10，其进一步包括多个接收器和发送器SRx、STx、NRx和NTx，例如以上结合附图2-3和5描述的那些。

每个中心单元510也可以包括接口20、存储器接口30和控制电路40。控制电路40还可以包括比较器COM、数据包处理部件(PTP)、和多路复用器(MUX)。

接收器/发送器10可以接收和/或发送数据包。接收器/发送器10可以从诸如图3-5的主机的主机、诸如图8的存储器控制器的存储器控制器或以双向从相邻的FBDIMM传送数据包。

接口20可以包括设置测试模式的模式寄存器RG1和故障检测寄存器RG2。接口20可以经由SMBus、向/从存储器控制器发送/接收系统管理信息。具体地讲，模式寄存器RG1可以存储测试模式信号，并可以向PTP传送测试模式信号。故障检测寄存器RG2可以从比较器COM接收故障标志，并可以经由SMBus、向存储器控制器传送故障标志。

存储器接口30可以从PTP接收包括命令、地址和用于写入的数据信息的存储器信息，以及可以向多个存储器器件520传送存储器信息。存储器接口30还可以从多个存储器器件520向控制电路40的PTP传送读数据。

PTP可以将数据包格式的南向数据包解码为存储器信息格式，其可以包括模块选择位、命令位、一个或多个列选择位、命令信息和/或地址信息。

在标准模式中，PTP可以判断模块选择位是否指示PTP是其一部分的FBDIMM，如果模块选择位指示PTP是其一部分的FBDIMM，则PTP可以向存储器接口30发送命令和地址信息。否则，PTP可以忽略存储器信息。如果所述命令是写操作，则写数据也向存储器接口30传送。

在测试模式中，PTP可以向存储器接口30传送命令和地址信息，不论是否(例如，由模块选择位)识别指定的FBDIMM。

具体地讲，位于PTP和NRx之间的多路复用器MUX形成第一路径和第二路径。在标准模式中，MUX响应来自PTP的第一控制信号C1，通过第一路径、向NTx传送NB数据包。

在测试模式中，MUX通过第二路径、向比较器COM传送NB数据包，其响应来自PTP的第一控制信号C1。比较器COM具有两个输入，其中之一连接到NRx，并且另一个连接到多路复用器(MUX)的第二路径。来自PTP的第二控制信号C2起动比较器COM。比较器COM的输出连接到存储比较操作结果的RG。

图10A说明了根据本发明实施例的在测试模式中写入的时序图。图10A的实施例说明了在测试模式中的写操作。首先，在第一写周期1中，由SMBus设置模式寄存器(RG1)。在测试模式中，可以忽略模块选择位、列选择位、和存储器信息。在第二写周期2中，存储器控制器600向第一存储器模块500发送激活的SB数据包，并且第一存储器模块500向相邻的下游存储器模块500发送激活的SB数据包。在这种方式中，所有的存储器模块500在CLK_MEM时钟的一个周期中接收激活的SB数据包。

在第三写周期3中，在每个存储器模块500中的PTP中将激活的SB数据包解码成存储器信息。在第四写周期4中，将存储器信息传送到每个中心单元510中的存储器接口30。在第五写周期5中，每个存储器模块500中的存储器器件520根据存储器信息同时执行激活操作。在第六写周期6中，以与激活的SB数据包相同的方式，将写SB数据包从存储器控制器600传送到所有的存储器模块500。

具体地讲，在每个存储器模块500中的PTP中，将写SB数据包解码成包括模块选择位、列选择位、命令位、地址位和数据的存储器信息。响应于测试模式，在每个存储器模块500中的PTP中，忽略模块选择位和列选择位。将除了模块选择位和列选择位之外的存储器信息传送到每个中心单元510的存储器接口30。在第七写周期7中，所有存储器模块500执行写操作。

图10B说明了本发明的实施例的在测试模式中进行写入的流程图。在图10B说明的流程图中，假设在可以写入写数据包之前执行激活操作。

如步骤1000中说明的，在模式寄存器中设置模式，例如，将模式设置为测试模式。在步骤1002中，将写SB数据包提供给每个存储器模块500用于写入。在步骤1004中，在每个存储器模块500的中心单元中将写SB数据包解码成存储器信息。在步骤1006中，响应测试模式而忽略存储器信息中的模块选择位和列选择位，并将其余存储器信息传送到每个存储器器件520。在步骤1008中，在每个存储器模块500的存储器器件520中执行写操作。

图11A说明了本发明的实施例的在测试模式中读操作的示例时序图。如在第一读取周期1’中说明的，由SMBus设置模式寄存器。通过将模式设置为测试模式，可以忽略模块选择位和存储器信息。如在第二读取周期2’中，提供激活的SB数据包，并且所有的存储器模块执行激活操作。在第三读取周期3’中，将多个存储器模块500的存储器器件520中读取的读SB数据包提供给所有的存储器模块。在所有存储器模块500的每个中心单元的PTP中将读SB数据包解码成存储器信息。在测试模式中忽略包括在存储器信息中的模块选择位。将其余存储器信息传送到每个中心单元510中的存储器接口30。在所有存储器模块500上的存储器器件520基于其余存储器信息同时执行读操作，在第四读操作4’中，将从存储器器件520读取的数据编码成数据包信息，其将由每个中心单元510中的PTP接收。

在第五读周期5’中，最后的存储器模块520(MMn)将数据包数据传输到相邻的上游存储器模块520(MMn-1)的NRx端口。以这种方式，在CLK_MEM的一个时钟周期期间，可以将来自最后存储器模块520(MMn)的数据包数据传送到存储器控制器600。

在第六个读周期6’中，除了最后的存储器模块520(MMn)的每个存储器模块520(MM1-MMn-1)中的中心单元510接收来自下游存储器模块520(MMn-1)的数据包。除了最后的存储器模块520(MMn)的每个存储器模块520(MMn-1)中的每个比较器COM将接收的数据包数据和来自存储器模块520(MMn-1自身)的数据包的数据进行比较。在第七读周期7’中，如果比较结果指示该数据是相同的，则比较器COM向RG2输出通过信号。如果该数据是不相同的，则比较器COM向RG2输出故障标志。

在第八读周期8’中，存储器控制器读取所有的RG2，以便识别每个存储器模块520(MMn)是否正在合适操作。

图11B说明了根据本发明实施例的在测试模式中读取的流程图。

如在步骤1100所说明的，在模式寄存器中设置模式，例如，将模式设置为测试模式。在步骤1102中，将读SB数据包提供给所有的存储器模块500。在步骤1104中，在每个存储器模块500的中心单元510中将读SB数据包解码成存储器信息。在步骤1106中，忽略存储器信息中的模块选择位和/或列选择位，以及将命令和地址信息传送到每个存储器器件520。在步骤1108中，在每个存储器模块500的存储器器件520中执行读操作。

在步骤1110中，最后的存储器模块500(MMn)将NB数据包信息传输到相邻的上游存储器模块500(MMn-1)。在CLK MEM的一个时钟周期中，将NB数据包传送到存储器控制器600。在步骤1112中，除了最后的存储器模块520(MMn)的中心单元510中的比较器COM以外，每个存储器模块520(MMn-1)的每个中心单元510中的每个比较器COM对所接收的NB数据包和自身产生的NB数据包进行比较。将比较结果存储在RG2寄存器中。在步骤1114中，存储器控制器600读取RG2寄存器以判断每个存储器模块500(MMn)是否正合适地操作。

图12说明了第一自身数据和来自相邻的存储器模块500(MMn)的第二数据在如图9中说明的中心单元中进行比较的情况，，图12与图9类似，除了在图9中、在比较器COM中比较数据包信息，而在图12中，在比较器COM中比较存储器信息。

如图12中所说明的，每个中心单元510还可以包括接收器/发送器10，其进一步包括多个接收器和发送器SRx、STx、NRx和NTx，例如以上结合附图2-3、5和9所述的那些。

每个中心单元510还可以包括接口20、存储器接口30、和控制电路40。控制电路40还可以包括比较器COM、数据包处理部件(PTP)、和多路复用器(MUX)，与图9类似。

接收器/发送器10可以接收和/或发送数据包。接收器/发送器10可以以双向、从诸如图3-5和9的主机的主机、诸如图8的存储器控制器的存储器控制器或从相邻的FBDIMM传送数据包。

接口20可以包括用于设置测试模式的模式寄存器RG1和故障检测寄存器RG2。接口20可以经由SMBus，向/从存储器控制器发送/接收系统管理信息。具体地讲，模式寄存器RG1可以存储测试模式信号，并且可以向PTP传送测试模式信号。故障检测寄存器RG2可以从比较器COM接收故障标志，以及可以经由SMBus将该故障标志传输给存储器控制器。

存储器接口30可以从MUX接收存储器信息，其包括命令、地址和用于写入的数据信息，并且存储器接口30可以将存储器信息传送至多个存储器器件520。存储器接口30还可以从多个存储器器件520向控制电路40的MUX传送读数据。

PTP可以将数据包格式的南向数据包解码成存储器信息格式，其可以包括模块选择位、命令位、一个或多个列选择位、命令信息和/或地址信息，并且可以在向南的方向上发送和接收数据包信息。

在标准模式中，PTP可以判断模块选择位是否指示PTP是其一部分的FBDIMM。如果模块选择位指示PTP是是其一部分的FBDIMM，则PTP可以将数据包信息解码成存储器信息，并且经由MUX、向存储器接口30发送命令和地址信息。否则，PTP可以忽略存储器信息。如果所述命令是写操作，则写数据也经由MUX、由PTP向存储器接口30传送。

在测试模式中，PTP可以经由MUX30、向存储器接口30传送命令和地址信息，而不管是否识别特定的FBDIMM(例如，由模块选择位)。

具体地讲，位于PTP和存储器接口30之间的多路复用器MUX形成第一路径和第二路径。在标准模式中，MUX将NB数据包传送到PTP，并且响应来自PTP的第一控制信号C1、通过第一路径传送到NTx。

在测试模式中，MUX通过第二路径将NB数据包传送到比较器COM，其响应来自PTP的第一控制信号。比较器COM具有两个输入，其中之一连接到PTP，并且另一个连接到多路复用器MUX的第二路径。来自PTP的第二控制信号C2起动比较器COM。比较器COM的输出连接到RG2，用于存储比较操作的结果。

如图12所示，可以向PTP输入来自相邻的下游存储器模块500(MMn)的NB数据包。PTP可以将NB数据包解码成存储器信息。PTP可以从当前的存储器520接收存储器信息以及从其他相邻的存储器520接收存储器信息，并且在比较器COM中比较存储器信息。

尽管已经结合FBDIMM描述了一个或多个本发明的示例性实施例，然而本发明的技术可应用到其他存储器模块，例如，多个R-DIMM或多个SIMM。此外，尽管已经结合多个DRAM描述了一个或多个本发明的示例性实施例，然而本发明的技术可应用到其他存储器类型。

此外，尽管已经结合主机或存储器控制器描述了一个或多个本发明的示例性实施例，然而本发明的技术可应用到其他控制器类型。此外，尽管已经结合模块选择位和/或列选择位描述了一个或多个本发明的示例性实施例，然而可以利用识别存储器模块、存储器器件和存储器单元的任何存储器识别信息。

对于本领域的技术人员来讲以下是明显的，可以在上述实施例中进行其他改变和修改而不偏离本发明的范围，并且目的在于以上的描述中包含的所有事实将被认为是说明性的而没有限制的意思。

Claims (32)

1、一种用于存储器模块的中心单元，该中心单元包括：

控制器，用于在测试模式中，忽略来自存储器控制器的南向数据包中的存储器识别信息。

2、根据权利要求1所述的中心单元，其中所述南向数据包可以是针对激活操作、写入操作和读取操作中的一个。

3、根据权利要求2所述的中心单元，所述控制器包括：

接收器，用于从上游存储器模块的中心单元或所述存储器控制器接收所述南向数据包；以及

发送器，用于将南向数据包发送至下游存储器模块的中心单元。

4、根据权利要求3所述的中心单元，所述控制器还包括：

寄存器，用于存储测试模式；

PTP，用于接收南向数据包并将所述南向数据包解码成包括至少所述存储器识别信息的存储器信息；以及

存储器单元接口，用于连接至少一个存储器单元，响应所述测试模式、在不涉及存储器识别信息的情况下，所述PTP传送除所述存储器识别信息以外的存储器信息到该存储器单元接口，所述存储器单元接口将所述存储器信息发送至所述至少一个存储器单元。

5、一种用于存储器模块的中心单元，该中心单元包括：

控制器，用于从存储器模块的存储器单元接收第一输出信息，并且在测试模式中将第一输出信息和来自下游存储器模块的第二输出信息进行比较，以及输出比较结果。

6、根据权利要求5所述的中心单元，所述控制器包括：

接收器，用于从下游存储器模块接收所述第二输出信息；以及

发送器，用于将所述第一输出信息或所述第二输出信息发送至上游存储器模块或存储器控制器。

7、根据权利要求6所述的中心单元，所述控制器还包括：

第一模式寄存器，用于存储所述测试模式；

PTP，用于将来自相应存储器模块的存储器单元的数据转换为所述第一输出信息；

MUX，用于接收所述第一输出信息，并且在标准模式中向上游存储器模块的中心单元输出所述第一输出信息，以及在测试模式中向比较器输出所述第一输出信息；

比较器，用于将所述第一输出信息和所述第二输出信息进行比较，并且输出比较结果；以及

第二寄存器，用于存储所述比较结果。

8、根据权利要求7所述的中心单元，其中所述第一输出信息和所述第二输出信息是包括读取数据的数据包。

9、根据权利要求1所述的中心单元，其中所述存储器识别信息包括至少一个模块选择位。

10、根据权利要求4所述的中心单元，其中所述存储器信息包括命令、地址和/或针对写入的数据。

11、一种中心单元，该中心单元包括：

接收和发送部件，用于经由第一接收总线从第一接收器接收第一数据包，并经由第一发送总线发送该第一数据包，以及经由第二接收总线从第二接收器接收第二数据包，并经由第二发送总线发送该第二数据包；

第一连接部件，用于通过第三总线从存储器控制器接收测试模式，以及向存储器控制器发送测试模式的结果；

第二连接部件，用于将来自所述第一数据包的存储器信息发送到多个存储器单元，以及从所述多个存储器单元接收数据；和

数据包处理部件，用于响应所述测试模式、通过所述第二连接部件将所述存储器信息无条件地传送到多个存储器单元，并且将所述第二数据包与从所述多个存储器单元输出的数据进行比较。

12、一种存储器模块，该存储器模块包括：

多个存储器单元；和

中心单元，其连接到所述多个存储器单元，该中心单元响应来自存储器控制器的南向数据包而忽略存储器识别信息，并且在测试模式中将与所述南向数据包相关联的数据写入所述存储器模块的多个存储器单元的每一个。

13、根据权利要求12所述的存储器模块，所述中心单元包括：

第一接收器，用于接收南向数据包；

第一发送器，用于发送所述南向数据包；

模式寄存器，用于存储测试模式；

数据包处理部件，用于将所接收的南向数据包解码为存储器识别信息和存储器信息，并且响应所述测试模式，输出与所述存储器识别不相关的存储器信息；以及

存储器接口，用于将存储器信息写入所述多个存储器单元。

14、根据权利要求13所述的存储器模块，所述中心单元还包括：

第二接收器，用于接收包括第一数据的第一北向数据包；

第二发送器，用于发送所述第一北向数据包；以及

比较器，用于响应包括读命令和地址的读数据包，比较第一北向数据包和从所述多个存储器单元输出的第二北向数据包。

15、根据权利要求14所述的存储器模块，所述中心单元还包括：

第二寄存器，用于存储比较器的结果，其中响应所述测试模式，起动所述比较器。

16、一种存储器系统，包括：

存储器控制器；以及

多个存储器模块，其以菊花链的方式连接到所述存储器控制器，所述多个存储器模块的每一个包括中心单元，

每个中心单元响应来自所述存储器控制器的南向数据包而忽略存储器识别信息，并且在测试模式中将与南向数据包相关联的数据写到多个存储器模块的多个存储器单元的每一个。

17、根据权利要求16所述的存储器系统，每个中心单元包括：

第一接收器；

第一发送器；

模式寄存器，用于存储测试模式；

数据包处理部件，用于将所接收的南向数据包解码为存储器识别信息和存储器信息，并且响应所述测试模式，输出与所述存储器识别不相关的存储器信息；以及

存储器接口，用于将所述存储器信息写入多个存储器单元。

18、根据权利要求17所述的存储器系统，所述中心单元还包括：

第二接收器，用于接收包括第一数据的第一北向数据包；

第二发送器，用于发送所述第一北向数据包；

比较器，用于响应包括读取命令和地址的读数据包，比较所述第一北向数据包和从多个存储器单元输出的第二北向数据包。

19、根据权利要求18所述的存储器系统，所述中心单元还包括：

第二寄存器，用于存储所述比较器的结果，其中响应所述测试模式，起动所述比较器。

20、根据权利要求19所述的存储器系统，其中所述第一寄存器和所述第二寄存器通过系统管理总线连接到主机。

21、一种写入存储器系统的方法，该存储器系统具有主机和N个存储器模块(其中N是整数1)，该方法包括：

在N个存储器模块中设置测试模式；

传送写数据包到N个存储器模块；

在所述N个存储器模块的每一个中，将所述写数据包解码为存储器识别信息和存储器信息；

在响应所述测试模式而忽略所述存储器识别信息后，将所述存储器信息提供给在N个存储器模块的每一个上的存储器单元；以及

将包括所述存储器信息的数据写入所述在N个存储器模块的每一个上的存储器单元。

22、根据权利要求21所述的方法，其中所述主机和所述N个存储器模块通过菊花链连接。

23、根据权利要求22所述的方法，其中所述设置测试模式是通过系统管理总线的。

24、一种存储器模块，包括：

多个存储器单元；以及

中心单元，其接收来自对应的存储器模块的多个存储器单元的第一输出信息和来自另一存储器模块的多个存储器单元的第二输出信息，在测试模式中将所述第一输出信息和所述第二输出信息进行比较，并且输出比较结果。

25、根据权利要求24所述的存储器模块，其中所述输出信息是数据包信息和存储器信息中的一个。

26、根据权利要求25所述的存储器模块，其中所述另一存储器模块是相邻的下游存储器模块和最后的存储器模块中的一个。

27、一种存储器系统，包括：

存储器控制器；以及

多个存储器模块，每个存储器模块包括中心单元，每个中心单元从所述对应的存储器模块的存储器单元接收输出信息，并且在测试模式中将对应的存储器模块的每个存储器单元的输出信息与另一存储器模块的输出信息进行比较，以及输出比较结果。

28、根据权利要求27所述的存储器系统，其中所述输出信息是数据包信息和存储器信息中的一个。

29、根据权利要求28所述的存储器系统，其中所述另一存储器模块是相邻的存储器模块和最后的存储器模块中的一个。

30、一种读取存储器系统的方法，该存储器系统具有主机和多个模块，该方法包括：

响应读数据包，从所述第一存储器模块上的第一存储器单元向第一中心单元输出第一数据；

响应所述读数据包，从所述第二存储器模块上的第二存储器单元向第二中心单元输出第二数据；

向所述第一中心单元传送所述第二数据；以及

将所述第一数据与所述第二数据进行比较并在所述第一中心单元存储比较结果。

31、根据权利要求30所述的方法，其中所述第二模块与存储器系统中的所述第一存储器模块或最后的存储器模块相邻。

32、一种测试存储器系统的方法，该存储器系统具有存储器控制器和多个存储器模块，其中所述多个存储器模块通过菊花链连接到所述主机，并且多个存储器模块的每一个具有模块选择代码，该方法包括：

对所述多个存储器模块设置测试模式；

在测试模式中响应写数据包，同时将测试数据写入所述多个存储器模块上的每个存储器单元；

响应读数据包，从所述多个存储器模块上的每个存储器单元读取所述测试数据；以及

将来自自身存储器模块的所述测试数据与来自相邻存储器模块的所述测试数据进行比较。

Images