CN110100238A - 用于传送数据的方法和镜像串行接口(msi) - Google Patents

Abstract

本公开涉及一种用于通过四线串行接口访问外围设备的镜像串行接口(MSI)。更特别地，本公开涉及具有环回机制的串行外围设备协议，在该环回机制中源数据线的内容被环回到目的地线上并且在每个时钟边沿被比较以确保数据健全性并且在周期期间和在周期之间断言从机设备和主控设备的存在。

Description

用于传送数据的方法和镜像串行接口(MSI)

技术领域

本公开涉及一种用于通过四线串行接口以环回机制传送数据的方法和镜像串行接口(MSI)。更特别地，本公开涉及具有环回机制的镜像串行接口(MSI)，在该环回机制中源数据线的内容被环回到目的地线上并且在每个时钟边沿被比较以确保数据健全性并且在周期期间和周期之间断言从机设备和主控(master)设备的存在。

背景技术

串行外围设备接口(SPI)协议与主控设备和从机设备之间的串行通信有关。从机设备转而可以迎合它自己的独立外围设备。

SPI总线是一种利用单个主控设备和一个或多个从机设备以全双工模式操作的同步串行数据链路标准。它的实现使用以下四条信号线以用于数据和控制：即，SCLK、MOSI、MISO和SS，其中SCLK是指串行时钟(从主控输出)；MOSI或SIMO是指主控输出从机输入(从主控输出)；MISO或SOMI是指主控输入从机输出(从从机输出)，SS是指从机选择(低电平有效，从主控输出)。主控和从机的移位寄存器以环形被连接，如图1中所示。

在传统的SPI协议中，数据帧或数据传送周期由主控通过将SS线置为低电平并且使能针对选择的从机的时钟启动。主控和从机的移位寄存器以环形被连接。因此，主控正在写入数据并且同时从其读取数据。这一过程一直持续到所有数据位都被传送到主控和从机以及从主控和从机传送。针对主控和从机的控制器决定数据是否有意义。

但是，传统的SPI协议忍受以下缺点：

·SPI没有确认机制来确认数据的接收。数据健全性得不到保证。由于时序违规、信道噪声或温度变化，从机可能会接收反相位。

·在完成事务被执行之前，SPI主控不知道从机是否存在。主控可能会在不知道数据是否正被正确接收的情况下继续发送数据。

·SPI也不提供流量控制(无握手信号或确认)，如REQ和ACK，以判断从机是否已经完成与其所服务的任何慢速外围设备的事务。如果从机的次级端的访问速度较慢，则无法判断从机何时准备好在读取周期内传输数据。

US 2006/0143348涉及一种用于在具有时钟能力的扩展串行外围接口(EPSI)主控芯片与EPSI从机芯片之间的芯片间通信的系统、方法和装置。该方法包括主控芯片选择从机芯片，主控对从主控芯片进入从机芯片的数据进行计时，同时对从从机芯片进入主控芯片的数据进行计时，并且处理时钟数据以协商主控芯片与从机芯片之间的进一步的数据传输。主控芯片对从机芯片的选择也可以响应于主控芯片从从机芯片接收的中断而发生，主控然后在两个方向上对数据进行计时以协商主控芯片与从机芯片之间的进一步的数据传输。然而，该现有技术文献没有提供用于错误检测和物理层的任何规定，并且它使用两个通用线路来进行流量控制。

US20020133662涉及串行外围接口和高性能缓冲方案。改进的高性能缓冲方案被提供有串行外围设备接口(SPI)以使得基于微控制器的产品以及其他组件和设备能够实现更高的串行发射和接收数据速率。SPI包括具有高数据速率的单个缓冲器，例如，至少双缓冲器方案的吞吐量，但没有增加逻辑区域的大小。为了促进数据的吞吐量，可以利用排队布置来配置SPI单个缓冲器。用于SPI单个缓冲器的排队布置可以包括任何排队配置，诸如例如，循环排队布置或线性排队布置。通过排队布置的操作，SPI可以被配置为提供在存储的数据可以被传输给另一设备的基本上同时在寄存器中接收新数据，因此SPI可以实现高数据速率。排队布置被配置在具有指针和计数器布置的FIFO缓冲器中。另外，缓冲方案可以提供高数据速率而不需要频繁的CPU轮询或高中断开销，其中缓冲方案被配置有中断配置以标识何时数据准备好传输或由CPU读取。然而，这一现有技术文献没有提供用于错误检测的任何规定并且旨在提高串行链路上的数据速率。

US6529979涉及用于具有肯定确认的高速串行通信总线协议的方法和装置。存在由地址线和数据线组成的双线串行总线，该数据线以菊花链方式将多个卫星连接到中央源，其中通过清除地址分组的停止位来修改地址分组以向事务的中心源提供回对地址分组的接收的肯定确认。然而，这一现有技术文献不能确保数据健全性并且不提供数据流控制和物理层。

US5260933提供了用于具有无序递送的串行数据网络的确认协议。由发起者节点传输给接收者节点的数据帧包括帧序列号或序列计数信息；由接收方节点传输以指示数据帧或分组的传送的确认帧包括匹配的序列号或序列计数信息；确认针对每个数据帧传输而被接收。然而，这一现有技术文献不能确保数据健全性并且不提供错误检测，并且它使用两个通用线路以用于流量控制。

发明目的

本公开的目的是确保实现回送机制的数据健全性，即，在MISO线处由从机触发器锁存的数据在每个时钟边沿被环回到主控设备以检测瞬时通信错误。

本公开的另一目的是即使在没有任何访问周期的情况下，通过MISO线和MOSI线上的环回机制来查明从机设备和主控设备的存在/不存在。

本公开的另一目的是提供流量控制支持以迎合慢速外围设备。

本公开的又一目的是使用确认机制确认由目的地到源的数据的接收。

发明内容

本公开的一个方面是提供一种经由镜像串行接口传输数据的方法，该方法包括：

主控设备从主控主机接收地址、数据和读/写命令，首先在主控移位寄存器中加载地址和读/写，经由MOSI线将地址和读/写移位到从机设备，同时经由MISO线接收镜像地址位以检查数据健全性；

在地址信息的成功传输之后，从机设备从从机主机取读数据；

如果读指令被接收到，则从机设备经由MISO线向主控设备发送数据，同时经由MOSI线接收镜像数据位以检查数据健全性；

如果写指令被接收到，则从机设备从主控设备接收数据并且与从机主机共享数据以用于进一步处理，主控设备再次经由MISO线检查镜像数据位；

主控设备和从机设备经由多路复用器在来自移位寄存器的数据与来自从机控制器或主控控制器的确认之间切换，以及

主控设备或从机设备的存在和不存在当事务没有在进行中时通过内部上拉而被检测。

本公开的实施例提供MISO线和MOSI线上的环回机制确定在没有从机选择信号的情况下主控设备和从机设备的存在或不存在。

本公开的实施例提供用于检查数据健全性的方法步骤包括：

将源数据线的内容循环回目的地数据线上；以及

比较源设备控制器在每个时钟边沿的内容。

本公开的另一实施例提供主控设备或从机设备中的任一个取决于它是读事务还是写事务而是源。

本公开的另一实施例提供在传送指示针对每次传送的数据健全性的数据位的每个突发之后，源设备向目的地发送标志。

本公开的又一实施例提供数据位的突发的传送包括地址传送阶段和数据传送阶段。

本公开的又一实施例提供地址位从主控设备向从机设备流动，并且数据位在任一方向中流动。

本公开的另一实施例提供从机设备生成确认信号以指示从机设备针对下一周期的准备就绪。

本公开的另一实施例提供标志和确认是在MOSI线和MISO线上被断言的带信号中的单个比特，并且是高或低。

本公开的又一实施例提供该方法通过使用包括用于数据和控制的MOSI、MISO、SCLK、SS的四条信号线而被实现。

本发明的另一实施例提供在没有从机选择信号的情况下，a)主机在MOSI线上驱动逻辑0，b)从机在环回模式中在每个时钟边沿将MOSI线的内容环回到MISO线；以及c)主机的控制器在每个时钟边沿对MISO的内容采样，如果主机在它的MISO线输入上感测到逻辑1，则它指示从机设备的不存在。

本公开的另一实施例提供从机在MOSI线上驱动逻辑0从而指示有效数据传送输，并且驱动逻辑1一个时钟从而指示无效数据传输。

本公开的另一方面提供了一种镜像串行接口，其包括：

主控设备和至少一个从机设备；

主控设备和至少一个从机设备中的每个利用如下四条信号线被彼此连接：串行时钟线(SCLK)、主机输入从机输出(MISO)线和主机输出从机输入(MOSI)线以及用于在多从机配置中选择从机设备的从机选择(SS)线；

主控设备被配置用于至少在从机外围设备上传输数据和接收数据，主控外围接口设备包括用以生成用于通过MOSI线和MISO线来同步设备的数据移入和移出的时钟的串行时钟发生器、包括用于将数据移入内部存储元件并且在串行输出处移出数据的一组触发器的移位寄存器、存储器元件和用于控制主控设备的功能的控制器；以及

至少一个从机设备包括移位寄存器、存储器元件和用于控制从机设备的功能的控制器，该移位寄存器包括用于将数据移入内部存储元件并且在串行输出处移出数据的一组触发器的移位寄存器，其特征在于

主控设备和至少一个从机设备具有用以在来自移位寄存器的数据与来自控制器中的任何控制器的确认之间切换的多路复用器，

主控设备在MISO线处具有内部上拉，并且至少一个从机设备中的每个从机设备在MOSI线处具有内部上拉，以在事务没有在进行中时检测主控设备或从机设备的存在和不存在，以及

由从机触发器在MISO线处锁存的数据被配置为在每个时钟边沿被环回到主控以用于报告通信错误。

参考以下描述和所附权利要求，将更好地理解本主题的这些和其他特征、方面和优点。提供本发明内容是为了以简化的形式介绍一些概念。本发明内容并不旨在用于限制所要求保护的主题的范围。

附图说明

图1图示了传统SPI协议的结构；

图2示出了镜像串行接口(MSI)的基本构建模块；

图3、图4和图5示出了主控控制器的控制机制的流程图；以及

图6和图7示出了从机控制器的控制机制的流程图。

具体实施方式

本公开涉及一种用于通过四线串行接口(即，SCLK、SS、MOSI和MISO)利用环回机制传送数据的方法和镜像串行接口(MSI)，其中四线接口被改进以引入诸如流量控制、确认、数据健全性检查和由从机服务的设备的延时等机制。本公开提供了具有故障恢复能力的灵活串行协议，作为访问具有关键任务重要性的外围设备所需的主要特征。该协议针对单个/多个从机设备而被定义。

在本公开中，源数据线的内容被环回到目的地线上并且在每个时钟边沿被比较以确保数据健全性并且在周期期间和周期之间断言从机设备和主控设备的存在。这里的源指的是发送数据的控制器，并且可以是主控或从机，这取决于它是读事务还是写事务。在镜像串行接口(MSI)协议中被使用的信号与传统SPI相同。如上所述，在本发明的协议中，使用环回机制在每个时钟边沿检查数据健全性，即，由目的地触发器在MOSI/MISO线处锁存的数据在每个时钟边沿被环回到源以检查任何通信错误。

在信息(地址/数据)传送的每次突发之后，源向目的地发送确认，以指示该特定传输的数据健全性。如果存在违规，则主控控制器和从机控制器都处于同步状态，并且可以采取适当的措施。信息传输的突发是地址阶段或数据阶段。地址始终从主机到从机。数据根据是读取事务还是写事务而在任一方向中流动。由从机生成的确认信号表示它针对下一周期做好了准备。这种机制迎合由从机服务的慢速外围设备的任何延迟。在没有任何周期的情况中，即在没有从机选择的情况中，通过MISO线和MOSI线上的环回机制确定从机和主机的存在/不存在。在读取周期的情况中，周期终止或数据存在由从机启动，以满足由从机服务的慢速外围设备的任何等待时间。

标志和确认都是在MISO或MOSI上声明的单比特带内信号，并且可以是高或低。

PAUSE与传统SPI相比，本公开具有以下先进特征：

·在终端处实现镜像的每个时钟边沿检查数据健全性，即在MISO线上由从机触发器锁存的数据在每个时钟边沿被环回到主控设备以检测瞬时通信错误。控制器在每个时钟边沿具有关于数据健全性的信息。因此，不需要任何错误计算检查，诸如CRC。

·在每次信息突发(地址/数据)传输之后，源或目标向目的地发送确认，以指示该特定传输的数据健全性。如果存在违规，则主控控制器和从机控制器都处于同步状态，并且可以采取适当的措施。

·即使没有任何访问周期，也可以通过MISO线和MOSI线上的环回机制来确定从机和主控的存在/不存在。

·可以在两个边缘进行数据传输以提高数据速率。

·主控自动启动主机处理器的周期终止以满足不同延迟的从机。

参考图1，其示出了传统的串行外围接口协议。其实现使用四条信号线进行数据和控制，即SCLK、MOSI、MISO和SS。主控和从机的移位寄存器以环形连接。在传统的SPI中，主控通过MOSI向从机发送查询。同时，由于上面提到的环形，从机在MISO线上响应于先前查询。基本上，由于环形，存在双向数据流但没有任何错误检查。SPI中的主控控制器和从机控制器不检测数据线。它们仅从移位寄存器加载和卸载数据，对齐时钟极性、相位，配置时钟频率并且将其呈现以供进一步处理。

参考图2，其示出了根据本公开的实施例的镜像串行接口(MSI)的实现。镜像串行接口(MSI)存在物理层镜像，其中数据在从移位寄存器锁存第一位之后被发回。根据本公开，存在主控设备和多个从机设备，然而在图2中，已经示出了一个主控设备和一个从机设备。

为了实现镜像，即实现环回机制，在镜像串行接口(MSI)协议中使用以下硬件构建块和互连：

1)mux[113]和[114]的存在，用于在来自移位寄存器的数据与来自主/从机控制器的确认之间切换。

2)从机中的MOSI线和主控中的MISO线上的内部上拉[107]和[108]，分别用于在事务没有进行时检测从机的存在和不存在。

3)来自从MSB和主MSB的数据被发送到主控控制器。类似地，来自从LSB和主LSB的数据被发送到从机控制器。

4)镜像串行接口(MSI)中的主从机控制器在每个时钟边沿感测数据线以比较内容。

图2示出了镜像串行接口(MSI)的基本构建模块。

1)主和从移位寄存器[101]和[115]：这些寄存器在各自控制器的控制下在主模块与从模块之间移位数据。它们连接到向目的地端发送数据的相应的MUX([113]和[114])。此外，它们连接到各自的控制器以便能够在每个时钟边沿比较环回数据。

2)主控控制器[103]：主控控制器管理主控与从机之间的数据传输流。它负责从移位寄存器加载和向其卸载内容。它还比较MOSI线上每个时钟边沿的传输和环回数据。它在处理信息突发之后生成确认信号并且控制MUX[113]的控制。主控控制器还从从机接收指示成功的先前信息突发的带内确认。它从主控主机[116]接收地址、数据、读/写命令指示，并且在循环成功或不成功返回主控时进行通信。

3)从机控制器[112]：从机控制器管理主控与从机之间的数据流。它从移位寄存器加载和向其卸载内容。它还比较MISO线上每个时钟边沿的传输和环回数据。它生成确认信号。它在处理信息突发之后生成确认信号并且控制MUX[114]的控制。从机控制器还从主控接收指示成功的先前信息突发的带内确认。它从从机主机[117]发送地址、数据、读/写命令指示以用于进一步处理。

主控与从机之间的协议基于在各自的控制器中运行的算法，如图3至图8所示，如下：

在没有任何从机选择信号的情况下，主控驱动MOSI线上的逻辑0。相反，从机处于环回模式，即它在每个时钟边沿将MOSI线上的内容循环回到MISO线。主控的控制器在每个时钟边沿采样MISO的内容。如果没有从机设备，即其电源故障或复位条件，则MISO线处于三态。结果，由于其内部上拉指示没有从机设备，因此主控在其MISO输入上感测到逻辑1。类似地，如果没有主控设备，即其复位状态的电源故障，则MOSI线处于三态。因此，从机在其MOSI输入上感测到逻辑1，因为内部上拉指示没有主控设备。

参考图3、图4和图5，示出了主控控制器[103]的控制机制的流程图。

第一信息传输是地址阶段。主控主机在通用移位寄存器[101]中加载地址以及读/写位。地址长度为8位，并且1位用于读/写，总共9位。R/W^-(读/写条)对于读事务应当为逻辑“1”'，而对于写事务应当为逻辑“0”。在SPI的情况下，主控与从机之间的事务应当从从机选择的断言开始。所有这些信息都在MOSI线上传输。此外，它在MISO线上发回作为在MOSI线上接收第一位的触发器[102]的输出。这样做是为了由主控验证地址健全性。主控控制器[103]中的比较逻辑通过将来自从机[102]环回的数据与在特定时钟边沿上内部循环的数据[104]进行比较来断言有效性。

在首次突发地址传输之后，主控保持时钟使能。等待状态相当于1个时钟周期，在此期间主控检查地址传输的健全性。相应地，从机提取地址和R/W^-位。在下一时钟，主控通过驱动逻辑0达1个时钟周期在MOSI线上发送确认以表示地址传输成功。如果传输损坏，应当发送逻辑1达1个时钟周期。主控和从机的控制器FSM在这种情况下中断循环。来自通用移位寄存器的地址和R/W^-位由从机控制器卸载到主控中。

如果是写周期，则主控在MOSI线上发送数据，该数据由从机在MISO线上回送，就像地址传输一样，以确保传输过程中的数据健全性。还有一个时钟的等待状态，在此期间主控设备检查数据传输的健全性。逻辑0形式的确认信号由主控发送到从机以指示有效传输，否则是下一时钟上的一个时钟的逻辑1。如果数据传输损坏，则主控和从机都会中断循环。在有效数据传输的情况下，控制器将数据从通用移位寄存器卸载到主控中。由于地址和数据现在可供主控处理，因此控制器会中断主控以从寄存器中检索内容以用于进一步处理。

这是主控设备的等待阶段，而从机设备正忙于处理指令。在该阶段，主控继续在MOSI线上驱动逻辑0。从机继续在MISO线上环回MOSI线的内容，直到它还没有完成与外围设备的事务。如果从机在该阶段经历复位/电源故障，则环回机制会中断，因为主控由于内部上拉而存在逻辑“1”，并且主器件可以通过取消断言从机选择来中断周期。主控控制器中还应当有预先配置的超时计数器以确保在主控处于挂起状态时等待阶段不会超出特定延迟。在从机主机完成处理之后，它会向从机控制器发送ACK。然后，从机将在MISO线上生成等于一个时钟宽度的脉冲以指示事务完成。主控在接收到ACK之后再等待一个时钟以确保MISO变为低以表示确认成功。然后，主控向主控主机发出DTACK(数据确认)以表示成功循环。主控然后取消断言从机选择并且终止循环。如果是读周期，从机控制器应当中断主控从通用移位寄存器卸载地址。然后，主控在另一寄存器/外围设备上开始其独立的读周期。

参考图6和图7，示出了从机控制器的控制机制的流程图。

主控继续在MOSI线上驱动逻辑0。从机继续在MISO线上环回MOSI线的内容，直到它还没有完成与外围设备的事务。如果从机在该阶段经历复位/电源故障，则环回机制会中断，因为由于内部上拉而主控上将存在逻辑“1”，并且主控可以中断该周期。主控控制器中还有预先配置的超时计数器以确保在主控处于挂起状态时等待阶段不会超出特定延迟。在从机主机完成处理之后，它会向从机控制器发送ACK。

然后，从机在MISO线上生成等于一个时钟宽度的脉冲以指示其移位寄存器中的数据可用性。主控在接收到ACK之后再等待一个时钟以确保MISO变为低以表示确认成功。然后，主控从从机读取数据，该数据在MOSI线[109]上循环回。从机控制器[112]中的比较逻辑应当通过比较从主控[101]环回的数据与在特定时钟边沿内部环回[111]的数据来确定有效性。

从机在MISO线上驱动逻辑0以表示有效数据传输，并且逻辑1达一个时钟以表示数据传输无效/损坏。如果数据传输有效，则主控取消断言从机选择以终止循环。如果数据传输无效，则终止循环。

本发明的优点

·确保数据健全性；

·确保主控和从机的存在/不存在；

·提供流量控制以满足慢速外围设备的需求；

·在接收到数据时提供确认。

Claims (13)

1.一种经由镜像串行接口传输数据的方法，所述方法包括：

主控设备从主控主机接收地址、数据和读/写命令，首先在主控移位寄存器中加载地址和读/写，经由MOSI线将所述地址和读/写移位到从机设备，同时经由MISO线接收镜像地址位以检查数据健全性；

在地址信息的成功传输之后，所述从机设备从从机主机取读数据；

如果读指令被接收到，则所述从机设备经由MISO线向所述主控设备发送数据，同时经由MOSI线接收镜像数据位以检查数据健全性；

如果写指令被接收到，则所述从机从所述主控设备接收数据并且与所述从机主机共享所述数据以用于进一步处理，所述主控设备再次经由所述MISO线检查所述镜像数据位；

所述主控设备和所述从机设备经由多路复用器在来自移位寄存器的数据与来自从机控制器或主控控制器的确认之间切换，以及

所述主控设备或所述从机设备的存在和不存在当事务没有在进行中时通过内部上拉而被检测。

2.根据权利要求1所述的方法，其中所述MISO线和所述MOSI线上的环回机制确定在没有从机选择信号的情况下所述主控设备和所述从机设备的存在或不存在。

3.根据权利要求1所述的方法，其中用于检查所述数据健全性的方法步骤包括：

将源数据线的内容循环回目的地数据线上；以及

比较源设备控制器在每个时钟边沿的内容。

4.根据权利要求1或3所述的方法，其中所述主控设备或所述从机设备中的任一个取决于它是读事务还是写事务而是源。

5.根据权利要求1或3所述的方法，其中在传送指示针对每次传送的数据健全性的数据位的每个突发之后，源设备向目的地发送标志。

6.根据权利要求5所述的方法，其中数据位的突发的传送包括地址传送阶段和数据传送阶段。

7.根据权利要求6所述的方法，其中地址位从主控设备向从机设备流动，并且数据位在任一方向中流动。

8.根据权利要求7所述的方法，其中所述从机设备生成确认信号以指示所述从机设备针对下一周期的准备就绪。

9.根据权利要求1、5或8中任一项所述的方法，其中标志和确认是在所述MOSI线和所述MISO线上被断言的带信号中的单个比特，并且是高或低。

10.根据权利要求1所述的方法，其中所述方法通过使用包括用于数据和控制的MOSI、MISO、SCLK、SS的四条信号线而被实现。

11.根据权利要求1所述的方法，其中在没有从机选择信号的情况下，a)所述主机在MOSI线上驱动逻辑0，b)所述从机在环回模式中在每个时钟边沿将MOSI线的内容环回到MISO线；以及c)主机的控制器在每个时钟边沿对MISO的内容采样，如果所述主机在它的MISO线输入上感测到逻辑1，则它指示从机设备的不存在。

12.根据权利要求1所述的方法，其中从机在所述MOSI线上驱动逻辑0从而指示有效数据传送，并且驱动逻辑1一个时钟从而指示无效数据传输。

13.一种镜像串行接口，包括

主控设备和至少一个从机设备；

所述主控设备和所述至少一个从机设备中的每个从机设备利用如下四条信号线被彼此连接：串行时钟线(SCLK)、主机输入从机输出(MISO)线和主机输出从机输入(MOSI)线以及用于在多从机配置中选择从机设备的从机选择(SS)线；

所述主控设备被配置用于至少在从机外围设备上传输数据和接收数据，所述主控外围接口设备包括用以生成用于通过MOSI线和MISO线来同步设备的数据移入和移出的时钟的串行时钟发生器、包括用于将数据移入内部存储元件并且在串行输出处移出数据的一组触发器的移位寄存器、存储器元件和用于控制所述主控设备的功能的控制器；以及

所述至少一个从机设备包括移位寄存器、存储器元件和用于控制所述从机设备的功能的控制器，所述移位寄存器包括用于将数据移入内部存储元件并且在串行输出处移出数据的一组触发器，

其特征在于

所述主控设备和所述从机设备具有用以在来自移位寄存器的数据与来自所述控制器中的任何控制器的确认之间切换的多路复用器，

所述主控设备在所述MISO线处具有内部上拉，并且所述从机设备中的每个从机设备在所述MOSI线处具有内部上拉，以在事务没有在进行中时检测主控设备或从机设备的存在和不存在，以及

由从机触发器在所述MISO线处锁存的数据被配置为在每个时钟边沿被环回到所述主控以用于报告通信错误。