JP4490837B2

JP4490837B2 - 携帯端末

Info

Publication number: JP4490837B2
Application number: JP2005016568A
Authority: JP
Inventors: 孝一野原
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2005-01-25
Filing date: 2005-01-25
Publication date: 2010-06-30
Anticipated expiration: 2025-01-25
Also published as: JP2006210992A

Description

本発明は、シリアルインターフェースを用いて、制御部から表示部へ表示データおよび制御データを送出する携帯端末に関する。

（背景技術１）
シリアルインターフェースを用いた表示用ドライバＩＣ及びそれを用いた電子機器がある（例えば、特許文献１参照。）。
この特許文献１の表示用ドライバＩＣ及びそれを用いた電子機器にあっては、ＭＰＵと液晶モジュール間は、４本の信号線（端子ピン数）のＭＰＵインターフェースで接続されている。４本の信号線の第１はシリアルデータ入力信号、第２はシリアルクロック信号、第３はチップセレクト信号、第４はリセット信号である。そして、ＭＰＵは、この４本の信号線のＭＰＵインターフェースにより、表示データおよびコマンドデータを液晶モジュールへ送出している。これにより、端子ピン数を低減させながら、効率よくコマンド、データ伝送を実施して、データ伝送の高速化を図っている。

（背景技術２）
図４は、従来の折り畳み式携帯端末の表示制御関連の主要部の構成を示すブロック図である。従来の携帯端末２００は、下筐体２０１と上筐体２０２とがヒンジ（図示せず）により折り畳み自在に結合され、電気的にはケーブルなどによりインターフェース２０３で接続される。下筐体２０１側には、メインＣＰＵ１１、ＬＣＤコントローラ１２、Ｐ／Ｓ変換（パラレル／シリアル変換）を行うシリアル通信部１３などを有する。ＬＣＤコントローラ１２は、ＧＰＩＯ（汎用ＩＯ）１２１を内蔵する。上筐体２０２側には、Ｓ／Ｐ変換（シリアル／パラレル変換）を行うシリアル通信部１４、ＬＣＤ（液晶部）１５などを有する。ＬＣＤ１５は、ＬＣＤドライバ１６を内蔵する。

各部は、フィリップス社によって開発された汎用のＩ２Ｃバス（ＩＩＣバス、Ｉｎｔｅｒ−ＩＣバス、ＩＣ間バス）であるＩ２ＣＤＯ１１ａ、Ｉ２ＣＣＬＫ１１ｂの２本で接続されて、Ｉ２Ｃプロトコルに則り、コマンドやデータの送信受信を行う。シリアル通信部１３とシリアル通信部１４は、シリアルデータ１３ａ、クロック１３ｂの２本により、８０ＭＨｚの高速の画データ専用の通信を行う。ＧＰＩＯ１２１とＬＣＤドライバ１６間は、モトローラ社によって開発された汎用のＳＰＩ（直列周辺インターフェース）信号であるＳＰＩＣＬＫ１２１ａ、ＳＰＩＤＯ１２１ｂ、ＳＰＩＣＳ１２１ｃの３本で接続されて、ＬＣＤドライバ１６を制御する信号の送信に使われる。従って、下筐体２０１と上筐体２０２を接続するインターフェース２０３の信号線の本数は、７本と多い。

図５は、図４の従来のブロック図のＩ２ＣバスとＳＰＩ信号のタイムチャートである。メインＣＰＵ１１は、Ｉ２ＣＣＬＫ１１ｂと、Ｉ２ＣＤＯ１１ａを出力する。汎用のＩ２Ｃバスのプロトコルでは、Ｉ２ＣＣＬＫ１１ｂは、常時発生しており、この例では４００ｋＨｚである。Ｉ２ＣＤＯ１１ａは、開始ビット（１ｂｉｔ）で始まり、終了ビット（１ｂｉｔ）で終わるデータ群であり、他に、スレーブアドレス（７ｂｉｔ、対向するスレーブＩＣのアドレス）、Ｒ／Ｗ（１ｂｉｔ、リード／ライト）、ＡＣＫ（１ｂｉｔ、応答信号）、コントロールバイト（８ｂｉｔ）、コマンド（８ｂｉｔ）、データ１１ｄ（８ｂｉｔ）などで構成され、この例では、３８ｂｉｔ（約０．１ｍｓ）で構成される。この３８ｂｉｔの一群により、所定のマスターＩＣからスレーブＩＣに対する一群のデータのリード／ライトが完了する。

また、メインＣＰＵ１１は、Ｉ２Ｃバスにより、ＧＰＩＯ１２１をソフト制御して、汎用のＳＰＩ信号３本（ＳＰＩＣＬＫ１２１ａ、ＳＰＩＤＯ１２１ｂ、ＳＰＩＣＳ１２１ｃ）を出力する。これは、例えば、Ｉ２ＣＤＯ１１ａのデータ１１ｄの８ｂｉｔのいずれかに、ＳＰＩＣＬＫ１２１ａ、ＳＰＩＤＯ１２１ｂ、ＳＰＩＣＳ１２１ｃを割り当てて、Ｉ２Ｃバスの３８ｂｉｔの一群（約０．１ｍｓ）毎にＧＰＩＯ１２１をソフト制御して行われる。

汎用のＳＰＩプロトコルでは、ＳＰＩＣＬＫ１２１ａは、データを送信する必要な時のみ発生させる。メインＣＰＵ１１のソフト制御により、ＧＰＩＯ１２１は、Ｉ２Ｃバスの３８ｂｉｔ（約０．１ｍｓ＝３８ｂｉｔ／４００ｋＨｚ）毎に、ＳＰＩＣＬＫ１２１ａの立ち上げと立ち下げを行う。従って、ＳＰＩＣＬＫ１２１ａの周波数は、Ｉ２ＣＣＬＫ１１ｂの４００ｋＨｚの（３８ｂｉｔ×２）分周である５．２６ｋＨｚである。この速度は遅い。また、メインＣＰＵ１１のソフト制御により、ＧＰＩＯ１２１は、ＳＰＩＣＬＫ１２１ａの立ち下がりに同期して、ＳＰＩＤＯ１２１ｂを出力する。ＳＰＩＣＳ１２１ｃ（チップセレクト）は、必要なデータの送信中にアクティブとする信号であり、メインＣＰＵ１１のソフト制御により、ＧＰＩＯ１２１は、ＳＰＩＣＬＫ１２１ａの発生前にアクティブにし、ＳＰＩＣＬＫ１２１ａの終了後にネガティブにする。

こうして、ＳＰＩＤＯ１２１ｂのＤ７〜Ｄ０、Ｄ１７〜Ｄ１０の計１６ビットを送出するのに、約３．３ｍｓ要する。このＳＰＩＤＯ１２１ｂのＤ７〜Ｄ０、Ｄ１７〜Ｄ１０の計１６ビットの１群で１つの制御信号が構成され、ＬＣＤドライバ１６が制御される。ＬＣＤドライバ１６の制御は頻繁に行う必要はなくて、この例では、３．６ｍｓ周期で行っている。つまり、３．６ｍｓより短い３．３ｍｓで、最初のＤ７〜Ｄ０、Ｄ１７〜Ｄ１０の計１６ビットの１群であるＬＣＤドライバ制御信号Ａを送出する。そして、３．６ｍｓ−３．３ｍｓ＝０．３ｍｓ後に、次のＤ７〜Ｄ０、Ｄ１７〜Ｄ１０の計１６ビットの１群であるＬＣＤドライバ制御信号Ｂを送出すればよい。その結果、ほとんどの期間、データを送出していることになり、データを送出していないオフ期間は、３．６ｍｓ−３．３ｍｓ＝０．３ｍｓと短い。
特開２００１−３４３７４号公報（第４〜５頁、図１、図２）

従来の背景技術１に開示された表示用ドライバＩＣ及びそれを用いた電子機器にあっては、４本の信号線（端子ピン数）のＭＰＵインターフェースの内、基本的にはシリアルデータ入力信号とシリアルクロック信号の１組により、表示データおよびコマンドデータの両方を液晶モジュールへ送出しているために、表示データを更に高速化することができないという問題があった。
従来の背景技術２に開示された折り畳み式携帯端末においては、下筐体と上筐体の間の信号線の数が７本と多く、ケーブルの配線等に問題があった。また、低速のＳＰＩ信号ラインによりＬＣＤドライバを制御しているために、データを送出していないオフ期間が短く、消費電流が増えるという問題があった。

本発明は、上記の問題点を解決するためになされたもので、下筐体と上筐体の間の信号線の数を減らすことができると共に、消費電流を低減することができる携帯端末を提供することを目的とする。

上記目的を達成するために、本発明の携帯端末は、第１筐体と、当該第１筐体と自在に係合する第２筐体とを備える携帯端末にあって、前記第１筐体に主制御手段を備え、前記第２筐体に変換手段と表示手段とを備え、前記主制御手段は、前記表示手段用の表示制御データを筐体間伝送路により前記変換手段へ送信し、前記変換手段は、受信した前記表示制御データを直列データ伝送方式のＬＣＤ制御伝送路フォーマットに変換して前記筐体間伝送路より信号線数の多いＬＣＤ制御伝送路により表示手段へ送信し、前記表示手段は、前記ＬＣＤ制御伝送路フォーマットの表示制御データによりＬＣＤ表示制御を行うことを特徴とする。

携帯端末の下筐体と上筐体の間の信号線の数を減らすことができると共に、消費電流を低減することが可能となる。

以下、本発明の実施例を、図面を参照して説明する。
図１は、本発明の実施例に係る折畳み式携帯端末の表示制御関連の主要部の構成を示すブロック図である。携帯端末１００の主要部は、下筐体１０１（第１筐体）と上筐体１０２（第２筐体）とがヒンジ（図示せず）により折り畳み自在に係合され、電気的にはケーブルなどによりインターフェース１０３で接続される。下筐体１０１側には、メインＣＰＵ１、ＬＣＤコントローラ２、Ｐ／Ｓ変換（パラレル／シリアル変換）を行うシリアル通信部３などから構成される。

上筐体１０２側には、Ｓ／Ｐ変換（シリアル／パラレル変換）を行うシリアル通信部４、ＬＣＤ（液晶部）６などを有する。シリアル通信部４は、Ｉ２Ｃ／ＳＰＩ変換回路５を内蔵する。なお、Ｉ２Ｃ／ＳＰＩ変換回路５は、シリアル通信部４の外に備えてもよい。ＬＣＤ６は、ＬＣＤドライバ７を内蔵する。また、ＬＣＤドライバ７は、自身がスリープ制御や電源制御を受ける機能を持つ。Ｉ２Ｃ／ＳＰＩ変換回路５とＬＣＤドライバ７間は、モトローラ社によって開発された汎用のＳＰＩ（直列周辺インターフェース）信号であるＳＰＩＣＬＫ５ａ（クロック）、ＳＰＩＤＯ５ｂ（データ）、ＳＰＩＣＳ５ｃ（チップセレクト）の３本で接続されて、ＬＣＤドライバ７を制御する信号の送信に使われる。この制御信号の用途は、ＬＣＤ６のレギュレータ電圧設定、６５ｋ／２５６ｋ色切替設定などの各種ＬＣＤ設定に使われる。

各部は、フィリップス社によって開発された汎用のＩ２Ｃバス（ＩＩＣバス、Ｉｎｔｅｒ−ＩＣバス、ＩＣ間バス）であるＩ２ＣＤＯ１ａ（データ）、Ｉ２ＣＣＬＫ１ｂ（クロック）の２本で接続されて、Ｉ２Ｃプロトコルに則り、コマンドやデータの送信受信を行う。シリアル通信部３とシリアル通信部４は、シリアルデータ３ａ、クロック３ｂの２本により、８０ＭＨｚの高速の画データ専用の通信を行う。従って、下筐体１０１と上筐体１０２を接続するインターフェース１０３の信号線の本数は、４本と少ない。

図２は、本発明の実施例に係るＩ２Ｃ／ＳＰＩ変換回路５の構成を示すブロック図である。Ｉ２Ｃ／ＳＰＩ変換回路５は、分周回路５１、ＳＰＩＣＬＫ／ＣＳ発生回路５２、レジスタ５３等から構成される。分周回路５１は、８０ＭＨｚのクロック３ｂを分周して、例えば６ＭＨｚのクロック５１ａをＳＰＩＣＬＫ／ＣＳ発生回路５２へ供給する。Ｉ２ＣバスのＩ２ＣＤＯ１ａとＩ２ＣＣＬＫ１ｂは、ＳＰＩＣＬＫ／ＣＳ発生回路５２とレジスタ５３に接続される。

そして、ＳＰＩＣＬＫ／ＣＳ発生回路５２は、所定のタイミングで、ＳＰＩＣＬＫ５ａおよびＳＰＩＣＳ５ｃを出力する。レジスタ５３は、ＳＰＩＣＬＫ５ａに同期してＳＰＩＤＯ５ｂを出力する。ＳＰＩＣＬＫ５ａ、ＳＰＩＤＯ５ｂ、ＳＰＩＣＳ５ｃの３本は、ＬＣＤドライバ７を制御する信号として使われる。これらの詳細な動作とタイミングについて、以下に説明する。

図３は、図１および図２の実施例のブロック図のＩ２ＣバスとＳＰＩ信号のタイムチャートである。メインＣＰＵ１は、Ｉ２ＣＣＬＫ１ｂと、Ｉ２ＣＤＯ１ａを出力する。汎用のＩ２Ｃバスのプロトコルでは、Ｉ２ＣＣＬＫ１ｂは、常時発生しており、この例では４００ｋＨｚである。Ｉ２ＣＤＯ１ａは、開始ビット（１ｂｉｔ）で始まり、終了ビット（１ｂｉｔ）で終わるデータ群であり、他に、スレーブアドレス（７ｂｉｔ、対向するスレーブＩＣのアドレス）、Ｒ／Ｗ（１ｂｉｔ、リード／ライト）、ＡＣＫ（１ｂｉｔ、応答信号）、コントロールバイト（８ｂｉｔ）、コマンド（８ｂｉｔ）、データ１１ｄ（８ｂｉｔ）などで構成され、この例では、３８ｂｉｔ（約０．１ｍｓ）で構成される。この３８ｂｉｔの一群により、所定のマスターＩＣからスレーブＩＣに対する一群のデータのリード／ライトが完了する。

最初に、メインＣＰＵ１は、Ｉ２ＣバスのＩ２ＣＤＯ１ａのコマンドにより、ＳＰＩ用のデータをこれから送信することを通知し、３８ｂｉｔ第１群の８ｂｉｔのデータ１ｄにより、ＬＣＤドライバ８の制御信号であるＳＰＩＤＯ６ｂの元となるデータをＩ２Ｃ／ＳＰＩ変換回路５へ送出する。例えば、Ｉ２ＣＤＯ１ａの最初の３８ｂｉｔ群中の８ｂｉｔのデータ１ｄにより、ＳＰＩＤＯ６ｂの８ｂｉｔデータであるＤ７〜Ｄ０の元となるデータをＩ２Ｃ／ＳＰＩ変換回路５へ送出し（タイミングＴ１）、次の３８ｂｉｔ第２群の８ｂｉｔのデータ１ｄにより、ＳＰＩＤＯ６ｂの８ｂｉｔデータであるＤ１７〜Ｄ１０の元となるデータをＩ２Ｃ／ＳＰＩ変換回路５へ送出する（タイミングＴ２）。そして、Ｉ２Ｃ／ＳＰＩ変換回路５のレジスタ５３は、これらを一旦蓄積する。

次に、ＳＰＩＣＬＫ／ＣＳ発生回路５２は、レジスタ５３に蓄積されたＤ７〜Ｄ０およびＤ１７〜Ｄ１０の元データを、高速のＳＰＩＤＯに変換する処理を行う。これは、まず、タイミングＴ３において、ＳＰＩＣＳ５ｃをアクティブにする。次に、タイミングＴ４において、高速の６ＭＨｚのクロック５１ａによりタイミングを取って、ＳＰＩＣＬＫ５ａ（６ＭＨｚ）を発生する。更に、レジスタ５３に蓄積されているＤ７〜Ｄ０およびＤ１７〜Ｄ１０の元データを、ＳＰＩＣＬＫ５ａ（６ＭＨｚ）に同期を取って、ＳＰＩＤＯ５ｂのＤ７〜Ｄ０およびＤ１７〜Ｄ１０として、ＳＰＩＣＬＫ５ａと共にＬＣＤドライバ７へ送出する。この計１６ビットの１群のデータで１つの制御信号が構成され、ＬＣＤドライバ制御信号ＡとしてＬＣＤドライバ７で使用される。次に、タイミングＴ５において、ＳＰＩＣＳ５ｃをネガティブにする。

このＬＣＤドライバ制御信号Ａの送出期間は、高速の６ＭＨｚのＳＰＩＣＬＫ５ａにより行っているため、（１６ｂｉｔ＋α）／６ＭＨｚ＝約３μＳと大変短い。ＬＣＤドライバ制御信号によるＬＣＤドライバ７の制御は頻繁に行う必要はなくて、次のＬＣＤドライバ制御信号Ｂまでの周期は、この例では、３．６ｍｓ周期で行っている。つまり、３．６ｍｓ周期の内、約３μＳでＬＣＤドライバ制御信号Ａの送出が終了する。そして、３．６ｍｓ−３μＳ＝約３．６ｍｓ後に、次のＬＣＤドライバ制御信号Ｂを送出すればよい。その結果、ほとんどの期間が、データを送出していないオフ期間となる。

そして、オフ期間を表すＳＰＩＣＳ５ｃのネガティブな部分（タイミングＴ５〜Ｔ６）により、ＬＣＤドライバ７をスリープ状態または電源オフ状態にすることにより、ＬＣＤドライバ７の消費電流を低減することができる。
また、Ｉ２Ｃ／ＳＰＩ変換回路５のＳＰＩ信号３本の出力トランジスタを、ＬＯＷレベル（又はＨＩＧＨレベル）で消費電流が少ないものを使用し、ＳＰＩ信号３本のオフ期間のレベルをそれに合わせるようにしてもよい。その場合、Ｉ２Ｃ／ＳＰＩ変換回路５自体の消費電流も低減することができる。

なお、ＳＰＩＣＬＫ５ａは６ＭＨｚでＬＣＤドライバ制御信号Ａの送出期間３μＳとする必要はなく、ＬＣＤドライバ７の制御を行う周期３．６ｍｓ（タイミングＴ３〜Ｔ６間）に比べて、ＬＣＤドライバ制御信号Ａの送出期間（タイミングＴ３〜Ｔ５間）が十分小さければよい。従って、ＳＰＩＣＬＫ５ａを、Ｉ２ＣＣＬＫ１ｂ（４００ｋＨｚ）と同じ４００ｋＨｚとすれば、ＬＣＤドライバ制御信号Ａの送出期間（タイミングＴ３〜Ｔ５間）は（１６ｂｉｔ＋α）／４００ｋＨｚ＝約４５μＳと十分小さい。
従って、ＳＰＩＣＬＫ５ａの元となるクロックは、高速シリアル通信の８０ＭＨｚのクロック３ｂを分周して作る必要はなく、上筐体側に存在する他のクロックで、ＬＣＤドライバ制御信号Ａの送出期間（タイミングＴ３〜Ｔ５間）が十分小さくできるクロックを適宜使用してもよい。

このように、実施例によれば、ＬＣＤドライバ７やＩ２Ｃ／ＳＰＩ変換回路５の消費電流を低減することができる。
また、ＬＣＤドライバ７の制御を３．６ｍｓ周期で行っているが、この周期を短くする必要が生じた場合でも、ＬＣＤドライバ制御信号の送出期間は約３μＳで終了するため十分な余裕があり、容易に対応できる。
また、ＳＰＩ信号３本の作成は、Ｉ２Ｃ／ＳＰＩ変換回路５がハード処理により行うため、メインＣＰＵ１の負担を軽減することができる。
また、下筐体１０１と上筐体１０２を接続するインターフェース１０３の信号線の本数を少なくすることができる。
また、高速のＳＰＩ信号３本は、上筐体１０２の中にあり、インターフェース１０３のケーブルを通っていないため、ケーブル上の高周波ノイズを低減することができる。

なお、実施例は、上筐体側のＩ２Ｃ／ＳＰＩ変換回路によりハード処理で高速のＳＰＩ信号３本を作成したが、従来の下筐体側のＧＰＩＯ１２１の機能を上筐体側に備えて、メインＣＰＵのソフト処理により低速のＳＰＩ信号３本を作成してもよい。その場合も、下筐体１０１と上筐体１０２を接続するインターフェース１０３の信号線の本数を少なくすることができる。

なお、Ｉ２Ｃ／ＳＰＩ変換回路とＬＣＤドライバ間は、ＳＰＩ信号形式としたが、他のＬＣＤ制御伝送路等の形式であってもよい。また、上筐体と下筐体間は、Ｉ２Ｃバスで接続したが、他の筐体間伝送路等の形式であってもよい。

なお、折り畳み式携帯端末の上筐体と下筐体間の表示制御について説明したが、他の用途であってもよい。

本発明の実施例に係る折り畳み式携帯端末の表示制御関連の主要部の構成を示すブロック図。本発明の実施例に係るＩ２Ｃ／ＳＰＩ変換回路の構成を示すブロック図。本発明の実施例に係るＩ２ＣバスとＳＰＩ信号のタイムチャート。従来の折り畳み式携帯端末の表示制御関連の主要部の構成を示すブロック図。従来のＩ２ＣバスとＳＰＩ信号のタイムチャート。

符号の説明

１メインＣＰＵ
２ＬＣＤコントローラ
３シリアル通信部
４シリアル通信部
５Ｉ２Ｃ／ＳＰＩ変換回路
５１分周回路
５２ＳＰＩＣＬＫ／ＣＳ発生回路
５３レジスタ
６ＬＣＤ（液晶部）
７ＬＣＤドライバ
１００携帯端末
１０１下筐体
１０２上筐体
１０３インターフェース

Claims

第１筐体と、当該第１筐体と自在に係合する第２筐体とを備える携帯端末にあって、
前記第１筐体に主制御手段を備え、前記第２筐体に変換手段と表示手段とを備え、
前記主制御手段は、前記表示手段用の表示制御データを筐体間伝送路により前記変換手段へ送信し、
前記変換手段は、受信した前記表示制御データを直列データ伝送方式のＬＣＤ制御伝送路フォーマットに変換して前記筐体間伝送路より信号線数の多いＬＣＤ制御伝送路により表示手段へ送信し、
前記表示手段は、前記ＬＣＤ制御伝送路フォーマットの表示制御データによりＬＣＤ表示制御を行うこと
を特徴とする携帯端末。
前記筐体間伝送路は、Ｉ２Ｃバスであり、
前記ＬＣＤ制御伝送路は、ＳＰＩクロックとＳＰＩデータを含むＳＰＩ信号伝送路であり、
前記変換手段は、前記第２筐体側に存在するクロックを元に前記ＳＰＩクロックを作成し、前記受信した表示制御データを当該ＳＰＩクロックに同期したＳＰＩ信号形式のＳＰＩデータとして前記表示手段へ送信すること
を特徴とする請求項１に記載の携帯端末。
前記ＳＰＩクロックの周波数は、前記変換手段から前記表示手段へ当該ＳＰＩクロックに同期して送信する表示制御データの送信期間が当該表示制御データ群の周期に比べて十分小さい時間となる周波数であることを特徴とする請求項２に記載の携帯端末。
前記ＬＣＤ制御伝送路は、ＳＰＩクロックとＳＰＩデータを含み、前記Ｉ２Ｃバスよりも信号線数の多いＳＰＩ信号伝送路であることを特徴とする請求項２に記載の携帯端末。
前記ＳＰＩ信号の送信中は前記表示手段をアクティブ状態にし、前記ＳＰＩ信号の送信オフ期間中は前記表示手段をスリープ状態にすること
を特徴とする請求項３に記載の携帯端末。
前記ＳＰＩ信号の送信オフ期間中は前記変換手段のＳＰＩ信号の出力トランジスタ自体の消費電流が低消費電流となる出力論理レベルであること
を特徴とする請求項２に記載の携帯端末。
第１筐体と、当該第１筐体と自在に係合する第２筐体とを備える携帯端末にあって、
前記第１筐体に主制御手段を備え、前記第２筐体にＩ／Ｏ手段と表示手段とを備え、
前記主制御手段は、Ｉ２Ｃバスにより前記Ｉ／Ｏ手段を制御して当該Ｉ／Ｏ手段からＳＰＩ信号フォーマットの表示制御データを前記Ｉ２Ｃバスよりも信号線数の多いＳＰＩ信号伝送路で前記表示手段へ送信し、
前記表示手段は、前記ＳＰＩ信号伝送路の表示制御データによりＬＣＤ表示制御を行う
ことを特徴とする携帯端末。