JPH09265436A - データ転送装置 - Google Patents
データ転送装置Info
- Publication number
- JPH09265436A JPH09265436A JP8097481A JP9748196A JPH09265436A JP H09265436 A JPH09265436 A JP H09265436A JP 8097481 A JP8097481 A JP 8097481A JP 9748196 A JP9748196 A JP 9748196A JP H09265436 A JPH09265436 A JP H09265436A
- Authority
- JP
- Japan
- Prior art keywords
- line
- data transfer
- microcomputer
- master
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【課題】 リセット入力に基づいてマスタがスレーブに
対してデータ転送を再スタートする際に、スレーブが動
作状態のままマスタが再スタートすることはなく、特別
な対策回路を設けることなくデータ転送時の誤動作を確
実に防止できるデータ転送装置を得る。 【解決手段】 不揮発性メモリ２にＳＤＡライン及びＳ
ＣＬラインを介して接続されていてデータ転送を制御す
るマイクロコンピュータ１に、ＣＰＵ１ａ及びＩ 2 Ｃイ
ンタフェース１ｂの他に、ＳＤＡラインの解放状態を判
別するバス解放判別部１ｃ、ＳＤＡラインが解放してい
ないときにダミークロックを生成してＳＣＬラインに送
出するダミークロック生成部１ｄを備え、マイクロコン
ピュータ１は、不揮発性メモリ２がＳＤＡラインを解放
した状態にすることを促す処理を行い、これが達成され
たことを確認した上でデータ転送を行う。
対してデータ転送を再スタートする際に、スレーブが動
作状態のままマスタが再スタートすることはなく、特別
な対策回路を設けることなくデータ転送時の誤動作を確
実に防止できるデータ転送装置を得る。 【解決手段】 不揮発性メモリ２にＳＤＡライン及びＳ
ＣＬラインを介して接続されていてデータ転送を制御す
るマイクロコンピュータ１に、ＣＰＵ１ａ及びＩ 2 Ｃイ
ンタフェース１ｂの他に、ＳＤＡラインの解放状態を判
別するバス解放判別部１ｃ、ＳＤＡラインが解放してい
ないときにダミークロックを生成してＳＣＬラインに送
出するダミークロック生成部１ｄを備え、マイクロコン
ピュータ１は、不揮発性メモリ２がＳＤＡラインを解放
した状態にすることを促す処理を行い、これが達成され
たことを確認した上でデータ転送を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、Ｉ2 Ｃバスを介し
てマスタからスレーブに対してデータ転送するようにし
たデータ転送装置に関する。
てマスタからスレーブに対してデータ転送するようにし
たデータ転送装置に関する。
【０００２】
【従来の技術】所謂Ｉ2 Ｃバスを用いたデータ転送は、
データ転送の開始、クロック信号の生成、データ転送の
終了を行う装置（以下マスタと呼ぶ）とマスタからデー
タが転送される装置（以下スレーブと呼ぶ）との間で、
ＳＤＡライン（ＳＤＡ：シリアルデータ）とＳＣＬライ
ン（ＳＣＬ：シリアルクロック）の２本のバスラインを
介してデータ転送を行うものである。
データ転送の開始、クロック信号の生成、データ転送の
終了を行う装置（以下マスタと呼ぶ）とマスタからデー
タが転送される装置（以下スレーブと呼ぶ）との間で、
ＳＤＡライン（ＳＤＡ：シリアルデータ）とＳＣＬライ
ン（ＳＣＬ：シリアルクロック）の２本のバスラインを
介してデータ転送を行うものである。
【０００３】図３はそのデータ転送時のフォーマットを
示すものである。同図（ａ）はＳＤＡライン上のデー
タ、同図（ｂ）はＳＣＬライン上のクロック、同図
（ｃ）はデータ転送時のフォーマット内容を示し、図示
されるように、マスタがスレーブに対してデータ通信の
開始条件であるスタートコンディション（図中“Ｓ”）
を送ることで始まり、停止条件であるストップコンディ
ション（図中“Ｐ”）を送ることにより終了する。この
間、様々なデータのやりとりが行われ、１バイトのデー
タの転送が行われる毎に、スレーブ側はマスタ側に確認
応答であるアクノリッジ（図中“Ａ”）を返す。
示すものである。同図（ａ）はＳＤＡライン上のデー
タ、同図（ｂ）はＳＣＬライン上のクロック、同図
（ｃ）はデータ転送時のフォーマット内容を示し、図示
されるように、マスタがスレーブに対してデータ通信の
開始条件であるスタートコンディション（図中“Ｓ”）
を送ることで始まり、停止条件であるストップコンディ
ション（図中“Ｐ”）を送ることにより終了する。この
間、様々なデータのやりとりが行われ、１バイトのデー
タの転送が行われる毎に、スレーブ側はマスタ側に確認
応答であるアクノリッジ（図中“Ａ”）を返す。
【０００４】すなわち、同図（ｂ）及び（ｃ）に詳示す
るように、マスタ側からスレーブ側に対して、スタート
コンディション“Ｓ”の送信後は、１ビット目から７ビ
ット目にかけてスレーブアドレス、８ビット目にリード
ライト制御信号Ｒ／バーＷがそれぞれ送信されて、スレ
ーブ側から９ビット目に返送されるアクノリッジ“Ａ”
を受信することにより、以後、送信データとして、ｎ個
のバイトが転送され、また、１バイトのデータ転送の度
にスレーブ側から返送されるアクノリッジ“Ａ”を受信
し、データ転送の終了時は、ストップコンディション
“Ｐ”を送信する。
るように、マスタ側からスレーブ側に対して、スタート
コンディション“Ｓ”の送信後は、１ビット目から７ビ
ット目にかけてスレーブアドレス、８ビット目にリード
ライト制御信号Ｒ／バーＷがそれぞれ送信されて、スレ
ーブ側から９ビット目に返送されるアクノリッジ“Ａ”
を受信することにより、以後、送信データとして、ｎ個
のバイトが転送され、また、１バイトのデータ転送の度
にスレーブ側から返送されるアクノリッジ“Ａ”を受信
し、データ転送の終了時は、ストップコンディション
“Ｐ”を送信する。
【０００５】次に、このようなデータ転送について、マ
スタ側としてマイクロコンピュータ、スレーブ側として
不揮発性メモリを用いた場合を考える。図４はテレビジ
ョン受像機（以下テレビと呼ぶ）などで一般的に構成さ
れるマイコンと不揮発性メモリのブロック図を示す。図
４に示すように、マスタとしてのマイクロコンピュータ
１は、電源供給時にリセットＩＣ３から発信されるリセ
ット信号により動作を開始するようになされており、Ｃ
ＰＵ１ａとＩ2 Ｃインタフェース１ｂとを備え、ＳＤＡ
ラインとＳＣＬラインの２本のバスラインを介してスレ
ーブとしての不揮発性メモリ２に対してデータ転送を行
うようになされている。なお、図４中、ＲSDA、ＲSCLは
電源ラインからＳＤＡライン及びＳＣＬラインに過大な
電流が流れ過ぎるのを防止するための抵抗、ＲＳＴはリ
セット端子、ＶDDは電源端子を示す。
スタ側としてマイクロコンピュータ、スレーブ側として
不揮発性メモリを用いた場合を考える。図４はテレビジ
ョン受像機（以下テレビと呼ぶ）などで一般的に構成さ
れるマイコンと不揮発性メモリのブロック図を示す。図
４に示すように、マスタとしてのマイクロコンピュータ
１は、電源供給時にリセットＩＣ３から発信されるリセ
ット信号により動作を開始するようになされており、Ｃ
ＰＵ１ａとＩ2 Ｃインタフェース１ｂとを備え、ＳＤＡ
ラインとＳＣＬラインの２本のバスラインを介してスレ
ーブとしての不揮発性メモリ２に対してデータ転送を行
うようになされている。なお、図４中、ＲSDA、ＲSCLは
電源ラインからＳＤＡライン及びＳＣＬラインに過大な
電流が流れ過ぎるのを防止するための抵抗、ＲＳＴはリ
セット端子、ＶDDは電源端子を示す。
【０００６】ここで、上記マイクロコンピュータ１のＣ
ＰＵ１ａは、不揮発性メモリ２とのデータ転送時に、図
５に示すフローチャートにしたがって動作する。まず、
電源供給時に、リセットＩＣ３はマイクロコンピュータ
１に対してリセットをかけることにより、該マイクロコ
ンピュータ１のＣＰＵ１ａはそのリセット信号の入力に
基づいて動作を開始し、定常処理を行うために必要な内
蔵するレジスタの設定など初期化処理を行う（ステップ
Ｓ１）。そして、定常処理を行う前に、主電源が切断さ
れる以前の音量、チャンネルなどの状態（最終状態）を
不揮発性メモリ２より読み込む（ステップＳ２）。この
後、例えばテレビの選局などの定常処理を行う（ステッ
プＳ３）。この定常処理では、ユーザーからのキー入力
などにより変化した音量、チャンネルなどの状態を最終
状態として、その都度、不揮発性メモリ２に記憶も行っ
ている。この定常処理は再度リセットＩＣ３からリセッ
トがかかるまで続けられる。
ＰＵ１ａは、不揮発性メモリ２とのデータ転送時に、図
５に示すフローチャートにしたがって動作する。まず、
電源供給時に、リセットＩＣ３はマイクロコンピュータ
１に対してリセットをかけることにより、該マイクロコ
ンピュータ１のＣＰＵ１ａはそのリセット信号の入力に
基づいて動作を開始し、定常処理を行うために必要な内
蔵するレジスタの設定など初期化処理を行う（ステップ
Ｓ１）。そして、定常処理を行う前に、主電源が切断さ
れる以前の音量、チャンネルなどの状態（最終状態）を
不揮発性メモリ２より読み込む（ステップＳ２）。この
後、例えばテレビの選局などの定常処理を行う（ステッ
プＳ３）。この定常処理では、ユーザーからのキー入力
などにより変化した音量、チャンネルなどの状態を最終
状態として、その都度、不揮発性メモリ２に記憶も行っ
ている。この定常処理は再度リセットＩＣ３からリセッ
トがかかるまで続けられる。
【０００７】
【発明が解決しようとする課題】ところで、Ｉ2 Ｃバス
では、ＳＣＬラインは常にマスタとしてのマイクロコン
ピュータ１によって制御されるが、他方、ＳＤＡライン
についてはスレーブとしての不揮発性メモリ２が「ＬＯ
Ｗ」を出力している間はマスタによる制御はできない。
データ転送の開始及び終了を制御するのはマスタである
が、それらをスレーブに知らせる手順は、図３に示すよ
うに、ＳＤＡライン及びＳＣＬラインの「ＨＩＧＨ」か
ら「ＬＯＷ」の出力タイミング、又は「ＬＯＷ」から
「ＨＩＧＨ」の出力タイミングによってなされるもので
ある。このため、上記のようにスレーブがＳＤＡライン
に「ＬＯＷ」を出力している期間は、マスタはＳＤＡラ
インを「ＨＩＧＨ」にすることが出来ないために、上述
した手順にしたがってデータ転送を行おうとしても、結
果的にスレーブには伝わらないことになる。スレーブが
ＳＤＡラインを解放するのは、マスタがクロックパルス
を生成するか、又はスレーブの電源供給が断たれ、動作
を停止したときのみである。
では、ＳＣＬラインは常にマスタとしてのマイクロコン
ピュータ１によって制御されるが、他方、ＳＤＡライン
についてはスレーブとしての不揮発性メモリ２が「ＬＯ
Ｗ」を出力している間はマスタによる制御はできない。
データ転送の開始及び終了を制御するのはマスタである
が、それらをスレーブに知らせる手順は、図３に示すよ
うに、ＳＤＡライン及びＳＣＬラインの「ＨＩＧＨ」か
ら「ＬＯＷ」の出力タイミング、又は「ＬＯＷ」から
「ＨＩＧＨ」の出力タイミングによってなされるもので
ある。このため、上記のようにスレーブがＳＤＡライン
に「ＬＯＷ」を出力している期間は、マスタはＳＤＡラ
インを「ＨＩＧＨ」にすることが出来ないために、上述
した手順にしたがってデータ転送を行おうとしても、結
果的にスレーブには伝わらないことになる。スレーブが
ＳＤＡラインを解放するのは、マスタがクロックパルス
を生成するか、又はスレーブの電源供給が断たれ、動作
を停止したときのみである。
【０００８】このように、スレーブである不揮発性メモ
リ２がＳＤＡラインを「ＬＯＷ」に保っている状態にお
いて、何等かの理由によりマスタであるマイクロコンピ
ュータ１にリセットがかかると、マイクロコンピュータ
１は再スタートし、不揮発性メモリ２から読み込みを開
始するためにスタートコンディション“Ｓ”を生成する
が、上述したことから、これは無視される。マスタはス
タートコンディション“Ｓ”が無視されたことを認識し
ないので、以降の通信は互いのシェィクハンドの崩れた
状態のまま続行され、データ転送は失敗する。最悪の場
合は、アットランダムなデータを不揮発性メモリ２に書
き込んでしまうという問題点があった。
リ２がＳＤＡラインを「ＬＯＷ」に保っている状態にお
いて、何等かの理由によりマスタであるマイクロコンピ
ュータ１にリセットがかかると、マイクロコンピュータ
１は再スタートし、不揮発性メモリ２から読み込みを開
始するためにスタートコンディション“Ｓ”を生成する
が、上述したことから、これは無視される。マスタはス
タートコンディション“Ｓ”が無視されたことを認識し
ないので、以降の通信は互いのシェィクハンドの崩れた
状態のまま続行され、データ転送は失敗する。最悪の場
合は、アットランダムなデータを不揮発性メモリ２に書
き込んでしまうという問題点があった。
【０００９】近年のテレビでは、マイクロコンピュータ
１による制御に頼るところが大きいのであるが、マイク
ロコンピュータ１の制御は不揮発性メモリ２のデータに
従って行われる場合が多い。このデータが誤ったもので
あれば、致命的な事態を引き起こしかねなく、この原因
は不揮発性メモリ２が動作状態のまま、マイクロコンピ
ュータ１が再スタートするようなリセットがかかること
にあるが、その可能性は十分にある。
１による制御に頼るところが大きいのであるが、マイク
ロコンピュータ１の制御は不揮発性メモリ２のデータに
従って行われる場合が多い。このデータが誤ったもので
あれば、致命的な事態を引き起こしかねなく、この原因
は不揮発性メモリ２が動作状態のまま、マイクロコンピ
ュータ１が再スタートするようなリセットがかかること
にあるが、その可能性は十分にある。
【００１０】すなわち、その一例として次のような事柄
が考えられる。マイクロコンピュータ１及び不揮発性メ
モリ２の動作保証電源電圧は、通常、４．５Ｖ〜５．５
Ｖである。しかし、実際には、３Ｖ程度の電源電圧で動
作していることはよくあることである。このような状態
で、マイクロコンピュータ１が周辺ＩＣなどを制御する
のは非常に危険であるため、通常、マイクロコンピュー
タ１には、図４のようにリセット端子ＲＳＴが設けら
れ、マイクロコンピュータ１外部にリセットＩＣ３を接
続することにより、電源電圧４．５Ｖ以下では動作しな
いようになっている。一方、不揮発性メモリ２にはリセ
ット機能がないために、動作を停止する電源電圧はマイ
クロコンピュータ１と比べかなり低い。
が考えられる。マイクロコンピュータ１及び不揮発性メ
モリ２の動作保証電源電圧は、通常、４．５Ｖ〜５．５
Ｖである。しかし、実際には、３Ｖ程度の電源電圧で動
作していることはよくあることである。このような状態
で、マイクロコンピュータ１が周辺ＩＣなどを制御する
のは非常に危険であるため、通常、マイクロコンピュー
タ１には、図４のようにリセット端子ＲＳＴが設けら
れ、マイクロコンピュータ１外部にリセットＩＣ３を接
続することにより、電源電圧４．５Ｖ以下では動作しな
いようになっている。一方、不揮発性メモリ２にはリセ
ット機能がないために、動作を停止する電源電圧はマイ
クロコンピュータ１と比べかなり低い。
【００１１】このため、電源供給が断たれた過渡的な状
態において、マイクロコンピュータ１は動作を停止して
いるが、不揮発性メモリ２は動作を続行している期間が
存在する。この期間に再び電源供給が復婦すると前記問
題の原因として挙げた、不揮発性メモリ２が動作状態の
まま、マイクロコンピュータ１が再スタートする状況と
なる。これはテレビの主電源のＯＮ／ＯＦＦを運続で行
った場合、あるいは停電による瞬断によって起こり得
る。
態において、マイクロコンピュータ１は動作を停止して
いるが、不揮発性メモリ２は動作を続行している期間が
存在する。この期間に再び電源供給が復婦すると前記問
題の原因として挙げた、不揮発性メモリ２が動作状態の
まま、マイクロコンピュータ１が再スタートする状況と
なる。これはテレビの主電源のＯＮ／ＯＦＦを運続で行
った場合、あるいは停電による瞬断によって起こり得
る。
【００１２】このような欠点に対し、不揮発性メモリ２
に供給される電源電圧を速やかに落とすために、図６に
示す回路図のように、電源ラインとマイクロコンピュー
タ１及び不揮発性メモリ２の各電源端子ＶDDとの間に逆
流防止用ダイオードＤを設けると共に、不揮発性メモリ
２の電源端子ＶDDとアース間に抵抗ＲDDとコンデンサＣ
DDを並列接続してアース側に電流を流すような構成にす
る必要がある。しかしこのような方法は、部品点数や基
板面積を増やすこととなるばかりか、マイクロコンピュ
ータ１と不揮発性メモリ２の動作停止のタイミングを完
全に同期させることはできず、中途半端な対策に過ぎな
い。
に供給される電源電圧を速やかに落とすために、図６に
示す回路図のように、電源ラインとマイクロコンピュー
タ１及び不揮発性メモリ２の各電源端子ＶDDとの間に逆
流防止用ダイオードＤを設けると共に、不揮発性メモリ
２の電源端子ＶDDとアース間に抵抗ＲDDとコンデンサＣ
DDを並列接続してアース側に電流を流すような構成にす
る必要がある。しかしこのような方法は、部品点数や基
板面積を増やすこととなるばかりか、マイクロコンピュ
ータ１と不揮発性メモリ２の動作停止のタイミングを完
全に同期させることはできず、中途半端な対策に過ぎな
い。
【００１３】そこで、本発明は上述した従来例に係る問
題点を解消するためになされたもので、リセット入力に
基づいてマスタがスレーブに対してデータ転送を再スタ
ートする際に、スレーブが動作状態のまま、マスタが再
スタートすることはなく、特別な対策回路を設けること
なくデータ転送時の誤動作を確実に防止できるデータ転
送装置を得ること目的とする。
題点を解消するためになされたもので、リセット入力に
基づいてマスタがスレーブに対してデータ転送を再スタ
ートする際に、スレーブが動作状態のまま、マスタが再
スタートすることはなく、特別な対策回路を設けること
なくデータ転送時の誤動作を確実に防止できるデータ転
送装置を得ること目的とする。
【００１４】
【課題を解決するための手段】前記目的を達成するため
に、本発明に係るデータ転送装置は、電源電圧の確立時
にリセット信号を送出するリセット手段と、このリセッ
ト手段からのリセット信号の入力に基づいてデータ転送
時の制御動作を開始するマスタと、このマスタ側とシリ
アルデータライン及びシリアルクロックラインを介して
接続されていてデータが転送されるスレーブとを備えた
データ転送装置において、マスタ側に、シリアルデータ
ラインの解放状態を判別しシリアルデータラインが解放
されるまでクロックパルスを生成してシリアルクロック
ラインを介してスレーブ側に送出する制御手段を備えた
ものである。
に、本発明に係るデータ転送装置は、電源電圧の確立時
にリセット信号を送出するリセット手段と、このリセッ
ト手段からのリセット信号の入力に基づいてデータ転送
時の制御動作を開始するマスタと、このマスタ側とシリ
アルデータライン及びシリアルクロックラインを介して
接続されていてデータが転送されるスレーブとを備えた
データ転送装置において、マスタ側に、シリアルデータ
ラインの解放状態を判別しシリアルデータラインが解放
されるまでクロックパルスを生成してシリアルクロック
ラインを介してスレーブ側に送出する制御手段を備えた
ものである。
【００１５】また、上記マスタはマイクロコンピュータ
であって、上記スレーブは不揮発性メモリであり、上記
マイクロコンピュータに備えられた制御手段は、上記リ
セット信号の入力に基づいて再スタートする際、上記シ
リアルデータラインの解放状態を確認した後、上記不揮
発性メモリにスタートコンディションを送り、メモリ読
み込みを実行し、その後、定常処理を実行するようにし
たことを特徴とするものである。
であって、上記スレーブは不揮発性メモリであり、上記
マイクロコンピュータに備えられた制御手段は、上記リ
セット信号の入力に基づいて再スタートする際、上記シ
リアルデータラインの解放状態を確認した後、上記不揮
発性メモリにスタートコンディションを送り、メモリ読
み込みを実行し、その後、定常処理を実行するようにし
たことを特徴とするものである。
【００１６】
【発明の実施の形態】以下、本発明に係るデータ転送装
置を図に基づいて説明する。図１は本発明に係るデータ
転送装置の構成を示すもので、テレビなどで一般的に構
成されるマイクロコンピュータと不揮発性メモリのブロ
ック図である。図１に示すように、マスタとしてのマイ
クロコンピュータ１には、図４及び図６に示す構成に対
して、さらに、ＳＤＡラインの解放状態を判別するバス
解放判別部１ｃと、ＳＤＡラインが解放していないとき
にダミークロックを生成してＳＣＬラインに送出するダ
ミークロック生成部とを備えている。なお、この図１で
は、説明の便宜上、マイクロコンピュータ１の制御手段
としてのＣＰＵ１ａとバス解放判別部１ｃ及びダミーク
ロック生成部１ｄとをブロック化して分離し示している
が、実際には、バス解放判別部１ｃ及びダミークロック
生成部１ｄの機能は、ＣＰＵ１ａ内に含まれる。
置を図に基づいて説明する。図１は本発明に係るデータ
転送装置の構成を示すもので、テレビなどで一般的に構
成されるマイクロコンピュータと不揮発性メモリのブロ
ック図である。図１に示すように、マスタとしてのマイ
クロコンピュータ１には、図４及び図６に示す構成に対
して、さらに、ＳＤＡラインの解放状態を判別するバス
解放判別部１ｃと、ＳＤＡラインが解放していないとき
にダミークロックを生成してＳＣＬラインに送出するダ
ミークロック生成部とを備えている。なお、この図１で
は、説明の便宜上、マイクロコンピュータ１の制御手段
としてのＣＰＵ１ａとバス解放判別部１ｃ及びダミーク
ロック生成部１ｄとをブロック化して分離し示している
が、実際には、バス解放判別部１ｃ及びダミークロック
生成部１ｄの機能は、ＣＰＵ１ａ内に含まれる。
【００１７】すなわち、図１に示すＣＰＵ１ａは、電源
電圧の確立時にリセットＩＣ３から送出されるリセット
信号の入力に基づいてマイクロコンピュータ１が再スタ
ートする際に、不揮発性メモリ２のメモリ読み込みを行
う処理の前段階において、マイクロコンピュータ１が不
揮発性メモリ２に対してスタートコンディション“Ｓ”
を送ることのできる状態、つまり、不揮発性メモリ２が
ＳＤＡラインを解放した状態にすることを促す処理を行
い、これが達成されたことを確認した上で初めてスター
トコンディション“Ｓ”を送り、不揮発性メモリ２のメ
モリ読み込みを実行するようにしており、マイクロコン
ピュータ１のスタート時のメモリ読み込みに関わる間題
を、特別な対策回路を設けることなく、かつ確実に解決
し、その結果、上記問題が引き起こす機器の致命的な誤
動作を防ぐようにしている。
電圧の確立時にリセットＩＣ３から送出されるリセット
信号の入力に基づいてマイクロコンピュータ１が再スタ
ートする際に、不揮発性メモリ２のメモリ読み込みを行
う処理の前段階において、マイクロコンピュータ１が不
揮発性メモリ２に対してスタートコンディション“Ｓ”
を送ることのできる状態、つまり、不揮発性メモリ２が
ＳＤＡラインを解放した状態にすることを促す処理を行
い、これが達成されたことを確認した上で初めてスター
トコンディション“Ｓ”を送り、不揮発性メモリ２のメ
モリ読み込みを実行するようにしており、マイクロコン
ピュータ１のスタート時のメモリ読み込みに関わる間題
を、特別な対策回路を設けることなく、かつ確実に解決
し、その結果、上記問題が引き起こす機器の致命的な誤
動作を防ぐようにしている。
【００１８】次に、上記マイクロコンピュータ１のＣＰ
Ｕ１ａによる不揮発性メモリ２とのデータ転送時におけ
る動作を図２に示すフローチャートにしたがって説明す
る。まず、電源供給（電源電圧の確立）により、リセッ
トＩＣ３はマイクロコンピュータ１に対してリセットを
かけ、マイクロコンピュータ１のＣＰＵ１ａは、そのリ
セット信号の入力に基づいて定常処理を行うために必要
な内蔵するレジスタの設定など初期化処理を行う（ステ
ップＳ１）。そして、バス解放判別部１ｃにより、ＳＤ
Ａラインが解放されているか否かを判別する（ステップ
Ｓ０１）。解放されている場合、つまりＳＤＡラインが
「ＨＩＧＨ」の状態のときは、従来例と同様に、ステッ
プＳ２及びＳ３に移り、不揮発性メモリ２のメモリ読み
込みを行った後、定常処理を実行する。
Ｕ１ａによる不揮発性メモリ２とのデータ転送時におけ
る動作を図２に示すフローチャートにしたがって説明す
る。まず、電源供給（電源電圧の確立）により、リセッ
トＩＣ３はマイクロコンピュータ１に対してリセットを
かけ、マイクロコンピュータ１のＣＰＵ１ａは、そのリ
セット信号の入力に基づいて定常処理を行うために必要
な内蔵するレジスタの設定など初期化処理を行う（ステ
ップＳ１）。そして、バス解放判別部１ｃにより、ＳＤ
Ａラインが解放されているか否かを判別する（ステップ
Ｓ０１）。解放されている場合、つまりＳＤＡラインが
「ＨＩＧＨ」の状態のときは、従来例と同様に、ステッ
プＳ２及びＳ３に移り、不揮発性メモリ２のメモリ読み
込みを行った後、定常処理を実行する。
【００１９】この不揮発性メモリ２のメモリ読み込みに
より、主電源が切断される以前の音量、チャンネルなど
の状態（最終状態）が読み込まれて、その後、例えばテ
レビの選局などの定常処理が行われるが、定常処理で
は、ユーザーからのキー入力などにより変化した音量、
チャンネルなどの状態を最終状態として、その都度、不
揮発性メモリ２に記憶され、その定常処理は再度リセッ
トＩＣ３からリセットがかかるまで続けられる。
より、主電源が切断される以前の音量、チャンネルなど
の状態（最終状態）が読み込まれて、その後、例えばテ
レビの選局などの定常処理が行われるが、定常処理で
は、ユーザーからのキー入力などにより変化した音量、
チャンネルなどの状態を最終状態として、その都度、不
揮発性メモリ２に記憶され、その定常処理は再度リセッ
トＩＣ３からリセットがかかるまで続けられる。
【００２０】しかしながら、上記ステップＳ０１におい
て、ＳＤＡラインが解放されていない場合、つまり、ス
レーブとしての不揮発性メモリ２がＳＤＡラインに「Ｌ
ＯＷ」を出力している期間は、マスタとしてのマイクロ
コンピュータ１はＳＤＡラインを「ＨＩＧＨ」にするこ
とが出来なく、不揮発性メモリ２のメモリ読み込みを行
おうとしても、不揮発性メモリ２にスタートコンディシ
ョン“Ｓ”を送ることができないので、このような問題
点を解消するために、不揮発性メモリ２にＳＤＡライン
を解放した状態にすることを促すべく、ダミークロック
生成部１ｄによりダミークロックを生成し、ＳＣＬライ
ンを介してスレーブとしての不揮発性メモリ２に送出す
る（ステップＳ０２）。
て、ＳＤＡラインが解放されていない場合、つまり、ス
レーブとしての不揮発性メモリ２がＳＤＡラインに「Ｌ
ＯＷ」を出力している期間は、マスタとしてのマイクロ
コンピュータ１はＳＤＡラインを「ＨＩＧＨ」にするこ
とが出来なく、不揮発性メモリ２のメモリ読み込みを行
おうとしても、不揮発性メモリ２にスタートコンディシ
ョン“Ｓ”を送ることができないので、このような問題
点を解消するために、不揮発性メモリ２にＳＤＡライン
を解放した状態にすることを促すべく、ダミークロック
生成部１ｄによりダミークロックを生成し、ＳＣＬライ
ンを介してスレーブとしての不揮発性メモリ２に送出す
る（ステップＳ０２）。
【００２１】このダミークロックにより、不揮発性メモ
リ２がＳＤＡラインを解放したことを確認した後に、不
揮発性メモリ２に対してスタートコンディションを送
り、上述したステップＳ２及びＳ３の移行を経て、従来
例と同様に、不揮発性メモリ２のメモリ読み込みを行っ
た後、定常処理を実行する。定常処理時は、ユーザーか
らのキー入力などにより変化した音量、チャンネルなど
の状態を最終状態として、その都度、不揮発性メモリ２
に記憶させ再度リセットがかかるまで続けられる。
リ２がＳＤＡラインを解放したことを確認した後に、不
揮発性メモリ２に対してスタートコンディションを送
り、上述したステップＳ２及びＳ３の移行を経て、従来
例と同様に、不揮発性メモリ２のメモリ読み込みを行っ
た後、定常処理を実行する。定常処理時は、ユーザーか
らのキー入力などにより変化した音量、チャンネルなど
の状態を最終状態として、その都度、不揮発性メモリ２
に記憶させ再度リセットがかかるまで続けられる。
【００２２】したがって、上述した実施の形態によれ
ば、リセットによりマイクロコンピュータ１が再スター
トする際に、不揮発性メモリ２のメモリ読み込みを行う
処理の前段階において、マイクロコンピュータ１が不揮
発性メモリ２に対してスタートコンディションを送るこ
とのできる状態、すなわち不揮発性メモリ２がＳＤＡラ
インを解放した状態にすることを促す処理を行い、これ
が達成されたことを確認した上で初めてスタートコンデ
ィションを送り、メモリ読み込みを実行するようにした
ので、特別な対策回路を設けることなく、かつ確実にデ
ータ転送を行うことができ、データ転送時の誤動作を防
止できる。
ば、リセットによりマイクロコンピュータ１が再スター
トする際に、不揮発性メモリ２のメモリ読み込みを行う
処理の前段階において、マイクロコンピュータ１が不揮
発性メモリ２に対してスタートコンディションを送るこ
とのできる状態、すなわち不揮発性メモリ２がＳＤＡラ
インを解放した状態にすることを促す処理を行い、これ
が達成されたことを確認した上で初めてスタートコンデ
ィションを送り、メモリ読み込みを実行するようにした
ので、特別な対策回路を設けることなく、かつ確実にデ
ータ転送を行うことができ、データ転送時の誤動作を防
止できる。
【００２３】
【発明の効果】以上のように、本発明に係るデータ転送
装置によれば、電源電圧の確立時にリセット信号を送出
するリセット手段と、このリセット手段からのリセット
信号の入力に基づいてデータ転送時の制御動作を開始す
るマスタと、このマスタ側とシリアルデータライン及び
シリアルクロックラインを介して接続されていてデータ
が転送されるスレーブとを備えたデータ転送装置におい
て、上記マスタ側に、上記シリアルデータラインの解放
状態を判別し該シリアルデータラインが解放されるまで
クロックパルスを生成して上記シリアルクロックライン
を介して上記スレーブ側に送出する制御手段を備えたの
で、リセット入力に基づいてマスタがスレーブに対して
データ転送を再スタートする際に、スレーブがＳＤＡラ
インを解放した状態にすることを促す処理を行い、これ
が達成されたことを確認した上でデータ転送を行うこと
により、電源供給が過渡的な状態において、スレーブが
動作状態のまま、マスタが再スタートすることはなく、
特別な対策回路を設けることなくデータ転送時の誤動作
を確実に防止できるという効果がある。
装置によれば、電源電圧の確立時にリセット信号を送出
するリセット手段と、このリセット手段からのリセット
信号の入力に基づいてデータ転送時の制御動作を開始す
るマスタと、このマスタ側とシリアルデータライン及び
シリアルクロックラインを介して接続されていてデータ
が転送されるスレーブとを備えたデータ転送装置におい
て、上記マスタ側に、上記シリアルデータラインの解放
状態を判別し該シリアルデータラインが解放されるまで
クロックパルスを生成して上記シリアルクロックライン
を介して上記スレーブ側に送出する制御手段を備えたの
で、リセット入力に基づいてマスタがスレーブに対して
データ転送を再スタートする際に、スレーブがＳＤＡラ
インを解放した状態にすることを促す処理を行い、これ
が達成されたことを確認した上でデータ転送を行うこと
により、電源供給が過渡的な状態において、スレーブが
動作状態のまま、マスタが再スタートすることはなく、
特別な対策回路を設けることなくデータ転送時の誤動作
を確実に防止できるという効果がある。
【００２４】また、上記マスタはマイクロコンピュータ
であって、上記スレーブは不揮発性メモリであり、上記
マイクロコンピュータに備えられた制御手段は、上記リ
セット信号の入力に基づいて再スタートする際、上記シ
リアルデータラインの解放状態を確認した後、上記不揮
発性メモリにスタートコンディションを送り、メモリ読
み込みを実行し、その後、定常処理を実行するようにし
たので、リセットによりマイクロコンピュータが再スタ
ートする際に、不揮発性メモリのメモリ読み込みを行う
処理の前段階において、マイクロコンピュータが不揮発
性メモリに対してスタートコンディションを送ることの
できる状態、すなわち不揮発性メモリがＳＤＡラインを
解放した状態にすることを促す処理を行い、これが達成
されたことを確認した上で初めてスタートコンディショ
ンを送ることにより、メモリ読み込みを実行することが
でき、不揮発性メモリのデータにしたがってマイクロコ
ンピュータにより制御を実行する場合に、電源供給が過
渡的な状態において、不揮発性メモリが動作状態のま
ま、マイクロコンピュータが再スタートすることはな
く、誤ったデータに制御が実行されるのを防止できる。
であって、上記スレーブは不揮発性メモリであり、上記
マイクロコンピュータに備えられた制御手段は、上記リ
セット信号の入力に基づいて再スタートする際、上記シ
リアルデータラインの解放状態を確認した後、上記不揮
発性メモリにスタートコンディションを送り、メモリ読
み込みを実行し、その後、定常処理を実行するようにし
たので、リセットによりマイクロコンピュータが再スタ
ートする際に、不揮発性メモリのメモリ読み込みを行う
処理の前段階において、マイクロコンピュータが不揮発
性メモリに対してスタートコンディションを送ることの
できる状態、すなわち不揮発性メモリがＳＤＡラインを
解放した状態にすることを促す処理を行い、これが達成
されたことを確認した上で初めてスタートコンディショ
ンを送ることにより、メモリ読み込みを実行することが
でき、不揮発性メモリのデータにしたがってマイクロコ
ンピュータにより制御を実行する場合に、電源供給が過
渡的な状態において、不揮発性メモリが動作状態のま
ま、マイクロコンピュータが再スタートすることはな
く、誤ったデータに制御が実行されるのを防止できる。
【図１】本発明に係るデータ転送装置を説明するための
もので、テレビなどで一般的に構成されるマイクロコン
ピュータと不揮発性メモリのブロック図である。
もので、テレビなどで一般的に構成されるマイクロコン
ピュータと不揮発性メモリのブロック図である。
【図２】図１のマイクロコンピュータ１内のＣＰＵ１ａ
による動作を示すフローチャートである。
による動作を示すフローチャートである。
【図３】Ｉ2 Ｃバスの一般的な転送フォーマット図であ
る。
る。
【図４】従来例に係るデータ転送装置を説明するための
もので、テレビなどで一般的に構成されるマイクロコン
ピュータと不揮発性メモリのブロック図である。
もので、テレビなどで一般的に構成されるマイクロコン
ピュータと不揮発性メモリのブロック図である。
【図５】従来例によるマイクロコンピュータの動作を示
すフローチャートである。
すフローチャートである。
【図６】従来例の欠点に対する対策回路の一例を示すブ
ロック図である。
ロック図である。
１ マイクロコンピュータ（マスタ） １ａ ＣＰＵ（制御手段） １ｂ Ｉ2Ｃインタフェース １ｃ バス解放判別部 １ｄ ダミークロック生成部 ２ 不揮発性メモリ（スレーブ） ３ リセットＩＣ（リセット手段） ＳＤＡ シリアルデータ ＳＣＬ シリアルクロック
Claims (2)
- 【請求項１】 電源電圧の確立時にリセット信号を送出
するリセット手段と、前記リセット手段からのリセット
信号の入力に基づいてデータ転送時の制御動作を開始す
るマスタと、前記マスタ側とシリアルデータライン及び
シリアルクロックラインを介して接続されていてデータ
が転送されるスレーブとを備えたデータ転送装置におい
て、 前記マスタ側に、前記シリアルデータラインの解放状態
を判別し、前記シリアルデータラインが解放されるまで
クロックパルスを生成して前記シリアルクロックライン
を介して前記スレーブ側に送出する制御手段を備えたこ
とを特徴とするデータ転送装置。 - 【請求項２】 前記マスタはマイクロコンピュータであ
って、前記スレーブは不揮発性メモリであり、前記マイ
クロコンピュータに備えられた制御手段は、前記リセッ
ト信号の入力に基づいて再スタートする際、前記シリア
ルデータラインの解放状態を確認した後、前記不揮発性
メモリにスタートコンディションを送り、メモリ読み込
みを実行し、その後、定常処理を実行するようにしたこ
とを特徴とする請求項１記載のデータ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8097481A JPH09265436A (ja) | 1996-03-27 | 1996-03-27 | データ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8097481A JPH09265436A (ja) | 1996-03-27 | 1996-03-27 | データ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09265436A true JPH09265436A (ja) | 1997-10-07 |
Family
ID=14193474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8097481A Pending JPH09265436A (ja) | 1996-03-27 | 1996-03-27 | データ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09265436A (ja) |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006099410A (ja) * | 2004-09-29 | 2006-04-13 | Mitsubishi Electric Corp | Ｉ２ｃバス制御方法 |
| US7133947B2 (en) | 2003-09-05 | 2006-11-07 | Alpine Electronics, Inc. | Data communication system, data communication method, and communication unit |
| US7237146B2 (en) | 2002-04-16 | 2007-06-26 | Orion Electric Co., Ltd. | Securing method of data transfer and data transfer system provided therewith |
| JP2011160957A (ja) * | 2010-02-09 | 2011-08-25 | Sophia Co Ltd | 遊技機 |
| JP2011160950A (ja) * | 2010-02-09 | 2011-08-25 | Sophia Co Ltd | 遊技機 |
| JP2011160951A (ja) * | 2010-02-09 | 2011-08-25 | Sophia Co Ltd | 遊技機 |
| JP2011182925A (ja) * | 2010-03-08 | 2011-09-22 | Sophia Co Ltd | 遊技機 |
| JP2011183141A (ja) * | 2010-06-23 | 2011-09-22 | Sophia Co Ltd | 遊技機 |
| JP2011182924A (ja) * | 2010-03-08 | 2011-09-22 | Sophia Co Ltd | 遊技機 |
| JP2011194057A (ja) * | 2010-03-19 | 2011-10-06 | Sophia Co Ltd | 遊技機 |
| JP2011194056A (ja) * | 2010-03-19 | 2011-10-06 | Sophia Co Ltd | 遊技機 |
| JP2011206170A (ja) * | 2010-03-29 | 2011-10-20 | Sophia Co Ltd | 遊技機 |
| JP2011206173A (ja) * | 2010-03-29 | 2011-10-20 | Sophia Co Ltd | 遊技機 |
| JP2012085757A (ja) * | 2010-10-18 | 2012-05-10 | Sophia Co Ltd | 遊技機 |
| JP2012090713A (ja) * | 2010-10-26 | 2012-05-17 | Sophia Co Ltd | 遊技機 |
| JP2012090715A (ja) * | 2010-10-26 | 2012-05-17 | Sophia Co Ltd | 遊技機 |
| JP2012090716A (ja) * | 2010-10-26 | 2012-05-17 | Sophia Co Ltd | 遊技機 |
| JP2014230847A (ja) * | 2014-08-01 | 2014-12-11 | 株式会社ソフイア | 遊技機 |
| JP2016026037A (ja) * | 2015-11-02 | 2016-02-12 | 株式会社ソフイア | 遊技機 |
| JP2016026038A (ja) * | 2015-11-02 | 2016-02-12 | 株式会社ソフイア | 遊技機 |
| JP2017051385A (ja) * | 2015-09-09 | 2017-03-16 | 株式会社平和 | 遊技機 |
-
1996
- 1996-03-27 JP JP8097481A patent/JPH09265436A/ja active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7237146B2 (en) | 2002-04-16 | 2007-06-26 | Orion Electric Co., Ltd. | Securing method of data transfer and data transfer system provided therewith |
| US7133947B2 (en) | 2003-09-05 | 2006-11-07 | Alpine Electronics, Inc. | Data communication system, data communication method, and communication unit |
| JP2006099410A (ja) * | 2004-09-29 | 2006-04-13 | Mitsubishi Electric Corp | Ｉ２ｃバス制御方法 |
| JP2011160957A (ja) * | 2010-02-09 | 2011-08-25 | Sophia Co Ltd | 遊技機 |
| JP2011160950A (ja) * | 2010-02-09 | 2011-08-25 | Sophia Co Ltd | 遊技機 |
| JP2011160951A (ja) * | 2010-02-09 | 2011-08-25 | Sophia Co Ltd | 遊技機 |
| JP2011182924A (ja) * | 2010-03-08 | 2011-09-22 | Sophia Co Ltd | 遊技機 |
| JP2011182925A (ja) * | 2010-03-08 | 2011-09-22 | Sophia Co Ltd | 遊技機 |
| JP2011194056A (ja) * | 2010-03-19 | 2011-10-06 | Sophia Co Ltd | 遊技機 |
| JP2011194057A (ja) * | 2010-03-19 | 2011-10-06 | Sophia Co Ltd | 遊技機 |
| JP2011206170A (ja) * | 2010-03-29 | 2011-10-20 | Sophia Co Ltd | 遊技機 |
| JP2011206173A (ja) * | 2010-03-29 | 2011-10-20 | Sophia Co Ltd | 遊技機 |
| JP2011183141A (ja) * | 2010-06-23 | 2011-09-22 | Sophia Co Ltd | 遊技機 |
| JP2012085757A (ja) * | 2010-10-18 | 2012-05-10 | Sophia Co Ltd | 遊技機 |
| JP2012090713A (ja) * | 2010-10-26 | 2012-05-17 | Sophia Co Ltd | 遊技機 |
| JP2012090715A (ja) * | 2010-10-26 | 2012-05-17 | Sophia Co Ltd | 遊技機 |
| JP2012090716A (ja) * | 2010-10-26 | 2012-05-17 | Sophia Co Ltd | 遊技機 |
| JP2014230847A (ja) * | 2014-08-01 | 2014-12-11 | 株式会社ソフイア | 遊技機 |
| JP2017051385A (ja) * | 2015-09-09 | 2017-03-16 | 株式会社平和 | 遊技機 |
| JP2016026037A (ja) * | 2015-11-02 | 2016-02-12 | 株式会社ソフイア | 遊技機 |
| JP2016026038A (ja) * | 2015-11-02 | 2016-02-12 | 株式会社ソフイア | 遊技機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09265436A (ja) | データ転送装置 | |
| JP3513916B2 (ja) | カメラシステム | |
| WO2006000924A1 (en) | Self-powered usb device with usb power line reset and related usb host and usb system | |
| KR100687923B1 (ko) | 마스터디바이스, 그 제어방법과 마스터디바이스를 갖는전자장치 | |
| JP3626741B2 (ja) | データ転送システム | |
| CN110750374A (zh) | 一种看门狗电路及其控制方法 | |
| US6232678B1 (en) | Electronic appliance | |
| KR100423017B1 (ko) | 마이크로컴퓨터 | |
| US9495315B2 (en) | Information processing device and data communication method | |
| JP2007047909A (ja) | Ｕｓｂデバイス及びそのスタンバイ状態回避方法 | |
| EP0785508B1 (en) | Method of controlling data writing into on-board microcomputer | |
| US5831849A (en) | Data control system | |
| US7689729B2 (en) | Method for implementing resets in two computers | |
| US5463663A (en) | Controlling synchronization in a system having a plurality of units when a unit is disconnected from or connected to the system that is active | |
| JP3958663B2 (ja) | Ｕｓｂターゲット機器 | |
| JP2005338963A (ja) | 電子機器 | |
| JP2005165589A (ja) | Ｕｓｂデバイス認識方法及びシステム | |
| JP2614926B2 (ja) | 電源制御システム | |
| JP2605995B2 (ja) | マイクロコンピュータシステム | |
| JPH09212201A (ja) | 生産設備用制御回路 | |
| JPH0228735A (ja) | コンピュータ監視装置 | |
| JP2000125372A (ja) | 給電制御装置 | |
| KR100466328B1 (ko) | Ｉ２ｃ 통신의 신뢰성 확보방법 | |
| KR19990065442A (ko) | 재 초기화 기능을 구비한 아이시 카드 | |
| JP3421019B2 (ja) | データ伝送方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030404 |