JP3481666B2 - プロセッサのメモリアクセス制御方法及び装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロプロセッサに
よる外部メモリ及び内部メモリの使用に係り、より詳細
には、外部メモリと内部メモリとの間の切り替え、及び
情報検索時間の低減に関する。

【０００２】

【従来の技術】現在利用可能なマイクロプロセッサは、
１６本のアドレスラインを提供し、それは、全体で６４
キロバイト（ＫＢ）のアドレシング可能なメモリ空間に
相当する。該マイクロプロセッサは、１６ＫＢの内部ワ
ンタイムプログラマブルリードオンリメモリ(one time
programmable read only memory)(OTP ROM) を持ってい
る。また、付加的に、該マイクロプロセッサは、６４Ｋ
Ｂの外部メモリをアクセスすることもできる。その外部
メモリは、値が変化するオペランドのために使用され、
また、該内部ＲＯＭメモリの限界容量以上に利用可能な
メモリ量を拡張するために使用される。該マイクロプロ
セッサは、また、内部メモリ及び外部メモリの双方が使
用されるか、又は外部メモリのみが使用されるか、とい
うことを制御するための入力ピン（ＥＡピン）を持って
いる。

【０００３】リセット時にＥＡピンに与えられる電圧が
例えば「１」のような第１の値であれば、特定の１６Ｋ
Ｂ範囲でのマイクロプロセッサによる全てのメモリアク
セスは、内部ＲＯＭメモリに関するものであり、残りの
６４−１６＝４８ＫＢに対するメモリアクセスは、外部
メモリに関するものである。特に、マイクロプロセッサ
が内部ＲＯＭをアクセスするときには、外部メモリをア
クセスする制御信号がディセーブルされる。かくして、
外部メモリ空間の一部が単純に利用不能となる。

【０００４】リセット時にＥＡピンに与えられる電圧が
例えば「０」のような第２の値であれば、マイクロプロ
セッサによる全てのメモリアクセスは、外部メモリに関
するものであり、すなわち、内部メモリは使用されな
い。

【０００５】通常、リセット動作は、マイクロプロセッ
サを所定の状態に強制し、すなわち内部レジスタの全て
の値を所定の値に設定し、次いで、マイクロプロセッサ
は、プリセットされたメモリアドレスから命令をフェッ
チし、その命令を実行する。一般的に、システムは、電
圧レベル検出回路を用いて、「パワーオン」時にリセッ
ト信号が発生するのを保証するように設計される。

【０００６】ＥＡピンに与えられる値とは関係なく、リ
セット後に、マイクロプロセッサは、同一のアドレス、
すなわちアドレス２０８０（１６進）から実行を開始し
ようと試みる。内部メモリを使用するときには、このこ
とは問題とならない。なぜならば、ＲＯＭメモリのこの
アドレスの内容が実行可能なコードであることがわかっ
ているからである。外部メモリのみを使用するときに
は、外部メモリの適当なアドレスに実行可能なコードを
ロードするための好適な方法が知られていないため、問
題が生じる可能性がある。

【０００７】外部メモリのアドレス２０８０に適当な実
行可能なコードが収容されることを確実にするための従
来の方法は、リードオンリメモリ、ＥＰＲＯＭ又はフラ
ッシュリプログラマブルメモリ(flash reprogrammable
memory) のような非揮発性のメモリを、外部メモリの少
なくともアドレス２０８０から適当な範囲にわたる部分
について使用することである。ランダムアクセスメモリ
のような１つの揮発性メモリを外部メモリ全体について
使用することは、外部メモリの使用法についての柔軟性
を最大化し、システム構成要素のコスト及び複雑性を最
小化するのに望ましいことであるが、上記の事情のた
め、それができず、課題となっている。

【０００８】内部ＲＯＭにロードされる情報にエラーが
含まれる可能性もあれば、あるいはまた、この情報を変
更いたいという要望が生じるかもしれない。しかしなが
ら、そうするためには、ＲＯＭを含むマイクロプロセッ
サを取り外すこと、及び古いＲＯＭを新しいＲＯＭと交
換することが必要となる。したがって、外部メモリのみ
で動作することが望ましいであろう。

【０００９】しかしながら、従来の装置は、結果として
は４８ＫＢの外部メモリのみ使用可能なものである。な
ぜならば、リセット直後にマイクロプロセッサが実行し
ようとする情報が確実に有効になるように、１６ＫＢの
アドレス空間をＲＯＭメモリ用に使用しなければならな
いからである。より大きなプログラムにとっては６４Ｋ
Ｂの外部メモリ全体が常時使用可能であることが望まし
いため、このことは障害となる。

【００１０】さらに、外部メモリのみ使用することにつ
いての他の問題は、内部メモリに関しては必要のないウ
エイト状態が外部メモリについては使用されるというこ
とから起因する実行時間の遅さである。

【００１１】外部メモリを使用するとき、マイクロプロ
セッサは、第１のクロックサイクルでアドレスを出力
し、次のクロックサイクルで、データライン上の値をど
んな値でも有効な命令又はオペランドとみなして、それ
を処理する。すなわち、そのマイクロプロセッサは、多
重化されたアドレス／データアーキテクチャを使用す
る。典型的に、ＲＡＭチップは、データリード命令より
もデータライトに対して応答する方がより長くかかる。
すなわち、マイクロプロセッサの１クロックサイクル
は、リード動作には十分であるが、ライト動作には不十
分である。

【００１２】この問題を解決するためには、いくつかの
方法がある。

【００１３】第１には、マイクロプロセッサの１クロッ
クサイクルがリード動作及びライト動作の双方にとって
適切なものとなるように、非常に高速なＲＡＭを使用す
ることである。このアプローチの不利益は、高速メモリ
が、より高価であり、「標準の」メモリよりも多くのパ
ワーを消費することである。

【００１４】他の解決法は、外部メモリをアクセスする
ときにウエイト状態を使用するようにマイクロプロセッ
サを構成することである。ウエイト状態は、通常、２ク
ロックサイクルであり、１または２以上のウエイト状態
が各メモリアクセス時に導入可能である。ウエイト状態
の間、マイクロプロセッサは、単純にウエイトし（待
ち）、すなわちそのクロックサイクルの期間、何もしな
い。例えば、各メモリアクセスにおいて２ウエイト状態
を使うようにマイクロプロセッサを構成するときには、
メモリアクセスが第１のクロックサイクルで発生し、マ
イクロプロセッサは、（２ウエイト状態）×（２クロッ
クサイクル／ウエイト状態）＝４クロックサイクル、の
間ウエイトし、次いで、マイクロプロセッサは、データ
ライン上の値をどんな値でも有効とみなしてそれを処理
する。このアプローチの不利益は、ライト動作のみウエ
イト時間を必要とするとはいえ、リード動作及びライト
動作の双方がウエイト時間を招くことであり、すなわ
ち、マイクロプロセッサの全体の実行時間が必要以上に
遅くなることである。

【００１５】不必要なウエイト状態を最小化する更に他
の解決法は、マイクロプロセッサとともに外部制御回路
を使用することである。各々の外部メモリアクセスにお
いて、おおよそアドレスを出力するときあたりに、マイ
クロプロセッサが、あるピンの値を変更して、次のアク
セスが、リード動作を伴うものであるか、あるいはライ
ト動作を伴うものであるか、を外部メモリに対して指示
する。外部制御回路は、このピンの値を感知する。リー
ド動作が実行されるべきであるならば、外部制御回路
は、ウエイト状態が使用されないように、マイクロプロ
セッサのレディピンをセットする。ライト動作が実行さ
れるべきであるならば、外部制御回路は、適当な数のウ
エイト状態が使用されるように、レディピンをリセット
する。１つ又は２つの付加的なクロックサイクルのみが
各メモリアクセスについて必要となるだけなので、この
方式は、常にウエイト状態を使用するものよりも高速で
ある。この方式の不利益は、外部回路が必要であるこ
と、及びリード動作が可能な限り迅速に進むものではな
いことである。さらに、特定のマイクロプロセッサで
は、このピンの値は、当該外部回路が機能するのに十分
な長さの間隔を提供し損なうタイミングで変化する。す
なわち、マイクロプロセッサをそのような外部回路とと
もに使用することはできない。

【００１６】

【発明が解決しようとする課題】それ故、本発明の目的
は、外部メモリとともに通常のマイクロプロセッサを使
用する技術であって、上述した従来技術の不利益を回避
するものを提供することにある。

【００１７】本発明の他の目的は、マイクロプロセッサ
におけるプログラムの実行中、動作命令が格納される外
部メモリの全アドレス範囲の使用を可能とすることにあ
る。

【００１８】本発明の更なる目的は、ウエイト状態を使
用しないで発生しうるメモリアクセスすなわちリード動
作に関して、実行時間の不利益を低減し又は消去するこ
とにある。

【００１９】本発明の付加的な目的は、外部メモリのみ
で即ち内部メモリを使用しないで動作させつつ、外部メ
モリの全体についてランダムアクセスメモリの使用を可
能とすることにある。

【００２０】本発明の更に他の目的は、ランダムアクセ
ス外部メモリに格納された命令のより高速な実行を可能
とすることにある。

【００２１】

【課題を解決するための手段及び作用】この発明の一態
様によれば、プロセッサが外部メモリの各アドレスに格
納されたデータをアクセスするとき、該アクセスのアド
レスが所定の範囲内にあるかどうかが決定され、次い
で、該プロセッサは、該アドレスが該所定の範囲外にあ
るときには少なくとも１つのウエイト状態を使用し、か
つ、該アドレスが該所定の範囲内にあるときにはウエイ
ト状態の使用を省略するように制御される。

【００２２】この技術は、特定のアドレス範囲に格納さ
れたぜ全データが命令又は一定のオペランド値であり、
それらはリードオンリモードでアクセスされる、という
仮定に依存している。

【００２３】この発明の他の態様によれば、プロセッサ
が外部メモリに格納されたデータをアクセスするとき、
アクセスされているデータが命令であるかどうかが決定
される。該アクセスされているデータが命令でなけれ
ば、該プロセッサは、少なくとも１つのウエイト状態を
使用するように制御される。該アクセスされているデー
タが命令であれば、該プロセッサは、ウエイト状態の使
用を省略するように制御される。

【００２４】この発明の更に他の態様によれば、プロセ
ッサがメモリをアクセスするとき、該プロセッサに接続
された外部メモリの一部分を指定する第１のアドレス範
囲が生成される。この第１のアドレス範囲は、該プロセ
ッサの内部メモリを指定する第２のアドレス範囲に変換
される。外部ソースからの一組のデータが該外部メモリ
の該第２のアドレス範囲にロードされ、次いで、該プロ
セッサは、外部メモリのみを使用するように構成され
る。

【００２５】この技術は、外部メモリ空間の、以前はア
クセス不能であった範囲にロードすることを可能とし、
次いで、該プロセッサは、適当にロードされ全体的に使
用可能な外部メモリのみを使用するように切り替えられ
る。

【００２６】本発明の上述の及び他の目的、特徴及び利
益は、以下の本発明の好適な実施例の詳細な説明を添付
図面とともに読むときに、明らかなものとなろう。な
お、図面においては、対応する部分は、同一の参照符号
によって同定される。

【００２７】

【実施例】図面、特に図１、について説明する。図１の
ブロック図には、内部メモリを有するマイクロプロセッ
サ１１０、アドレス情報及びデータ情報（命令及びオペ
ランドのどちらでもよい）を伝送するのに適応したバス
１２０、アドレス情報を伝送するのに適応したバス１２
５、通常の外部メモリ１３０、並びに入力端子１５０、
が示されている。マイクロプロセッサ１１０は、本発明
に従って書かれたプログラムを実行するのに適応したも
のである。

【００２８】マイクロプロセッサ１１０は、本発明に関
連した６つのピン、すなわち、リセットピンＲＥＳＥ
Ｔ、外部アクセスピンＥＡ、レディピンＲＥＡＤＹ、命
令ピンＩＮＳＴＲ、ライトピンＷＲＩＴＥ、及びエラー
ピンＥＲＲＯＲ、を備えている。

【００２９】ＲＥＳＥＴピンは、マイクロプロセッサ１
１０を周知の状態に強制するために外部回路によって使
用され、その状態の後には、マイクロプロセッサ１１０
は、所定のアドレスに格納された命令又はオペランドを
実行する。マイクロプロセッサ１１０は、各クロックサ
イクルの開始にてＲＥＳＥＴピンの状態を感知するよう
にされている。

【００３０】ＥＡピンは、マイクロプロセッサ１１０が
内部メモリ及び外部メモリを使用するか、あるいは外部
メモリのみを使用するか、という外部からの選択を可能
とするものである。ＥＡピンは、リセット直後にのみマ
イクロプロセッサ１１０の動作に影響する。

【００３１】ＲＥＡＤＹピンは、マイクロプロセッサ１
１０がウエイト状態にあるかないかという外部からの制
御を可能とするものである。マイクロプロセッサ１１０
は、各クロックサイクルの開始にてＲＥＡＤＹピンの状
態を感知するようにされている。

【００３２】ＩＮＳＴＲピンは、マイクロプロセッサ１
１０が次のクロックサイクルにてメモリからの命令をリ
ードするかどうかを示すために、マイクロプロセッサ１
１０によって使用される。すなわち、オペランドデータ
がリードされるべきか、あるいはその他の動作が発生す
べきであるならば、マイクロプロセッサ１１０は、命令
データがリードされるべきときに与えるものとは異なっ
た電圧レベルを、ＩＮＳＴＲピンに与えるようにされて
いる。

【００３３】ＷＲＩＴＥピンは、次のメモリアクセスが
ライト動作であるかどうかを示すために、マイクロプロ
セッサ１１０によって使用される。

【００３４】ＥＲＲＯＲピンは、マイクロプロセッサ１
１０の動作に割り込みをかけ、所定のアドレスに格納さ
れたルーチンを実行させるように強制するために、外部
回路によって使用される。マイクロプロセッサ１１０
は、各クロックサイクルの開始にてＥＲＲＯＲピンの状
態を感知するようにされている。

【００３５】サポート論理２００は、アドレスプロセッ
サ２１０、レジスタ２２０、バッファ２２５、リセット
生成器２３０、及びウエイト状態制御回路２４０を含ん
でいる。アドレスプロセッサ２１０は、マイクロプロセ
ッサ１１０からバス１２０を介して伝送されたアドレス
を受信するようにされており、その受信したアドレスを
選択的に変換し、バス１２５を介してメモリ１３０にそ
の選択的に変換されたアドレスを提供する。

【００３６】アドレスプロセッサ２１０は、マイクロプ
ロセッサ１１０からバス１２０を介してデータを受信
し、そのデータをレジスタ２２０に転送するようにされ
ている。そして、レジスタ２２０は、アドレスプロセッ
サ２１０からのデータを格納し、その格納されたデータ
を、リセット生成器２３０、ウエイト状態制御器２４
０、及びマイクロプロセッサ１１０の各々に提供するよ
うにされている。

【００３７】レジスタ２２０は、フリップフロップ回路
の集合であり（ビット当たり１つのフリップフロップ要
素）、各フリップフロップ回路は、データを格納し、そ
の格納されたデータを、「０」値又は「１」値のいずれ
かに対応する電圧レベルに変換する。フリップフロップ
の１つは、ＥＡピンに関する制御ビット（後に議論す
る）を保持し、このフリップフロップは、バッファ２２
５に結合され、次いでバッファ２２５は、マイクロプロ
セッサ１１０のＥＡピンに結合される。このような装置
によって、すなわちサポート論理２００の援助で、マイ
クロプロセッサ１１０で実行されるプログラムは、内部
メモリ及び外部メモリの使用状態から、外部メモリのみ
の使用状態へと、切り替わることができる。

【００３８】リセット生成器２３０は、レジスタ２２０
に格納された特定のデータが所定の値になったのを検出
したときに、マイクロプロセッサ１１０をリセットする
機能を果たす。以下に詳細に説明するように、外部メモ
リと内部メモリとの切り替えは、マイクロプロセッサ１
１０によってレジスタ２２０に書き込まれたデータに応
じて発生する。すなわち、このデータの検出によって、
生成器２３０が、レジスタ２２０に格納されたこのデー
タから供給されるＥＡピン用の新しい値を用いて、マイ
クロプロセッサ１１０をリセットするように誘発される
のである。

【００３９】ウエイト状態制御回路２４０は、不必要な
ウエイト状態の発生を低減するために４つのモードのう
ちの１つで動作するようにされており、それによってプ
ログラムの実行速度を増大させる。第１のモードにおい
ては、各メモリアクセスについてウエイト状態がもたら
される。第２のモードにおいては、メモリアクセスにつ
いてウエイト状態は決して使用されない。

【００４０】第３のモードにおいては、命令（リードさ
れるのみでライトされない）を収容していると仮定され
る特定の範囲に、メモリアクセスに関するアドレスがあ
るならば、ウエイト状態は使用されないが、一方、この
範囲外の全アドレスに対するアクセスについてはウエイ
ト状態が使用される。また、第３のモードにおいては、
ウエイト状態制御回路２４０は、当該特定の範囲に対す
るメモリアクセスがライト動作であったかどうかを決定
し、もしもそうであれば、マイクロプロセッサ１１０が
メモリ回復ルーチンを実行するように誘発する。

【００４１】第４のモードにおいては、各メモリアクセ
スについてＩＮＳＴＲピンを感知し、命令がアクセスさ
れるときには、ウエイト状態は使用されず、一方、オペ
ランドデータがアクセスされるときには、ウエイト状態
が使用される。

【００４２】次に、図１に示す本発明の実施例の動作
を、図２を参照しつつ説明する。なお、図２は、マイク
ロプロセッサ１１０が利用可能なメモリ空間のマップを
示している。図２における全てのメモリアドレスは、１
６進表示で表されている。当該メモリマップの左側にあ
るアドレスは、開始のバイトアドレスを表示し、当該メ
モリマップの右側のアドレスは、終了のバイトアドレス
を表示している。

【００４３】アドレスは、概して、外部メモリすなわち
アドレス０２００〜１ＤＦＦ及び６０００〜ＦＦＦＦを
参照するものである。しかしながら、マイクロプロセッ
サ１１０の内部レジスタは範囲００００〜０１ＦＦのア
ドレスによって同定され、内部ＲＯＭは範囲２０００〜
５ＦＦＦのアドレスによって同定され、そしてサポート
論理２００のレジスタ２２０は範囲１Ｆ８０〜１Ｆ９Ｆ
のアドレスによって指定される。

【００４４】換言すれば、マイクロプロセッサ１１０に
おいて走行するプログラムが、アドレス範囲１Ｆ８０〜
１Ｆ９Ｆの３２バイトの１つにデータをライトした後に
は、アドレスプロセッサ２１０が、このアドレスを検出
し、その随伴するデータをレジスタ２２０に設定する。
レジスタ２２０で、このデータは、ＥＡピンに与えられ
る値を制御するとともに、リセット生成器２３０及びウ
エイト制御回路２４０によって感知される。

【００４５】図３は、レジスタ２２０に格納されるデー
タに対応するメモリマップの一部、すなわちアドレス１
Ｆ８４及び１Ｆ８５を有する２バイト、を示す。本発明
においては、レジスタ２２０のデータは、一時に２バイ
トをリライト(rewrite) することによって変更される
が、しかしまた、１バイト又は３バイト以上の単位で該
格納データをリライトすることも可能である。

【００４６】「パワーオン」後、レジスタ２２０のデー
タは０にセットされる。しかし、マイクロプロセッサ１
１０のリセットは、「パワーオン」を伴わない場合に
は、レジスタ２２０のデータを不変のままとする。

【００４７】サポート論理レジスタ２２０における２ビ
ット、すなわち図３に示すビット１２及び１１は、以下
に示すように、ウエイト状態制御回路２４０の動作のモ
ードを制御するために使用される。 ００ 第１のモード、１ウエイト状態が全メモリアクセ
スに使用される ０１ 第２のモード、０ウエイト状態が全メモリアクセ
スに使用される １０ 第３のモード、範囲２０００〜５ＦＦＦのメモリ
アクセスは０ウエイト状態を有し、他の全ては外部メモ
リが使用されるとき１ウエイト状態を有する １１ 第４のモード、ウエイト状態の使用はＩＮＳＴＲ
ピンの値に依存する

【００４８】次いで、ウエイト状態制御に関する第３の
モードを、図４を参照しつつ説明する。図４は、このモ
ードのフローチャートである。このフローチャートは、
概して、マイクロプロセッサ１１０において走行するプ
ログラムと協働して、サポート論理２００によって実行
されるルーチンを表している。

【００４９】ステップ３１０において、マイクロプロセ
ッサ１１０は、外部メモリをアクセスする。すなわち、
バス１２０を構成する各線上の電圧を、外部メモリのア
ドレスを指定するレベルに強制する。ステップ３２０に
おいて、このメモリアクセスが、サポート論理２００、
詳細にはアドレスプロセッサ２１０、によって検出され
る。

【００５０】ステップ３３０において、アドレスプロセ
ッサ２１０は、そのアドレスが範囲２０００〜５ＦＦＦ
（この範囲は、リードされるべき命令のみを格納すると
仮定されている）にあるかどうかをチェックする。もし
もそのメモリアクセスのアドレスがこの範囲にあるなら
ば、ステップ３４０において、アドレスプロセッサは、
レジスタ２２０の特定の１つ、すなわちウエイト表示レ
ジスタ、に第１の値をライトする。この第１の値は、ウ
エイト状態制御回路２４０によってリードされ、それに
応じて、ウエイト状態制御回路２４０は、マイクロプロ
セッサ１１０のＲＥＡＤＹピンにおける電圧レベルを、
ウエイト状態が使用されるべきでないことを示す値に強
制する。

【００５１】ステップ３６０において、ウエイト状態制
御回路２４０は、当該メモリアクセスがライト動作であ
るかどうかをチェックする。本実施例においては、この
チェックは、ウエイト状態が必要かどうかの決定後に実
行される。なぜならば、このチェックを実行するのに必
要な情報は、チェックが発生し、ＲＥＡＤＹピンが適当
にセットされるのを可能とするのに十分なほど早いうち
には、利用できないからである。

【００５２】範囲２０００〜５ＦＦＦに対するメモリア
クセスがライトでなければ（これが典型的な場合であ
る）、サポート論理２００は、更なる動作を起こさな
い。この範囲に対するメモリアクセスがライトであれ
ば、何かが誤っていることを示しており、そのときには
ステップ３７０において、ウエイト状態制御回路２４０
は、マイクロプロセッサ１１０のＥＲＲＯＲピンにおけ
る電圧レベルを、割り込みが発生すべきことを示す値に
強制する。サポート論理２００からのそのような表示に
応答して、マイクロプロセッサ１１０は、直ちに、所定
のアドレスにあるコードを実行しようとする。すなわ
ち、マイクロプロセッサ１１０は、実行中のものを中断
し、エラー処理用のサービスルーチンを実行する。

【００５３】アドレスプロセッサ２１０は、ステップ３
３０においてメモリアクセスのアドレスが範囲２０００
〜５ＦＦＦではないと判定したときには、ステップ３５
０においてレジスタ２２０のウエイト表示レジスタに第
２の値をライトする。この第２の値は、ウエイト状態制
御回路２４０によってリードされ、その値に応じて、該
回路２４０は、マイクロプロセッサ１１０のＲＥＡＤＹ
ピンにおける電圧レベルを、ウエイト状態が使用される
べきであることを示す値に強制する。アドレスプロセッ
サ２１０は、マイクロプロセッサ１１０の所定のクロッ
クサイクル数の間、ウエイト表示レジスタにこの第２の
値を保持するが、そのクロックサイクル数は、次の動作
がライト動作であるときに、メモリ１３０がこのライト
動作を完了するのに十分な時間を有する、ということを
保証するのに適当なものである。対応して、回路２４０
は、マイクロプロセッサ１１０のＲＥＡＤＹピンを適当
にセットする。例えば１クロックサイクルのような適当
な時間の経過後、アドレスプロセッサ２１０は、ウエイ
ト表示レジスタの値を更新し、それに応じて、回路２４
０は、ＲＥＡＤＹピンに加えられる電圧レベルを変更
し、そしてマイクロプロセッサ１１０は、通常動作を再
開し、すなわちもはやウエイト状態にない。

【００５４】次に、ウエイト状態制御に関する第４のモ
ードを、図５を参照しつつ説明する。図５は、このモー
ドのフローチャートである。このフローチャートは、概
して、マイクロプロセッサ１１０において走行するプロ
グラムと協働して、サポート論理２００によって実行さ
れるルーチンを表している。

【００５５】ステップ５１０において、マイクロプロセ
ッサ１１０は、外部メモリをアクセスする。すなわち、
バス１２０を構成する各線上の電圧を、外部メモリのア
ドレスを指定するレベルに強制する。ステップ５２０に
おいて、このメモリアクセスは、サポート論理２００に
よって、詳細にはアドレスプロセッサ２１０によって、
検出される。

【００５６】ステップ５３０において、ウエイト状態制
御回路２４０は、ＩＮＳＴＲピンがアクティブであるか
どうか、すなわちＩＮＳＴＲピンの電圧レベルが論理
「１」に対応するか又は「０」に対応するか、をチェッ
クする。

【００５７】マイクロプロセッサ１１０が次のクロック
サイクルにおいてメモリから命令をリードすることを示
す、例えば「１」のような第１の値をＩＮＳＴＲピンが
有するときには、ステップ５４０において、ウエイト状
態制御回路２４０は、マイクロプロセッサ１１０のＲＥ
ＡＤＹピンにおける電圧レベルを、ウエイト状態が使用
されるべきでないことを示す値に強制する。

【００５８】ＩＮＳＴＲピンが例えば「０」のような第
２の値を有するならば、ステップ５５０において、ウエ
イト状態制御回路２４０は、マイクロプロセッサ１１０
のＲＥＡＤＹピンにおける電圧レベルを、１ウエイト状
態が使用されるべきであることを示す値に強制する。

【００５９】図３に示されるサポート論理レジスタ情報
の他の部分であって本発明に関連するものは、外部メモ
リにおけるオーバレイを制御するために使用される（詳
細は以下に議論される）ビット４，５，６，７、マイク
ロプロセッサ１１０のＥＡピンに存在する値を決定する
ビット３、及びリセット生成器２３０がマイクロプロセ
ッサ１１０におけるリセット動作を誘発するときを決定
するビット２、である。

【００６０】次に、図６のフローチャートを参照しつ
つ、本発明によりどのようにして、外部リードオンリメ
モリの必要なく、外部ランダムアクセスメモリの全アド
レス範囲の使用が可能になるか、また、適当な実行可能
コードが該外部メモリのアドレス２０８０に格納される
ことが保証されるか、を説明する。当業者は、上述の第
３及び第４のウエイト状態制御モードの使用を通して外
部メモリのみを使用するときに、より高速な実行時間が
どのようにして得られるのかを容易に理解するであろ
う。便宜上及び簡略化のため、マイクロプロセッサ１１
０の動作は、ディスクファイルからリードされる情報に
関連して説明される。ただし、例えば磁気テープ、リー
ドオンリメモリ、又は通信ラインのような他の情報源
も、適したものである。

【００６１】パワーオン時には、ステップ４００に示さ
れるように、内部メモリすなわちＲＯＭメモリの使用を
イネーブルすべくＥＡピンが設定される。パワーオンシ
ーケンス終了時のリセット部分の後には、マイクロプロ
セッサ１１０は、ＲＯＭメモリのアドレス２０８０から
実行を開始する。

【００６２】ステップ４１０において、ＲＯＭメモリに
収容されたプログラム（これは、工場においてロード
（「バーンイン(burn in) 」）された。）は、直ちにデ
ィスク（簡略化のため図示せず）をアクセスし、入力端
子１５０を通して該ディスクを上に収容されたファイル
をリードする。該ファイルは、リードされるとき、サポ
ート論理２００のアドレスプロセッサ２１０の中を通過
する。アドレスプロセッサ２１０は、ファイルが外部メ
モリ１３０の通常アクセス可能な部分、すなわちアドレ
ス０２００〜１ＤＦＦ及び６０００〜ＦＦＦＦを構成す
る約４８ＫＢ、にロードされるように、マイクロプロセ
ッサ１１０からのアドレスをバス１２５に単純に手渡
す。

【００６３】ステップ４２０において、ＲＯＭメモリに
収容されかつマイクロプロセッサ１１０によって実行さ
れているプログラムは、サポート論理２００のレジスタ
２２０のうちの１つ、より詳細には図３に示すビット
５、に所定の値をライトする。これは、アドレスプロセ
ッサ２１０が、アドレスにオフセットを加えることによ
りアドレスを変換するように誘発する。詳細には、当該
所定の値がレジスタ２２０に適当に設定されるとき、マ
イクロプロセッサ１１０からのアドレス（典型的に仮想
アドレスと呼ばれる）のうち範囲Ａ０００〜ＤＦＦＦの
ものが、アドレスプロセッサ２１０によって、範囲２０
００〜５ＦＦＦの対応アドレス（典型的に物理アドレス
と呼ばれる）に変換され、バス１２５を介して外部メモ
リ１３０に供給される。このようにして、外部メモリの
従来アクセス不可能であった部分がアクセス可能とな
る。このような技術の使用により、アクセス可能なメモ
リは、６４ＫＢから８０ＫＢに拡張される。ただし、サ
ポート論理２００の変換機能は、そのような拡張を実現
するために、明確にイネーブル及びディセーブルされね
ばならない。

【００６４】ステップ４３０において、内部ＲＯＭメモ
リに収容されかつマイクロプロセッサ１１０によって実
行されているプログラムは、他のファイルが該ディスク
からリードされ、アドレスＡ０００〜ＤＦＦＦにロード
されるように誘発する。該ファイルがその開始部分に実
行可能なコードを含んでいることが有利である。ウエイ
ト状態制御の第３のモードが使用されるべきときには、
実行可能なコードは、このファイル全体の中に収容され
ている。先に説明したように、アドレスプロセッサ２１
０はアドレス変換を実行するため、該ファイルは、実際
には、外部メモリ１３０の物理アドレス２０００〜５Ｆ
ＦＦにロードされる。

【００６５】ステップ４４０において、ＲＯＭメモリに
収容されかつマイクロプロセッサ１１０によって実行さ
れているプログラムは、レジスタ２２０のビットの１
つ、詳細には図３に示すビット３、の値を変更し、それ
によって、サポート論理２００に対し、内部メモリの使
用をディセーブルすべく、すなわち外部メモリのみの使
用をイネーブルすべく、ＥＡピンを設定するよう命令す
る。これに応じて、サポート論理２００は、適当な電圧
をＥＡピンに加える。しかしながら、ＥＡピンの電圧
は、リセット後にマイクロプロセッサ１１０によって感
知されるのみなので、内部メモリは、まだ使用されてい
る。ステップ４５０において、マイクロプロセッサ１１
０において走行するプログラムは、レジスタ２２０のビ
ットのうちの他の１つ、すなわち図３に示すビット２、
の値を変更し、それによって、サポート論理２００に対
し、マイクロプロセッサ１１０をリセットするよう命令
する。

【００６６】ステップ４６０において、サポート論理２
００のリセット生成器２３０は、マイクロプロセッサ１
１０のＲＥＳＥＴピンに加えられる電圧を変更し、それ
によってリセットを誘発する。リセットが完了した後、
マイクロプロセッサ１１０は、ＥＡピンの電圧値を感知
し、外部メモリのみ使用されるべきことを決定する。

【００６７】ステップ４７０において、マイクロプロセ
ッサ１１０は、外部メモリのアドレス２０８０に格納さ
れたコードの実行を開始する。これから後は、マイクロ
プロセッサ１１０は、外部メモリの全６４ＫＢを用いて
動作する。

【００６８】本発明の適用の１つは、ディスクドライブ
用マイクロコントローラにおいてなされた。例えば、通
常のハードディスクにおいては、欠陥データ（「バッド
セクタ」データ）は、そのハードディスク上に格納され
る。各ライト動作においては、欠陥データをハードディ
スクからリードし、ライトしてはいけないセクタを同定
しなければならない。本発明を使用することにより、欠
陥データを外部ＲＡＭにロードすることができる。例え
ば、図６に示される手順中に又はその後にロードするこ
とができる。その後のライト動作は、ＲＡＭから欠陥デ
ータをリードすることで果たすことができ、これは、デ
ィスクから欠陥データをリードするよりも実質的に高速
である。

【００６９】本発明の例示的な実施例及びそのいろいろ
な変形を、添付図面を参照しつつ、詳細に説明してきた
が、本発明がこの詳細な実施例及び変形に限定されるも
のではないこと、並びに特許請求の範囲に記載された本
発明の範囲及び精神から逸脱することなく、いろいろな
変更及び更なる変形が当業者によってなされうること
は、理解されるべきことである。

【００７０】

【発明の効果】以上説明したように、本発明によれば、
外部メモリとともに通常のマイクロプロセッサを使用す
る技術であって、上述した従来技術の不利益を回避する
ものが提供される。また、マイクロプロセッサにおける
プログラムの実行中、動作命令が格納される外部メモリ
の全アドレス範囲の使用が可能となる。また、ウエイト
状態すなわちリード動作を使用しないで発生しうるメモ
リアクセスに関する実行時間の不利益が低減され又は消
去される。また、外部メモリのみで即ち内部メモリを使
用しないで動作させつつ、外部メモリの全体についてラ
ンダムアクセスメモリの使用が可能となる。さらに、ラ
ンダムアクセス外部メモリに格納された命令のより高速
な実行が可能となる。

【図面の簡単な説明】

【図１】本発明の実施例のブロック図である。

【図２】図１に示す本発明の実施例について使用される
メモリマップの説明図である。

【図３】図２に示すメモリマップの一部の説明図であ
る。

【図４】図１に示す本発明の実施例によって使用される
ウエイト状態制御の一態様を示すフローチャートであ
る。

【図５】図１に示す本発明の実施例によって使用される
ウエイト状態制御の他の態様を示すフローチャートであ
る。

【図６】図１に示す本発明の実施例による、内部メモリ
の使用から外部メモリの使用への切り替えを示すフロー
チャートである。

【符号の説明】

１１０…マイクロプロセッサ １２０…アドレス／データバス １２５…アドレスバス １３０…外部メモリ １５０…入力端子 ２００…サポート論理 ２１０…アドレスプロセッサ ２２０…レジスタ ２２５…バッファ ２３０…リセット生成器 ２４０…ウエイト状態制御回路

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−7238（ＪＰ，Ａ) 特開 平３−291734（ＪＰ，Ａ) 特開 平４−309147（ＪＰ，Ａ) 特開 平４−318639（ＪＰ，Ａ) 特開 昭64−82147（ＪＰ，Ａ) 特開 昭60−43757（ＪＰ，Ａ) 特開 昭63−268030（ＪＰ，Ａ) 特開 平２−28859（ＪＰ，Ａ) 特開 昭59−47624（ＪＰ，Ａ) 実開 平２−245845（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 12/06 G06F 9/445 G06F 15/78

Claims (10)

(57)【特許請求の範囲】
1. 【請求項１】 プロセッサによるメモリアクセスを制御
   する方法であって、 該プロセッサに接続された外部メモリの一部を指定する
   第１のアドレス範囲を生成するステップと、 該第１のアドレス範囲を、該プロセッサの内部メモリを
   指定する第２のアドレス範囲に変換することにより、外
   部ソースからの一組のデータを、該外部メモリの該第２
   のアドレス範囲にロードするステップと、 外部メモリのみ使用するように該プロセッサを構成する
   ステップと、 を具備してなるプロセッサのメモリアクセス制御方法。
2. 【請求項２】 該一組のデータが命令を含んでおり、か
   つ、該外部メモリにロードされた該命令を実行するステ
   ップをさらに具備する、請求項１に記載の方法。
3. 【請求項３】 該プロセッサを構成する該ステップが該
   プロセッサをリセットすることを含む、請求項１に記載
   の方法。
4. 【請求項４】 前記内部メモリがリードオンリメモリで
   ある、請求項１に記載の方法。
5. 【請求項５】 前記外部メモリがランダムアクセスメモ
   リである、請求項１に記載の方法。
6. 【請求項６】 プロセッサによるメモリアクセスを制御
   する装置であって、 該プロセッサに接続された外部メモリの一部を指定する
   第１のアドレス範囲を、該プロセッサの内部メモリを指
   定する第２のアドレス範囲に変換する手段と、該変換する手段を使用して、 外部ソースからの一組のデ
   ータを、該外部メモリの該第２のアドレス範囲にロード
   する手段と、 外部メモリのみ使用するように該プロセッサを構成する
   手段と、 を具備してなるプロセッサのメモリアクセス制御装置。
7. 【請求項７】 該一組のデータが命令を含んでおり、か
   つ、該外部メモリにロードされた該命令を実行する手段
   をさらに具備する、請求項６に記載の装置。
8. 【請求項８】 該プロセッサを構成する該手段が該プロ
   セッサをリセットする手段を含む、請求項６に記載の装
   置。
9. 【請求項９】 前記内部メモリがリードオンリメモリで
   ある、請求項６に記載の装置。
10. 【請求項１０】 前記外部メモリがランダムアクセスメ
    モリである、請求項６に記載の装置。