JP2000293376A - ブートプログラムの切替回路及び切替方法 - Google Patents
ブートプログラムの切替回路及び切替方法Info
- Publication number
- JP2000293376A JP2000293376A JP11098177A JP9817799A JP2000293376A JP 2000293376 A JP2000293376 A JP 2000293376A JP 11098177 A JP11098177 A JP 11098177A JP 9817799 A JP9817799 A JP 9817799A JP 2000293376 A JP2000293376 A JP 2000293376A
- Authority
- JP
- Japan
- Prior art keywords
- boot
- program
- boot program
- time stamp
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】
【課題】 常に最新のプログラムに容易に切替えること
ができると共に、書き換えられプログラムに異常があっ
た場合にも確実に起動することができるブートプログラ
ムの切替回路及び切替方法を提供する。 【解決手段】 ブートプログラムの切替回路には、ＣＰ
Ｕ１と、このＣＰＵ１が実行する第１のブートプログラ
ム、そのチェックサム及びそのタイムスタンプを記憶す
るブートＲＯＭ３と、ＣＰＵ１が実行する第２のブート
プログラム、そのチェックサム及びそのタイムスタンプ
を記憶するブートＲＯＭ４と、が設けられている。更
に、前記第１又は第２のブートプログラムのうち最もタ
イムスタンプが新しいブートプログラムのチェックサム
が正常である場合にＣＰＵ１が実行するブートプログラ
ムを切替えるセレクタ２が設けられている。
ができると共に、書き換えられプログラムに異常があっ
た場合にも確実に起動することができるブートプログラ
ムの切替回路及び切替方法を提供する。 【解決手段】 ブートプログラムの切替回路には、ＣＰ
Ｕ１と、このＣＰＵ１が実行する第１のブートプログラ
ム、そのチェックサム及びそのタイムスタンプを記憶す
るブートＲＯＭ３と、ＣＰＵ１が実行する第２のブート
プログラム、そのチェックサム及びそのタイムスタンプ
を記憶するブートＲＯＭ４と、が設けられている。更
に、前記第１又は第２のブートプログラムのうち最もタ
イムスタンプが新しいブートプログラムのチェックサム
が正常である場合にＣＰＵ１が実行するブートプログラ
ムを切替えるセレクタ２が設けられている。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータの起
動時等に動作又は実行するブートプログラムの切替回路
及び切替方法に関し、特に、書き換え後の動作又は実行
の確実性が向上したブートプログラムの切替回路及び切
替方法に関する。
動時等に動作又は実行するブートプログラムの切替回路
及び切替方法に関し、特に、書き換え後の動作又は実行
の確実性が向上したブートプログラムの切替回路及び切
替方法に関する。
【０００２】
【従来の技術】一般に、マイクロプロセッサが組み込ま
れた装置においては、そのマイクロプロセッサを制御す
るためのプログラムがＲＯＭ（Read Only Memory）に格
納されていることが多い。
れた装置においては、そのマイクロプロセッサを制御す
るためのプログラムがＲＯＭ（Read Only Memory）に格
納されていることが多い。
【０００３】また、近時、電子デバイス技術の進歩によ
り、ＥＥＰＲＯＭ（Electrically Erasable Programmab
le ROM）及びＦＲＯＭ（Flash ROM）のように、電源供
給がなくても記録内容を保持し、且つプログラムによっ
て記録内容の書き換えが可能なデバイスの大容量化が進
められている。そして、ＲＯＭの替わりにＥＥＰＲＯＭ
又はＦＲＯＭが使用されることが多くなっている。な
お、特にマイクロプロセッサの起動時に実行されるプロ
グラムはブートＲＯＭとよばれるＲＯＭの特定の領域に
格納されており、その格納場所を変更することはできな
い。
り、ＥＥＰＲＯＭ（Electrically Erasable Programmab
le ROM）及びＦＲＯＭ（Flash ROM）のように、電源供
給がなくても記録内容を保持し、且つプログラムによっ
て記録内容の書き換えが可能なデバイスの大容量化が進
められている。そして、ＲＯＭの替わりにＥＥＰＲＯＭ
又はＦＲＯＭが使用されることが多くなっている。な
お、特にマイクロプロセッサの起動時に実行されるプロ
グラムはブートＲＯＭとよばれるＲＯＭの特定の領域に
格納されており、その格納場所を変更することはできな
い。
【０００４】このようなブートＲＯＭに格納されたプロ
グラムデータが破損した場合又はその書き換えをし損じ
た場合にはマイクロプロセッサが正しく起動しなくなる
ため、従来は、このような場合にはブートＲＯＭを取り
外して別装置でプログラムデータを書き戻す必要があ
り、その工程が煩雑であった。更に、ブートＲＯＭの取
り外しの際には、そのブートＲＯＭ自体及び周辺装置を
破損する虞もあった。
グラムデータが破損した場合又はその書き換えをし損じ
た場合にはマイクロプロセッサが正しく起動しなくなる
ため、従来は、このような場合にはブートＲＯＭを取り
外して別装置でプログラムデータを書き戻す必要があ
り、その工程が煩雑であった。更に、ブートＲＯＭの取
り外しの際には、そのブートＲＯＭ自体及び周辺装置を
破損する虞もあった。
【０００５】このため、複数のブートプログラム領域を
有するブートプログラムの切替装置であって複雑な操作
を行うことなくブートプログラム領域を変更することが
可能なものが提案されている（特開平８−１７９９３７
号公報）。この公報に記載されたブートプログラムの切
替装置においては、スイッチ操作により４個のＲＯＭか
ら１個のＲＯＭが選択され、それに格納されているプロ
グラムがＣＰＵの起動時に実行されるような構成となっ
ている。
有するブートプログラムの切替装置であって複雑な操作
を行うことなくブートプログラム領域を変更することが
可能なものが提案されている（特開平８−１７９９３７
号公報）。この公報に記載されたブートプログラムの切
替装置においては、スイッチ操作により４個のＲＯＭか
ら１個のＲＯＭが選択され、それに格納されているプロ
グラムがＣＰＵの起動時に実行されるような構成となっ
ている。
【０００６】また、ブートプログラムが格納された２個
の不揮発性の記憶デバイスが設けられたコンピュータが
提案されている（特開平１０−２１０８５号公報）。こ
の公報に記載されたコンピュータにおいては、通常使用
されるブートプログラムが格納された記憶デバイスにバ
グ等の異常が生じているときに、自動的に予備的に使用
される記憶デバイスがアクセスされるような構成となっ
ている。
の不揮発性の記憶デバイスが設けられたコンピュータが
提案されている（特開平１０−２１０８５号公報）。こ
の公報に記載されたコンピュータにおいては、通常使用
されるブートプログラムが格納された記憶デバイスにバ
グ等の異常が生じているときに、自動的に予備的に使用
される記憶デバイスがアクセスされるような構成となっ
ている。
【０００７】更に、特開平１０−１２４４７４号公報に
は、ブートＲＯＭに記憶されたプログラムの書き換えに
使用されるメモリ等の容量低減を図ったコンピュータが
開示されている。
は、ブートＲＯＭに記憶されたプログラムの書き換えに
使用されるメモリ等の容量低減を図ったコンピュータが
開示されている。
【０００８】
【発明が解決しようとする課題】しかしながら、特開平
８−１７９９３７号公報に記載されたブートプログラム
の切替回路においては、切替えられたブートＲＯＭへは
アクセスすることができないという問題点がある。
８−１７９９３７号公報に記載されたブートプログラム
の切替回路においては、切替えられたブートＲＯＭへは
アクセスすることができないという問題点がある。
【０００９】また、特開平１０−２１０８５号公報に記
載されたコンピュータにおいては、常に書き換えられた
最新のブートプログラムが実行されるとは限らない。
載されたコンピュータにおいては、常に書き換えられた
最新のブートプログラムが実行されるとは限らない。
【００１０】更に、特開平１０−１２４４７４号公報に
記載されたコンピュータにおいては、ブートプログラム
切替の制御が極めて複雑なものとなっている。
記載されたコンピュータにおいては、ブートプログラム
切替の制御が極めて複雑なものとなっている。
【００１１】本発明はかかる問題点に鑑みてなされたも
のであって、常に最新のプログラムに容易に切替えるこ
とができると共に、書き換えられプログラムに異常があ
った場合にも確実に起動することができるブートプログ
ラムの切替回路及び切替方法を提供することを目的とす
る。
のであって、常に最新のプログラムに容易に切替えるこ
とができると共に、書き換えられプログラムに異常があ
った場合にも確実に起動することができるブートプログ
ラムの切替回路及び切替方法を提供することを目的とす
る。
【００１２】
【課題を解決するための手段】本発明に係るブートプロ
グラムの切替回路は、中央処理装置と、この中央処理装
置が実行する第１のブートプログラム、そのチェックサ
ム及びそのタイムスタンプを記憶する第１のプログラム
記憶手段と、前記中央処理装置が実行する第２のブート
プログラム、そのチェックサム及びそのタイムスタンプ
を記憶する第２のプログラム記憶手段と、前記第１又は
第２のブートプログラムのうち最もタイムスタンプが新
しいブートプログラムのチェックサムが正常である場合
に前記中央処理装置が実行するブートプログラムを切替
える切替手段と、を有することを特徴とする。
グラムの切替回路は、中央処理装置と、この中央処理装
置が実行する第１のブートプログラム、そのチェックサ
ム及びそのタイムスタンプを記憶する第１のプログラム
記憶手段と、前記中央処理装置が実行する第２のブート
プログラム、そのチェックサム及びそのタイムスタンプ
を記憶する第２のプログラム記憶手段と、前記第１又は
第２のブートプログラムのうち最もタイムスタンプが新
しいブートプログラムのチェックサムが正常である場合
に前記中央処理装置が実行するブートプログラムを切替
える切替手段と、を有することを特徴とする。
【００１３】本発明においては、中央処理装置により第
１又は第２のブートプログラムの実行が開始され、最も
タイムスタンプが新しいブートプログラムのチェックサ
ムが正常である場合にブートプログラムが切替えられ
る。従って、書き換えられたプログラムのチェックサム
に異常があった場合にはプログラムの切替は行われず、
書き換えられていないブートプログラムが実行されるの
で、確実に起動する。また、常に正常な最新のブートプ
ログラムが実行されることになる。
１又は第２のブートプログラムの実行が開始され、最も
タイムスタンプが新しいブートプログラムのチェックサ
ムが正常である場合にブートプログラムが切替えられ
る。従って、書き換えられたプログラムのチェックサム
に異常があった場合にはプログラムの切替は行われず、
書き換えられていないブートプログラムが実行されるの
で、確実に起動する。また、常に正常な最新のブートプ
ログラムが実行されることになる。
【００１４】なお、本発明においては、前記第１及び第
２のブートプログラムは、前記第１のブートプログラム
のタイムスタンプと第２のブートプログラムのタイムス
タンプとを比較するプログラムと、前記第１又は第２の
ブートプログラムのうち最もタイムスタンプが新しいブ
ートプログラムのチェックサムが正常であるか異常であ
るかを判断するプログラムと、を有することができる。
２のブートプログラムは、前記第１のブートプログラム
のタイムスタンプと第２のブートプログラムのタイムス
タンプとを比較するプログラムと、前記第１又は第２の
ブートプログラムのうち最もタイムスタンプが新しいブ
ートプログラムのチェックサムが正常であるか異常であ
るかを判断するプログラムと、を有することができる。
【００１５】また、前記切替手段は、前記中央処理装置
から出力されたアドレス信号に関連づけて前記第１又は
第２のブートプログラムを選択する選択手段を有しても
よい。
から出力されたアドレス信号に関連づけて前記第１又は
第２のブートプログラムを選択する選択手段を有しても
よい。
【００１６】更に、前記切替手段は、前記中央処理装置
に接続され前記中央処理装置に実行されるブートプログ
ラムが設定されるレジスタを備えた選択回路を有しても
よく、前記中央処理装置に接続され前記中央処理装置に
実行されるブートプログラムを手動で設定するためのス
イッチを備えた選択回路を有してもよい。
に接続され前記中央処理装置に実行されるブートプログ
ラムが設定されるレジスタを備えた選択回路を有しても
よく、前記中央処理装置に接続され前記中央処理装置に
実行されるブートプログラムを手動で設定するためのス
イッチを備えた選択回路を有してもよい。
【００１７】本発明に係るブートプログラムの切替方法
は、中央処理装置が実行する第１のブートプログラムの
第１のタイムスタンプ及び前記中央処理装置が実行する
第２のブートプログラムの第２のタイムスタンプを夫々
第１及び第２のプログラム記憶手段から読み出す工程
と、前記第１のタイムスタンプと前記のタイムスタンプ
とを比較する工程と、前記第１又は第２のブートプログ
ラムのうち最もそのタイムスタンプが新しいブートプロ
グラムのチェックサムが正常であるか異常であるかを判
断する工程と、前記チェックサムが正常である場合に前
記中央処理装置が実行するブートプログラムを切替える
工程と、を有することを特徴とする。
は、中央処理装置が実行する第１のブートプログラムの
第１のタイムスタンプ及び前記中央処理装置が実行する
第２のブートプログラムの第２のタイムスタンプを夫々
第１及び第２のプログラム記憶手段から読み出す工程
と、前記第１のタイムスタンプと前記のタイムスタンプ
とを比較する工程と、前記第１又は第２のブートプログ
ラムのうち最もそのタイムスタンプが新しいブートプロ
グラムのチェックサムが正常であるか異常であるかを判
断する工程と、前記チェックサムが正常である場合に前
記中央処理装置が実行するブートプログラムを切替える
工程と、を有することを特徴とする。
【００１８】
【発明の実施の形態】以下、本発明の実施例に係るブー
トプログラムの切替回路について、添付の図面を参照し
て具体的に説明する。図１は本発明の第１の実施例に係
るブートプログラムの切替回路の構成を示すブロック図
である。
トプログラムの切替回路について、添付の図面を参照し
て具体的に説明する。図１は本発明の第１の実施例に係
るブートプログラムの切替回路の構成を示すブロック図
である。
【００１９】第１の実施例においては、中央処理装置
（ＣＰＵ）１にアドレスデータ線５が接続されており、
アドレスデータ線５に相互に容量が等しい２個のブート
ＲＯＭ３及び４が接続されている。また、アドレスデー
タ線５には、ＣＰＵ１から出力されたアドレス信号をデ
コードしブートＲＯＭ３又はブートＲＯＭ４を選択する
セレクタ２が接続されている。なお、ブートＲＯＭ３及
び４には、夫々チェックサム及びタイムスタンプを含む
プログラムデータが書き込まれている。いずれのプログ
ラムにも、ブートＲＯＭ３に書き込まれたプログラムの
タイムスタンプとブートＲＯＭ４に書き込まれたプログ
ラムのタイムスタンプとを比較するプログラム、及びこ
れらのプログラムのうち最もタイムスタンプが新しいプ
ログラムのチェックサムが正常であるか異常であるかを
判断するプログラムが含まれている。
（ＣＰＵ）１にアドレスデータ線５が接続されており、
アドレスデータ線５に相互に容量が等しい２個のブート
ＲＯＭ３及び４が接続されている。また、アドレスデー
タ線５には、ＣＰＵ１から出力されたアドレス信号をデ
コードしブートＲＯＭ３又はブートＲＯＭ４を選択する
セレクタ２が接続されている。なお、ブートＲＯＭ３及
び４には、夫々チェックサム及びタイムスタンプを含む
プログラムデータが書き込まれている。いずれのプログ
ラムにも、ブートＲＯＭ３に書き込まれたプログラムの
タイムスタンプとブートＲＯＭ４に書き込まれたプログ
ラムのタイムスタンプとを比較するプログラム、及びこ
れらのプログラムのうち最もタイムスタンプが新しいプ
ログラムのチェックサムが正常であるか異常であるかを
判断するプログラムが含まれている。
【００２０】セレクタ２には、選択されるブートＲＯＭ
が設定された切替レジスタ８が設けられている。更に、
セレクタ２には、アドレスマップ上で切替レジスタ８に
設定されたブートＲＯＭのアドレスにオフセットを生じ
させ他方のブートＲＯＭが設定されたオフセットレジス
タ９が設けられている。従って、アドレスマップ上で
は、切替レジスタ８に設定されたブートＲＯＭに格納さ
れているプログラムが「ＲＯＭ空間」の領域に書き込ま
れ、切替レジスタ８に設定されていないブートＲＯＭに
格納されているプログラムが「ＲＯＭ空間＋オフセッ
ト」の領域に書き込まれている。
が設定された切替レジスタ８が設けられている。更に、
セレクタ２には、アドレスマップ上で切替レジスタ８に
設定されたブートＲＯＭのアドレスにオフセットを生じ
させ他方のブートＲＯＭが設定されたオフセットレジス
タ９が設けられている。従って、アドレスマップ上で
は、切替レジスタ８に設定されたブートＲＯＭに格納さ
れているプログラムが「ＲＯＭ空間」の領域に書き込ま
れ、切替レジスタ８に設定されていないブートＲＯＭに
格納されているプログラムが「ＲＯＭ空間＋オフセッ
ト」の領域に書き込まれている。
【００２１】図２は本発明の第１の実施例における初期
状態を示すアドレスマップである。初期値で、例えば、
切替レジスタ８にブートＲＯＭ３が設定されている場合
には、「ＲＯＭ空間」の領域にブートＲＯＭ３に格納さ
れたプログラムデータ、チェックサム及びタイムスタン
プが書き込まれ、「ＲＯＭ空間＋オフセット」の領域に
ブートＲＯＭ４に格納されたプログラムデータ、チェッ
クサム及びタイムスタンプが書き込まれている。切替レ
ジスタ８にブートＲＯＭ４が設定されている場合には、
ブートＲＯＭ３のプログラムとブートＲＯＭ４のプログ
ラムとが逆に書き込まれる。
状態を示すアドレスマップである。初期値で、例えば、
切替レジスタ８にブートＲＯＭ３が設定されている場合
には、「ＲＯＭ空間」の領域にブートＲＯＭ３に格納さ
れたプログラムデータ、チェックサム及びタイムスタン
プが書き込まれ、「ＲＯＭ空間＋オフセット」の領域に
ブートＲＯＭ４に格納されたプログラムデータ、チェッ
クサム及びタイムスタンプが書き込まれている。切替レ
ジスタ８にブートＲＯＭ４が設定されている場合には、
ブートＲＯＭ３のプログラムとブートＲＯＭ４のプログ
ラムとが逆に書き込まれる。
【００２２】セレクタ２からは、デコードしたアドレス
が「ＲＯＭ空間」を示している場合には、切替レジスタ
８に設定されているブートＲＯＭにセレクト信号が出力
される。図２に示す状態では、ブートＲＯＭ３にセレク
ト信号６が出力される。一方、デコードしたアドレスが
「ＲＯＭ空間＋オフセット」を示している場合には、切
替レジスタ８に設定されていないブートＲＯＭにセレク
ト信号が出力される。図２に示す状態では、ブートＲＯ
Ｍ４にセレクト信号７が出力される。また、ブートＲＯ
Ｍの切替が行われたときには、セレクタ２からＣＰＵ１
にリセット信号１０が出力される。
が「ＲＯＭ空間」を示している場合には、切替レジスタ
８に設定されているブートＲＯＭにセレクト信号が出力
される。図２に示す状態では、ブートＲＯＭ３にセレク
ト信号６が出力される。一方、デコードしたアドレスが
「ＲＯＭ空間＋オフセット」を示している場合には、切
替レジスタ８に設定されていないブートＲＯＭにセレク
ト信号が出力される。図２に示す状態では、ブートＲＯ
Ｍ４にセレクト信号７が出力される。また、ブートＲＯ
Ｍの切替が行われたときには、セレクタ２からＣＰＵ１
にリセット信号１０が出力される。
【００２３】次に、上述のように構成された第１の実施
例のブートプログラムの切替回路の動作について説明す
る。ここでは、初期状態で、図２に示すように、起動用
のブートＲＯＭとして切替レジスタ８にブートＲＯＭ３
が設定されているものとする。
例のブートプログラムの切替回路の動作について説明す
る。ここでは、初期状態で、図２に示すように、起動用
のブートＲＯＭとして切替レジスタ８にブートＲＯＭ３
が設定されているものとする。
【００２４】先ず、ＣＰＵ１がブートＲＯＭのアドレス
信号をアドレスデータ線５に出力する。セレクタ２は、
アドレスデータ線５から入力されるアドレス信号をデコ
ードする。この結果、そのアドレスが「ＲＯＭ空間」を
示している場合には、セレクタ２はセレクト信号６を出
力する。そして、ブートＲＯＭ３に格納されているプロ
グラムデータをＣＰＵ１が読み出し、その実行を開始す
る。
信号をアドレスデータ線５に出力する。セレクタ２は、
アドレスデータ線５から入力されるアドレス信号をデコ
ードする。この結果、そのアドレスが「ＲＯＭ空間」を
示している場合には、セレクタ２はセレクト信号６を出
力する。そして、ブートＲＯＭ３に格納されているプロ
グラムデータをＣＰＵ１が読み出し、その実行を開始す
る。
【００２５】その後、ＣＰＵ１はブートＲＯＭ３に書き
込まれているプログラムにより、「ＲＯＭ空間」の領域
に書き込まれているタイムスタンプと「ＲＯＭ空間＋オ
フセット」の領域に書き込まれているタイムスタンプと
を比較する。
込まれているプログラムにより、「ＲＯＭ空間」の領域
に書き込まれているタイムスタンプと「ＲＯＭ空間＋オ
フセット」の領域に書き込まれているタイムスタンプと
を比較する。
【００２６】この動作の前に、「ＲＯＭ空間＋オフセッ
ト」の領域が書き換えプログラムによりブートＲＯＭに
格納したいプログラムデータに書き込まれている場合、
即ち、ブートＲＯＭの内容に修正が必要とされ書き換え
が行われている場合、「ＲＯＭ空間＋オフセット」の領
域に書き込まれているタイムスタンプの方が「ＲＯＭ空
間」の領域のものよりも新しい。この場合には、「ＲＯ
Ｍ空間＋オフセット」の領域に書き込まれているプログ
ラムのチェックサムを計算する。
ト」の領域が書き換えプログラムによりブートＲＯＭに
格納したいプログラムデータに書き込まれている場合、
即ち、ブートＲＯＭの内容に修正が必要とされ書き換え
が行われている場合、「ＲＯＭ空間＋オフセット」の領
域に書き込まれているタイムスタンプの方が「ＲＯＭ空
間」の領域のものよりも新しい。この場合には、「ＲＯ
Ｍ空間＋オフセット」の領域に書き込まれているプログ
ラムのチェックサムを計算する。
【００２７】そして、チェックサムに異常がなければ、
切替レジスタ８に設定されているブートＲＯＭをブート
ＲＯＭ３からブートＲＯＭ４へと切替えると共に、リセ
ット信号１０をＣＰＵ１に出力する。図３は本発明の第
１の実施例においてブートＲＯＭの切替が行われた状態
を示すアドレスマップである。ＣＰＵ１は、上述のリセ
ット信号を入力するとアドレスマップのリセットを行
い、「ＲＯＭ空間」に割り当てるブートＲＯＭをブート
ＲＯＭ３からブートＲＯＭ４に切替え、「ＲＯＭ空間＋
オフセット」に割り当てるブートＲＯＭをブートＲＯＭ
４からブートＲＯＭ３に切り替える。この結果、ブート
（起動）時に読み出しが行われるブートＲＯＭがブート
ＲＯＭ３からブートＲＯＭ４に切り替わると共に、次に
書き込みが行われるブートＲＯＭがブートＲＯＭ４から
ブートＲＯＭ３に切り替わる。
切替レジスタ８に設定されているブートＲＯＭをブート
ＲＯＭ３からブートＲＯＭ４へと切替えると共に、リセ
ット信号１０をＣＰＵ１に出力する。図３は本発明の第
１の実施例においてブートＲＯＭの切替が行われた状態
を示すアドレスマップである。ＣＰＵ１は、上述のリセ
ット信号を入力するとアドレスマップのリセットを行
い、「ＲＯＭ空間」に割り当てるブートＲＯＭをブート
ＲＯＭ３からブートＲＯＭ４に切替え、「ＲＯＭ空間＋
オフセット」に割り当てるブートＲＯＭをブートＲＯＭ
４からブートＲＯＭ３に切り替える。この結果、ブート
（起動）時に読み出しが行われるブートＲＯＭがブート
ＲＯＭ３からブートＲＯＭ４に切り替わると共に、次に
書き込みが行われるブートＲＯＭがブートＲＯＭ４から
ブートＲＯＭ３に切り替わる。
【００２８】ブートＲＯＭ４に格納されたプログラムに
も、タイムスタンプを確認するルーチン及びチェックサ
ムを計算して正常／異常を判断するルーチンが含まれて
いるので、その後、ブートＲＯＭ３の内容が書き換えら
れると、その時点で、ブートＲＯＭ４に格納されたプロ
グラムに従って上述のような再度ブートＲＯＭの切り替
えを行う。
も、タイムスタンプを確認するルーチン及びチェックサ
ムを計算して正常／異常を判断するルーチンが含まれて
いるので、その後、ブートＲＯＭ３の内容が書き換えら
れると、その時点で、ブートＲＯＭ４に格納されたプロ
グラムに従って上述のような再度ブートＲＯＭの切り替
えを行う。
【００２９】以降、一方のブートＲＯＭの内容が書き換
えられるたびに、このようなブートＲＯＭの切替えを行
う。
えられるたびに、このようなブートＲＯＭの切替えを行
う。
【００３０】なお、チェックサムに異常がある場合に
は、切替レジスタ８に設定されているブートＲＯＭの書
き換え及びリセット信号１０のＣＰＵ１への出力は行わ
ない。
は、切替レジスタ８に設定されているブートＲＯＭの書
き換え及びリセット信号１０のＣＰＵ１への出力は行わ
ない。
【００３１】また、前述の動作の前にブートＲＯＭ４の
書き換えが行われていない場合には、「ＲＯＭ空間」の
領域に書き込まれているタイムスタンプの方が「ＲＯＭ
空間＋オフセット」の領域のものよりも新しいので、
「ＲＯＭ空間＋オフセット」の領域に書き込まれている
プログラムデータのチェックサムの計算は行わない。
書き換えが行われていない場合には、「ＲＯＭ空間」の
領域に書き込まれているタイムスタンプの方が「ＲＯＭ
空間＋オフセット」の領域のものよりも新しいので、
「ＲＯＭ空間＋オフセット」の領域に書き込まれている
プログラムデータのチェックサムの計算は行わない。
【００３２】更に、セレクタ２でデコードされたアドレ
スが「ＲＯＭ空間＋オフセット」を示している場合に
は、セレクタ２はセレクト信号７を出力する。そして、
ブートＲＯＭ４に格納されているプログラムデータをＣ
ＰＵ１が読み出し、これを実行する。
スが「ＲＯＭ空間＋オフセット」を示している場合に
は、セレクタ２はセレクト信号７を出力する。そして、
ブートＲＯＭ４に格納されているプログラムデータをＣ
ＰＵ１が読み出し、これを実行する。
【００３３】このように、本実施例によれば、ブートＲ
ＯＭにチェックサムを書き込み、そのチェックサムを計
算し、その結果、異常がない場合にのみブートＲＯＭの
切り替えを行う。従って、ブートＲＯＭの内容を書き損
じた場合にも、コンピュータが立ち上がらなくなること
が防止される。
ＯＭにチェックサムを書き込み、そのチェックサムを計
算し、その結果、異常がない場合にのみブートＲＯＭの
切り替えを行う。従って、ブートＲＯＭの内容を書き損
じた場合にも、コンピュータが立ち上がらなくなること
が防止される。
【００３４】また、ブートＲＯＭに書き込まれるプログ
ラムを、ブート（起動）時にＲＯＭ空間に書き込まれて
いるチェックサムを計算し、このチェックサムに異常が
ある場合に「ＲＯＭ空間＋オフセット」のチェックサム
を確認するようにし、このチェックサムに異常がない場
合に切り替えを行うなものとしてもよい。このような構
成とすることにより、ブートＲＯＭの故障時にも書き換
え前の古いプログラムでブート（起動）することが可能
となるので、ブートＲＯＭが冗長化される。
ラムを、ブート（起動）時にＲＯＭ空間に書き込まれて
いるチェックサムを計算し、このチェックサムに異常が
ある場合に「ＲＯＭ空間＋オフセット」のチェックサム
を確認するようにし、このチェックサムに異常がない場
合に切り替えを行うなものとしてもよい。このような構
成とすることにより、ブートＲＯＭの故障時にも書き換
え前の古いプログラムでブート（起動）することが可能
となるので、ブートＲＯＭが冗長化される。
【００３５】次に、第２の実施例について説明する。第
１の実施例には、容量が等しい２個のブートＲＯＭが設
けられているが、第２の実施例には、大容量のブートＲ
ＯＭが１個設けられている。図４は本発明の第２の実施
例に係るブートプログラムの切替回路の構成を示すブロ
ック図である。なお、図４に示す第２の実施例におい
て、図１に示す第１の実施例と同一の構成要素には、同
一の符号を付してその詳細な説明は省略する。
１の実施例には、容量が等しい２個のブートＲＯＭが設
けられているが、第２の実施例には、大容量のブートＲ
ＯＭが１個設けられている。図４は本発明の第２の実施
例に係るブートプログラムの切替回路の構成を示すブロ
ック図である。なお、図４に示す第２の実施例におい
て、図１に示す第１の実施例と同一の構成要素には、同
一の符号を付してその詳細な説明は省略する。
【００３６】第２の実施例には、１個のブートＲＯＭ１
１が設けられており、ブートＲＯＭ１１に２種類のブー
トプログラムが格納される第１プログラム領域１１ａ及
び第２プログラム領域１１ｂが設けられている。なお、
セレクタ２からは、ブートＲＯＭ１１に、第１プログラ
ム領域１１ａ又は第２プログラム領域１１ｂを選択する
セレクト信号１２が出力される。
１が設けられており、ブートＲＯＭ１１に２種類のブー
トプログラムが格納される第１プログラム領域１１ａ及
び第２プログラム領域１１ｂが設けられている。なお、
セレクタ２からは、ブートＲＯＭ１１に、第１プログラ
ム領域１１ａ又は第２プログラム領域１１ｂを選択する
セレクト信号１２が出力される。
【００３７】このように構成された第２の実施例におい
ては、プログラムの書き換え及び読み出しを、第１の実
施例のようなブートＲＯＭ単位ではなく、プログラム領
域単位で行う。
ては、プログラムの書き換え及び読み出しを、第１の実
施例のようなブートＲＯＭ単位ではなく、プログラム領
域単位で行う。
【００３８】なお、ブートＲＯＭ１１の容量は、少なく
とも２種類のプログラム領域を設けることができるもの
であれば、特に限定されるものではない。
とも２種類のプログラム領域を設けることができるもの
であれば、特に限定されるものではない。
【００３９】次に、第３の実施例について説明する。第
１及び第２の実施例においては、ＣＰＵ１がプログラム
を実行することにより、種々のチェック及び切替えを行
っているが、第３の実施例は、これらをオペレータが行
うようにしたものである。図５は本発明の第３の実施例
に係るブートプログラムの切替回路の構成を示すブロッ
ク図である。
１及び第２の実施例においては、ＣＰＵ１がプログラム
を実行することにより、種々のチェック及び切替えを行
っているが、第３の実施例は、これらをオペレータが行
うようにしたものである。図５は本発明の第３の実施例
に係るブートプログラムの切替回路の構成を示すブロッ
ク図である。
【００４０】第３の実施例においては、アドレスデータ
線５に接続されたセレクタ２ａ内に切替レジスタ８は設
けられておらず、その外部に切替スイッチ８ａが接続さ
れている。切替スイッチ８ａによりセレクタ２ａに接地
電位又は５Ｖの電源電位が供給される。そして、この供
給される電位に関連づけてブートＲＯＭ３又は４が選択
される。
線５に接続されたセレクタ２ａ内に切替レジスタ８は設
けられておらず、その外部に切替スイッチ８ａが接続さ
れている。切替スイッチ８ａによりセレクタ２ａに接地
電位又は５Ｖの電源電位が供給される。そして、この供
給される電位に関連づけてブートＲＯＭ３又は４が選択
される。
【００４１】このように構成された第３の実施例におい
ては、オペレータが書き換えられたブートＲＯＭの内容
の異常を確認し、切替スイッチ８ａを操作することによ
り、ブートＲＯＭ３とブートＲＯＭ４とを切替える。
ては、オペレータが書き換えられたブートＲＯＭの内容
の異常を確認し、切替スイッチ８ａを操作することによ
り、ブートＲＯＭ３とブートＲＯＭ４とを切替える。
【００４２】なお、第２の実施例と第３の実施例とを組
み合わせた構成とすることも可能である。
み合わせた構成とすることも可能である。
【００４３】
【発明の効果】以上詳述したように、本発明によれば、
プログラムデータに、破損又は書き損じがあっても起動
が不可能になることを防止することができると共に、容
易に正常な最新のブートプログラムを切替えることがで
きる。
プログラムデータに、破損又は書き損じがあっても起動
が不可能になることを防止することができると共に、容
易に正常な最新のブートプログラムを切替えることがで
きる。
【図１】本発明の第１の実施例に係るブートプログラム
の切替回路の構成を示すブロック図である。
の切替回路の構成を示すブロック図である。
【図２】本発明の第１の実施例における初期状態を示す
アドレスマップである。
アドレスマップである。
【図３】本発明の第１の実施例においてブートＲＯＭの
切替が行われた状態を示すアドレスマップである。
切替が行われた状態を示すアドレスマップである。
【図４】本発明の第２の実施例に係るブートプログラム
の切替回路の構成を示すブロック図である。
の切替回路の構成を示すブロック図である。
【図５】本発明の第３の実施例に係るブートプログラム
の切替回路の構成を示すブロック図である。
の切替回路の構成を示すブロック図である。
１；ＣＰＵ ２、２ａ；セレクタ ３、４、１１；ブートＲＯＭ ５；アドレスデータ線 ６、７、１２；セレクト信号 ８；切替レジスタ ８ａ；切替スイッチ ９；オフセットレジスタ １０；リセット信号 １１ａ、１１ｂ；プログラム領域
Claims (6)
- 【請求項１】 中央処理装置と、この中央処理装置が実
行する第１のブートプログラム、そのチェックサム及び
そのタイムスタンプを記憶する第１のプログラム記憶手
段と、前記中央処理装置が実行する第２のブートプログ
ラム、そのチェックサム及びそのタイムスタンプを記憶
する第２のプログラム記憶手段と、前記第１又は第２の
ブートプログラムのうち最もタイムスタンプが新しいブ
ートプログラムのチェックサムが正常である場合に前記
中央処理装置が実行するブートプログラムを切替える切
替手段と、を有することを特徴とするブートプログラム
の切替回路。 - 【請求項２】 前記第１及び第２のブートプログラム
は、前記第１のブートプログラムのタイムスタンプと第
２のブートプログラムのタイムスタンプとを比較するプ
ログラムと、前記第１又は第２のブートプログラムのう
ち最もタイムスタンプが新しいブートプログラムのチェ
ックサムが正常であるか異常であるかを判断するプログ
ラムと、を有することを特徴とする請求項１に記載のブ
ートプログラムの切替回路。 - 【請求項３】 前記切替手段は、前記中央処理装置から
出力されたアドレス信号に関連づけて前記第１又は第２
のブートプログラムを選択する選択手段を有することを
特徴とする請求項１又は２に記載のブートプログラムの
切替回路。 - 【請求項４】 前記切替手段は、前記中央処理装置に接
続され前記中央処理装置に実行されるブートプログラム
が設定されるレジスタを備えた選択回路を有することを
特徴とする請求項１乃至３のいずれか１項に記載のブー
トプログラムの切替回路。 - 【請求項５】 前記切替手段は、前記中央処理装置に接
続され前記中央処理装置に実行されるブートプログラム
を手動で設定するためのスイッチを備えた選択回路を有
することを特徴とする請求項１乃至３のいずれか１項に
記載のブートプログラムの切替回路。 - 【請求項６】 中央処理装置が実行する第１のブートプ
ログラムの第１のタイムスタンプ及び前記中央処理装置
が実行する第２のブートプログラムの第２のタイムスタ
ンプを夫々第１及び第２のプログラム記憶手段から読み
出す工程と、前記第１のタイムスタンプと前記のタイム
スタンプとを比較する工程と、前記第１又は第２のブー
トプログラムのうち最もそのタイムスタンプが新しいブ
ートプログラムのチェックサムが正常であるか異常であ
るかを判断する工程と、前記チェックサムが正常である
場合に前記中央処理装置が実行するブートプログラムを
切替える工程と、を有することを特徴とするブートプロ
グラムの切替方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11098177A JP2000293376A (ja) | 1999-04-05 | 1999-04-05 | ブートプログラムの切替回路及び切替方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11098177A JP2000293376A (ja) | 1999-04-05 | 1999-04-05 | ブートプログラムの切替回路及び切替方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000293376A true JP2000293376A (ja) | 2000-10-20 |
Family
ID=14212763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11098177A Pending JP2000293376A (ja) | 1999-04-05 | 1999-04-05 | ブートプログラムの切替回路及び切替方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000293376A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003044307A (ja) * | 2001-07-31 | 2003-02-14 | Nec Corp | 無線通信機と、そのブートプログラム書き換え方法及びプログラム |
| JP2004355067A (ja) * | 2003-05-27 | 2004-12-16 | Konica Minolta Business Technologies Inc | 情報処理装置 |
| KR100604877B1 (ko) | 2004-07-03 | 2006-07-31 | 삼성전자주식회사 | 내장 시스템의 메모리 어드레스의 매핑을 제어하는 장치와방법 |
| JP2008217636A (ja) * | 2007-03-07 | 2008-09-18 | Alpine Electronics Inc | データ処理装置及びプログラム起動方法 |
| JP2013137732A (ja) * | 2011-11-30 | 2013-07-11 | Mitsubishi Electric Corp | 情報処理装置、放送受信装置及びソフトウェア起動方法 |
| JP2014089497A (ja) * | 2012-10-29 | 2014-05-15 | Mitsubishi Electric Corp | 情報処理装置 |
| JPWO2018150820A1 (ja) * | 2017-02-17 | 2019-07-18 | 日立オートモティブシステムズ株式会社 | 情報処理装置 |
-
1999
- 1999-04-05 JP JP11098177A patent/JP2000293376A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003044307A (ja) * | 2001-07-31 | 2003-02-14 | Nec Corp | 無線通信機と、そのブートプログラム書き換え方法及びプログラム |
| US6934537B2 (en) | 2001-07-31 | 2005-08-23 | Nec Corporation | Radio communication device, method of and program for rewriting boot program therefor |
| JP2004355067A (ja) * | 2003-05-27 | 2004-12-16 | Konica Minolta Business Technologies Inc | 情報処理装置 |
| KR100604877B1 (ko) | 2004-07-03 | 2006-07-31 | 삼성전자주식회사 | 내장 시스템의 메모리 어드레스의 매핑을 제어하는 장치와방법 |
| JP2008217636A (ja) * | 2007-03-07 | 2008-09-18 | Alpine Electronics Inc | データ処理装置及びプログラム起動方法 |
| JP2013137732A (ja) * | 2011-11-30 | 2013-07-11 | Mitsubishi Electric Corp | 情報処理装置、放送受信装置及びソフトウェア起動方法 |
| JP2014089497A (ja) * | 2012-10-29 | 2014-05-15 | Mitsubishi Electric Corp | 情報処理装置 |
| JPWO2018150820A1 (ja) * | 2017-02-17 | 2019-07-18 | 日立オートモティブシステムズ株式会社 | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7750676B2 (en) | Embedded system and control method therefor | |
| KR100415371B1 (ko) | 컴퓨터 | |
| KR100316981B1 (ko) | 플래시 메모리를 구비한 마이크로컴퓨터 및 플래시 메모리에 프로그램을 저장하는 방법 | |
| WO2000019317A1 (en) | Protection of boot block code while allowing write accesses to the boot block | |
| KR100541781B1 (ko) | 정보처리장치및방법 | |
| JP2007193596A (ja) | ファームウェア更新回路およびファームウェア更新方法 | |
| US5933595A (en) | Computer apparatus having electrically rewritable nonvolatile memory, and nonvolatile semiconductor memory | |
| US20030076311A1 (en) | Computer having a display interface with two basic input/output systems | |
| CN110809755A (zh) | 电子控制系统 | |
| JP3830867B2 (ja) | シングルチップマイクロコンピュータおよびそのブート領域切り替え方法 | |
| JP2000293376A (ja) | ブートプログラムの切替回路及び切替方法 | |
| US6934537B2 (en) | Radio communication device, method of and program for rewriting boot program therefor | |
| JP2001117766A (ja) | マスクｒｏｍのパッチ機能を備えた情報処理装置 | |
| JPH11265283A (ja) | 記憶装置におけるファームウェアの修正方法及び記憶装置 | |
| JP2003271420A (ja) | 電子制御装置 | |
| JP5233869B2 (ja) | 処理システム及び処理装置が実行するプログラムの実行方法 | |
| JP3358214B2 (ja) | 電子装置 | |
| JP2001344156A (ja) | フラッシュメモリを有する装置およびデータの書き換え方法 | |
| JPH10283171A (ja) | 情報処理装置およびその制御方法 | |
| JP2005128613A (ja) | 画像形成装置 | |
| JP2853593B2 (ja) | ダウンロード装置 | |
| JP2003242046A (ja) | 情報処理装置、情報処理装置の動作方法及びプログラム | |
| JPH0973437A (ja) | マルチｃｐｕシステム | |
| JP2002024044A (ja) | 制御装置 | |
| JPH1050086A (ja) | Ｅｅｐｒｏｍを有するマイクロコンピュータ及びその書換方法 |