JPH04365142A - 開発支援システム - Google Patents
開発支援システムInfo
- Publication number
- JPH04365142A JPH04365142A JP3141960A JP14196091A JPH04365142A JP H04365142 A JPH04365142 A JP H04365142A JP 3141960 A JP3141960 A JP 3141960A JP 14196091 A JP14196091 A JP 14196091A JP H04365142 A JPH04365142 A JP H04365142A
- Authority
- JP
- Japan
- Prior art keywords
- data
- microcomputer
- evaluation
- program
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000011156 evaluation Methods 0.000 claims description 67
- 230000015654 memory Effects 0.000 claims description 28
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 230000006870 function Effects 0.000 claims description 4
- 230000009977 dual effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は開発支援システムに関し
、特にマイクロコンピュータのプログラム開発の効率化
を図るのに好適な開発支援システムに関する。
、特にマイクロコンピュータのプログラム開発の効率化
を図るのに好適な開発支援システムに関する。
【０００２】
【従来の技術】一般に、量産用の１チップマイクロコン
ピュータは、それ自体の動作を制御するためのＲＯＭを
内蔵しているが、このＲＯＭはマスクで作られることが
多い。つまり、ＲＯＭに書き込まれたプログラムデータ
を書き換えることはできず、ＲＯＭにプログラムデータ
を書き込む際には、誤ったプログラムデータを書き込ま
ない様に十分な配慮が必要である。
ピュータは、それ自体の動作を制御するためのＲＯＭを
内蔵しているが、このＲＯＭはマスクで作られることが
多い。つまり、ＲＯＭに書き込まれたプログラムデータ
を書き換えることはできず、ＲＯＭにプログラムデータ
を書き込む際には、誤ったプログラムデータを書き込ま
ない様に十分な配慮が必要である。
【０００３】そこで、ＲＯＭに正しいプログラムデータ
を書き込める様に、量産用の１チップマイクロコンピュ
ータと略同一機能を有する評価用マイクロコンピュータ
が今日使用されており、この評価用マイクロコンピュー
タはそれ自体の動作を制御するためのプログラムメモリ
を外部に設けており、このプログラムメモリはＲＯＭと
して動作するもののプログラムデータの書き込み読み出
しが可能なプログラムＲＡＭで構成されている。このプ
ログラムＲＡＭには、外部からユーザの希望するＲＯＭ
に記憶すべきプログラムデータが書き込まれ、評価用マ
イクロコンピュータはプログラムＲＡＭから読み出され
るプログラムデータに基づいて動作するのである。評価
用マイクロコンピュータがプログラムＲＡＭからのプロ
グラムデータに基づいて動作して得られた処理データは
、評価用マイクロコンピュータ内部のデータＲＡＭに書
き込まれる。そして、評価用マイクロコンピュータを所
定のタイミング（データＲＡＭの評価すべきアドレス）
でブレークした状態で、データＲＡＭに書き込まれた処
理データを外部に読み出して本来得られるべきデータと
比較することにより、処理データの正誤を判断し、即ち
プログラムデータの正誤を判断していた。上記した評価
動作を繰り返すことにより、量産用の１チップマイクロ
コンピュータ内部のＲＯＭにマスク処理すべき正しいプ
ログラムデータを得ているのである。
を書き込める様に、量産用の１チップマイクロコンピュ
ータと略同一機能を有する評価用マイクロコンピュータ
が今日使用されており、この評価用マイクロコンピュー
タはそれ自体の動作を制御するためのプログラムメモリ
を外部に設けており、このプログラムメモリはＲＯＭと
して動作するもののプログラムデータの書き込み読み出
しが可能なプログラムＲＡＭで構成されている。このプ
ログラムＲＡＭには、外部からユーザの希望するＲＯＭ
に記憶すべきプログラムデータが書き込まれ、評価用マ
イクロコンピュータはプログラムＲＡＭから読み出され
るプログラムデータに基づいて動作するのである。評価
用マイクロコンピュータがプログラムＲＡＭからのプロ
グラムデータに基づいて動作して得られた処理データは
、評価用マイクロコンピュータ内部のデータＲＡＭに書
き込まれる。そして、評価用マイクロコンピュータを所
定のタイミング（データＲＡＭの評価すべきアドレス）
でブレークした状態で、データＲＡＭに書き込まれた処
理データを外部に読み出して本来得られるべきデータと
比較することにより、処理データの正誤を判断し、即ち
プログラムデータの正誤を判断していた。上記した評価
動作を繰り返すことにより、量産用の１チップマイクロ
コンピュータ内部のＲＯＭにマスク処理すべき正しいプ
ログラムデータを得ているのである。
【０００４】ここで、評価用マイクロコンピュータを用
いてプログラム評価を行うには、評価用マイクロコンピ
ュータと、評価用マイクロコンピュータを量産用マイク
ロコンピュータと同一動作させるためのプログラムデー
タが記憶されるプログラムＲＡＭ、評価用マイクロコン
ピュータを評価動作（ブレーク、１ステップ動作等）さ
せるためのコマンドデータが記憶される評価用ＲＡＭ等
を設けた開発支援ボードと、評価用マイクロコンピュー
タ及び開発支援ボードを動作制御するためのホストコン
ピュータとによって、開発支援システムを組めばよい。
いてプログラム評価を行うには、評価用マイクロコンピ
ュータと、評価用マイクロコンピュータを量産用マイク
ロコンピュータと同一動作させるためのプログラムデー
タが記憶されるプログラムＲＡＭ、評価用マイクロコン
ピュータを評価動作（ブレーク、１ステップ動作等）さ
せるためのコマンドデータが記憶される評価用ＲＡＭ等
を設けた開発支援ボードと、評価用マイクロコンピュー
タ及び開発支援ボードを動作制御するためのホストコン
ピュータとによって、開発支援システムを組めばよい。
【０００５】上記した開発支援システムにおいて、プロ
グラム評価の一例として、評価用マイクロコンピュータ
内部のデータＲＡＭ等の内容をホストコンピュータのデ
ィスプレイ上で確認したい場合がある。この場合、上記
した動作と同様に、データＲＡＭの確認したいアドレス
で評価用マイクロコンピュータをブレーク動作させ即ち
評価用マイクロコンピュータへのプログラムデータのロ
ードを停止させ、この状態で、データＲＡＭの指定アド
レスの内容を開発支援ボードを介してホストコンピュー
タに取り込み、これよりデータＲＡＭの内容の確認を行
っていた。
グラム評価の一例として、評価用マイクロコンピュータ
内部のデータＲＡＭ等の内容をホストコンピュータのデ
ィスプレイ上で確認したい場合がある。この場合、上記
した動作と同様に、データＲＡＭの確認したいアドレス
で評価用マイクロコンピュータをブレーク動作させ即ち
評価用マイクロコンピュータへのプログラムデータのロ
ードを停止させ、この状態で、データＲＡＭの指定アド
レスの内容を開発支援ボードを介してホストコンピュー
タに取り込み、これよりデータＲＡＭの内容の確認を行
っていた。
【０００６】
【発明が解決しようとする課題】しかしながら、データ
ＲＡＭの内容を複数アドレスに亘って確認したい場合、
データＲＡＭのアドレスを変更する度に評価用マイクロ
コンピュータをブレーク動作させなければならず、これ
より、プログラム評価に多くの時間を費やしてしまう問
題点があった。
ＲＡＭの内容を複数アドレスに亘って確認したい場合、
データＲＡＭのアドレスを変更する度に評価用マイクロ
コンピュータをブレーク動作させなければならず、これ
より、プログラム評価に多くの時間を費やしてしまう問
題点があった。
【０００７】そこで、本発明は、評価用マイクロコンピ
ュータの処理データが記憶されたデータＲＡＭの複数ア
ドレスの内容を、評価用マイクロコンピュータの動作に
同期して確認することのできる開発支援システムを提供
することを目的とする。
ュータの処理データが記憶されたデータＲＡＭの複数ア
ドレスの内容を、評価用マイクロコンピュータの動作に
同期して確認することのできる開発支援システムを提供
することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、その特徴とするとこ
ろは、量産用マイクロコンピュータと略同一機能を有す
る評価用マイクロコンピュータと、該評価用マイクロコ
ンピュータを動作させるためのプログラムデータが記憶
されるプログラムメモリ、及び、前記評価用マイクロコ
ンピュータ内部に設けられた処理データを記憶するため
の第１のデータメモリと略同一であり且つ該第１のデー
タメモリを書き込み又は読み出し状態とするための書き
込み読み出し制御信号が該第１のデータメモリと共に同
時に印加される第２のデータメモリを有する開発支援ボ
ードと、前記第２のデータメモリの内容の確認を行うホ
ストコンピュータと、より成り、前記第１及び第２のデ
ータメモリに対して前記評価用マイクロコンピュータの
処理データを同時に書き込み又は読み出しすることによ
って、前記評価用マイクロコンピュータの処理データの
内容を該評価用マイクロコンピュータの動作に同期して
確認できるようにした点である。
解決する為に成されたものであり、その特徴とするとこ
ろは、量産用マイクロコンピュータと略同一機能を有す
る評価用マイクロコンピュータと、該評価用マイクロコ
ンピュータを動作させるためのプログラムデータが記憶
されるプログラムメモリ、及び、前記評価用マイクロコ
ンピュータ内部に設けられた処理データを記憶するため
の第１のデータメモリと略同一であり且つ該第１のデー
タメモリを書き込み又は読み出し状態とするための書き
込み読み出し制御信号が該第１のデータメモリと共に同
時に印加される第２のデータメモリを有する開発支援ボ
ードと、前記第２のデータメモリの内容の確認を行うホ
ストコンピュータと、より成り、前記第１及び第２のデ
ータメモリに対して前記評価用マイクロコンピュータの
処理データを同時に書き込み又は読み出しすることによ
って、前記評価用マイクロコンピュータの処理データの
内容を該評価用マイクロコンピュータの動作に同期して
確認できるようにした点である。
【０００９】
【作用】本発明によれば、評価用マイクロコンピュータ
内部の第１のデータメモリ及び開発支援ボード上の第２
のデータメモリに対して、評価用マイクロコンピュータ
の処理データを同時に書き込んだり或は読み出したりで
きる様にした為、第１のデータメモリの複数アドレスに
亘る内容を、評価用マイクロコンピュータの通常動作に
同期してホストコンピュータによって確認することがで
きる。
内部の第１のデータメモリ及び開発支援ボード上の第２
のデータメモリに対して、評価用マイクロコンピュータ
の処理データを同時に書き込んだり或は読み出したりで
きる様にした為、第１のデータメモリの複数アドレスに
亘る内容を、評価用マイクロコンピュータの通常動作に
同期してホストコンピュータによって確認することがで
きる。
【００１０】
【実施例】本発明の詳細を図面に従って具体的に説明す
る。図１は本発明の開発支援システムを示すブロック図
である。図１において、（１）は量産用の１チップマイ
クロコンピュータと略同一機能を有する評価用マイクロ
コンピュータである。但し、評価用マイクロコンピュー
タ（１）はあくまでもプログラム評価を行うためのもの
である為、評価用マイクロコンピュータ（１）を動作さ
せるためのプログラムデータが記憶されたメモリ（マス
クＲＯＭ）は内蔵されていない。即ち、評価用マイクロ
コンピュータ（１）を動作させるためのＲＯＭとしては
、プログラムデータの書き換えが可能なプログラムＲＡ
Ｍが評価用マイクロコンピュータ（１）外部に設けられ
ることになる。評価用マイクロコンピュータ（１）内部
において、（２）は内部バスであり、評価用マイクロコ
ンピュータ（１）と外部手段との間でデータ転送を行っ
たり、或は評価用マイクロコンピュータ（１）内部の各
構成の間でデータ転送を行ったりするためのものである
。（３）はデータＲＡＭ（第１のデータメモリ）であり
、書き込み読み出し制御信号Ｒ／Ｗによって書き込み状
態又は読み出し状態に設定され、評価用マイクロコンピ
ュータ（１）による処理データの書き込み又は読み出し
を行う。（４）はデータポインタＤＰであり、内部バス
（２）から転送されてきたアドレスデータに基づいてデ
ータＲＡＭ（３）の所定アドレスをアクセスするもので
ある。尚、図示はしていないが、評価用マイクロコンピ
ュータ（１）には、アキュムレータ、論理演算ユニット
、その他各種レジスタ等が設けられている。
る。図１は本発明の開発支援システムを示すブロック図
である。図１において、（１）は量産用の１チップマイ
クロコンピュータと略同一機能を有する評価用マイクロ
コンピュータである。但し、評価用マイクロコンピュー
タ（１）はあくまでもプログラム評価を行うためのもの
である為、評価用マイクロコンピュータ（１）を動作さ
せるためのプログラムデータが記憶されたメモリ（マス
クＲＯＭ）は内蔵されていない。即ち、評価用マイクロ
コンピュータ（１）を動作させるためのＲＯＭとしては
、プログラムデータの書き換えが可能なプログラムＲＡ
Ｍが評価用マイクロコンピュータ（１）外部に設けられ
ることになる。評価用マイクロコンピュータ（１）内部
において、（２）は内部バスであり、評価用マイクロコ
ンピュータ（１）と外部手段との間でデータ転送を行っ
たり、或は評価用マイクロコンピュータ（１）内部の各
構成の間でデータ転送を行ったりするためのものである
。（３）はデータＲＡＭ（第１のデータメモリ）であり
、書き込み読み出し制御信号Ｒ／Ｗによって書き込み状
態又は読み出し状態に設定され、評価用マイクロコンピ
ュータ（１）による処理データの書き込み又は読み出し
を行う。（４）はデータポインタＤＰであり、内部バス
（２）から転送されてきたアドレスデータに基づいてデ
ータＲＡＭ（３）の所定アドレスをアクセスするもので
ある。尚、図示はしていないが、評価用マイクロコンピ
ュータ（１）には、アキュムレータ、論理演算ユニット
、その他各種レジスタ等が設けられている。
【００１１】（５）は、評価用マイクロコンピュータ（
１）を評価動作させるための開発支援ボードである。開
発支援ボード（５）上には、上記した評価用マイクロコ
ンピュータ（１）を動作させるためのプログラムＲＡＭ
（６）が設けられている。また、開発支援ボード（５）
上において、（７）は内部バスであり、評価用マイクロ
コンピュータ（１）とホストコンピュータ（８）との間
でデータ転送を行うためのものである。（９）は、評価
用マイクロコンピュータ（１）内部のデータポインタ（
４）と同一のデータポインタＤＰである。（１０）は、
評価用マイクロコンピュータ（１）内部のデータＲＡＭ
（３）と同一容量を有するデータＲＡＭ（第２のデータ
メモリ）である。これらのデータＲＡＭ（３）（１０）
には、書き込み読み出し制御信号Ｒ／Ｗが同時に印加さ
れる様になっている。つまり、プログラムＲＡＭ（６）
から読み出されたプログラムデータに基づいて得られる
同一のアドレスデータが内部バス（２）（７）を介して
データポインタ（４）（９）に取り込まれ、データＲＡ
Ｍ（３）（１０）の同一アドレスがアクセスされる様に
なっており、これらのデータＲＡＭ（３）（１０）は同
一アドレスが同時に書き込み状態又は読み出し状態とな
る様に構成されているのである。更に、開発支援ボード
（５）上のデータＲＡＭ（１０）は、データポインタ（
９）によるアドレスのアクセスとは独立してアドレスの
アクセスができる所謂デュアルポートで構成されている
。つまり、データＲＡＭ（３）（１０）の同一アドレス
に対して評価用マイクロコンピュータ（１）の処理デー
タの書き込みが行われている最中に、ホストコンピュー
タ（８）からの読み出し指示によってデータＲＡＭ（１
０）の所定アドレスをアクセスし、前記書き込みタイミ
ングとは独立してデータＲＡＭ（１０）の所定アドレス
からデータを読み出せるようになっている。即ち、デー
タＲＡＭ（１０）が書き込み状態となっている時でも、
データＲＡＭ（１０）の書き込み内容はホストコンピュ
ータ（８）によって読み出され、ホストコンピュータ（
８）のディスプレイ上で逐次確認できる様になっている
のである。尚、図示はしていないが、開発支援ボード（
５）上には、上記した構成の他に、評価用マイクロコン
ピュータ（１）をブレーク動作させたり或は１ステップ
動作させたりするためのコマンドデータが記憶される評
価用ＲＡＭや、評価動作のための各種データが保持され
る複数のレジスタ等が設けられている。
１）を評価動作させるための開発支援ボードである。開
発支援ボード（５）上には、上記した評価用マイクロコ
ンピュータ（１）を動作させるためのプログラムＲＡＭ
（６）が設けられている。また、開発支援ボード（５）
上において、（７）は内部バスであり、評価用マイクロ
コンピュータ（１）とホストコンピュータ（８）との間
でデータ転送を行うためのものである。（９）は、評価
用マイクロコンピュータ（１）内部のデータポインタ（
４）と同一のデータポインタＤＰである。（１０）は、
評価用マイクロコンピュータ（１）内部のデータＲＡＭ
（３）と同一容量を有するデータＲＡＭ（第２のデータ
メモリ）である。これらのデータＲＡＭ（３）（１０）
には、書き込み読み出し制御信号Ｒ／Ｗが同時に印加さ
れる様になっている。つまり、プログラムＲＡＭ（６）
から読み出されたプログラムデータに基づいて得られる
同一のアドレスデータが内部バス（２）（７）を介して
データポインタ（４）（９）に取り込まれ、データＲＡ
Ｍ（３）（１０）の同一アドレスがアクセスされる様に
なっており、これらのデータＲＡＭ（３）（１０）は同
一アドレスが同時に書き込み状態又は読み出し状態とな
る様に構成されているのである。更に、開発支援ボード
（５）上のデータＲＡＭ（１０）は、データポインタ（
９）によるアドレスのアクセスとは独立してアドレスの
アクセスができる所謂デュアルポートで構成されている
。つまり、データＲＡＭ（３）（１０）の同一アドレス
に対して評価用マイクロコンピュータ（１）の処理デー
タの書き込みが行われている最中に、ホストコンピュー
タ（８）からの読み出し指示によってデータＲＡＭ（１
０）の所定アドレスをアクセスし、前記書き込みタイミ
ングとは独立してデータＲＡＭ（１０）の所定アドレス
からデータを読み出せるようになっている。即ち、デー
タＲＡＭ（１０）が書き込み状態となっている時でも、
データＲＡＭ（１０）の書き込み内容はホストコンピュ
ータ（８）によって読み出され、ホストコンピュータ（
８）のディスプレイ上で逐次確認できる様になっている
のである。尚、図示はしていないが、開発支援ボード（
５）上には、上記した構成の他に、評価用マイクロコン
ピュータ（１）をブレーク動作させたり或は１ステップ
動作させたりするためのコマンドデータが記憶される評
価用ＲＡＭや、評価動作のための各種データが保持され
る複数のレジスタ等が設けられている。
【００１２】上記したホストコンピュータ（８）にはＦ
Ｄ（フロッピーディスク）等の外部記憶媒体（図示せず
）が装着可能となっており、プログラムＲＡＭ（６）に
は、外部記憶媒体に予め記憶された評価用マイクロコン
ピュータ（１）のためのプログラムデータが内部バス（
７）を介して書き込まれる様になっている。以上の構成
において、評価用マイクロコンピュータ（１）の評価動
作中にデータＲＡＭ（３）（１０）の所定アドレスに処
理データが書き込まれている場合、ホストコンピュータ
（８）の読み出し指示によって、データＲＡＭ（１０）
の所定アドレスに書き込まれたデータが前記書き込み動
作とは独立して読み出され、即ちホストコンピュータ（
８）の読み出し指示を評価用マイクロコンピュータ（１
）の動作と同期させることによって、例えデータＲＡＭ
（３）（１０）が書き込み状態であっても、評価用マイ
クロコンピュータ（１）の処理データの内容を該コンピ
ュータ（１）の動作に同期して、ホストコンピュータ（
８）のディスプレイ上で確認できることになる。また、
評価用マイクロコンピュータ（１）の評価動作中にデー
タＲＡＭ（３）（１０）の所定アドレスから処理データ
が読み出されている場合、この場合、データＲＡＭ（１
０）の読み出しデータを内部バス（７）を介してホスト
コンピュータ（８）にそのまま取り込むことにより、評
価用マイクロコンピュータ（１）の動作に同期して処理
データの内容をホストコンピュータ（８）のディスプレ
イ上で確認できることになる。これより、評価用マイク
ロコンピュータ（１）内部のデータＲＡＭ（３）の複数
アドレスに亘る内容を確認する場合、従来の様にデータ
ＲＡＭ（３）の各アドレス毎に評価用マイクロコンピュ
ータ（１）をブレーク動作させることなく、評価用マイ
クロコンピュータ（１）の動作に同期してデータＲＡＭ
（３）の複数アドレスの内容をホストコンピュータ（８
）のディスプレイ上に表示することができるので、プロ
グラム評価を迅速に行うことができることになる。
Ｄ（フロッピーディスク）等の外部記憶媒体（図示せず
）が装着可能となっており、プログラムＲＡＭ（６）に
は、外部記憶媒体に予め記憶された評価用マイクロコン
ピュータ（１）のためのプログラムデータが内部バス（
７）を介して書き込まれる様になっている。以上の構成
において、評価用マイクロコンピュータ（１）の評価動
作中にデータＲＡＭ（３）（１０）の所定アドレスに処
理データが書き込まれている場合、ホストコンピュータ
（８）の読み出し指示によって、データＲＡＭ（１０）
の所定アドレスに書き込まれたデータが前記書き込み動
作とは独立して読み出され、即ちホストコンピュータ（
８）の読み出し指示を評価用マイクロコンピュータ（１
）の動作と同期させることによって、例えデータＲＡＭ
（３）（１０）が書き込み状態であっても、評価用マイ
クロコンピュータ（１）の処理データの内容を該コンピ
ュータ（１）の動作に同期して、ホストコンピュータ（
８）のディスプレイ上で確認できることになる。また、
評価用マイクロコンピュータ（１）の評価動作中にデー
タＲＡＭ（３）（１０）の所定アドレスから処理データ
が読み出されている場合、この場合、データＲＡＭ（１
０）の読み出しデータを内部バス（７）を介してホスト
コンピュータ（８）にそのまま取り込むことにより、評
価用マイクロコンピュータ（１）の動作に同期して処理
データの内容をホストコンピュータ（８）のディスプレ
イ上で確認できることになる。これより、評価用マイク
ロコンピュータ（１）内部のデータＲＡＭ（３）の複数
アドレスに亘る内容を確認する場合、従来の様にデータ
ＲＡＭ（３）の各アドレス毎に評価用マイクロコンピュ
ータ（１）をブレーク動作させることなく、評価用マイ
クロコンピュータ（１）の動作に同期してデータＲＡＭ
（３）の複数アドレスの内容をホストコンピュータ（８
）のディスプレイ上に表示することができるので、プロ
グラム評価を迅速に行うことができることになる。
【００１３】尚、本実施例において、データＲＡＭ（１
０）をデュアルポートで構成したが、データＲＡＭ（１
０）をシングルポートとし、データＲＡＭ（１０）のあ
るアドレスに処理データを書き込んでから次のアドレス
に処理データを書き込むまでの期間に、ホストコンピュ
ータ（８）からの読み出し指示によって、データＲＡＭ
（１０）の所定アドレスから処理データを読み出す様に
構成してもよい。
０）をデュアルポートで構成したが、データＲＡＭ（１
０）をシングルポートとし、データＲＡＭ（１０）のあ
るアドレスに処理データを書き込んでから次のアドレス
に処理データを書き込むまでの期間に、ホストコンピュ
ータ（８）からの読み出し指示によって、データＲＡＭ
（１０）の所定アドレスから処理データを読み出す様に
構成してもよい。
【００１４】
【発明の効果】本発明によれば、評価用マイクロコンピ
ュータ内部の第１のデータメモリ及び開発支援システム
上の第２のデータメモリに対して、評価用マイクロコン
ピュータの処理データを同時に書き込んだり或は読み出
したりできる様にした為、第１のデータメモリの複数ア
ドレスに亘る内容を、評価用マイクロコンピュータの通
常動作に同期してホストコンピュータによって確認する
ことができ、プログラム評価を迅速に行うことができる
利点が得られる。
ュータ内部の第１のデータメモリ及び開発支援システム
上の第２のデータメモリに対して、評価用マイクロコン
ピュータの処理データを同時に書き込んだり或は読み出
したりできる様にした為、第１のデータメモリの複数ア
ドレスに亘る内容を、評価用マイクロコンピュータの通
常動作に同期してホストコンピュータによって確認する
ことができ、プログラム評価を迅速に行うことができる
利点が得られる。
【図１】本発明の開発支援システムを示すブロック図で
ある。
ある。
（１） 評価用マイクロコンピュータ（３）（１０）
データＲＡＭ （５） 開発支援ボード （８） ホストコンピュータ
データＲＡＭ （５） 開発支援ボード （８） ホストコンピュータ
Claims (2)
- 【請求項１】 量産用マイクロコンピュータと略同一
機能を有する評価用マイクロコンピュータと、該評価用
マイクロコンピュータを動作させるためのプログラムデ
ータが記憶されるプログラムメモリと、前記評価用マイ
クロコンピュータ内部に設けられた処理データを記憶す
るための第１のデータメモリと略同一であり、且つ、該
第１のデータメモリを書き込み又は読み出し状態とする
ための書き込み読み出し制御信号が該第１のデータメモ
リと共に同時に印加される第２のデータメモリと、を有
する開発支援ボードと、前記第２のデータメモリの内容
の確認を行うホストコンピュータと、より成り、前記第
１及び第２のデータメモリに対して前記評価用マイクロ
コンピュータの処理データを同時に書き込み又は読み出
しすることによって、前記評価用マイクロコンピュータ
の処理データの内容を該評価用マイクロコンピュータの
動作に同期して確認できるようにしたことを特徴とする
開発支援システム。 - 【請求項２】 前記開発支援ボード上に設けられた前
記第２のデータメモリは、前記第１及び第２のデータメ
モリに対して処理データを同時に書き込み又は読み出す
タイミングとは非同期に、前記ホストコンピュータによ
って前記処理データを読み出し可能なデュアルポートで
構成されることを特徴とする請求項１記載の開発支援シ
ステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3141960A JP2940722B2 (ja) | 1991-06-13 | 1991-06-13 | 開発支援システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3141960A JP2940722B2 (ja) | 1991-06-13 | 1991-06-13 | 開発支援システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04365142A true JPH04365142A (ja) | 1992-12-17 |
| JP2940722B2 JP2940722B2 (ja) | 1999-08-25 |
Family
ID=15304131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3141960A Expired - Fee Related JP2940722B2 (ja) | 1991-06-13 | 1991-06-13 | 開発支援システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2940722B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6880061B2 (en) | 2001-03-30 | 2005-04-12 | Sony Computer Entertainment Inc. | System and method for monitoring data, computer program and data storage therefor |
-
1991
- 1991-06-13 JP JP3141960A patent/JP2940722B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6880061B2 (en) | 2001-03-30 | 2005-04-12 | Sony Computer Entertainment Inc. | System and method for monitoring data, computer program and data storage therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2940722B2 (ja) | 1999-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7447853B2 (en) | Data copy device | |
| JPH04365142A (ja) | 開発支援システム | |
| JPS6086642A (ja) | メモリ制御情報設定方式 | |
| JP2627370B2 (ja) | 開発支援システム | |
| JPH0140432B2 (ja) | ||
| JP2932392B2 (ja) | メモリカード | |
| JPS5924428B2 (ja) | 表示装置 | |
| JP3293144B2 (ja) | 周辺制御装置 | |
| JP2587468B2 (ja) | ロツクデータ設定装置 | |
| JP2646807B2 (ja) | マルチポートメモリ | |
| JP2968636B2 (ja) | マイクロコンピュータ | |
| JP2581057B2 (ja) | 評価用マイクロコンピユ−タ | |
| JP3001464B2 (ja) | マイクロプロセッサ装置 | |
| JP3155840B2 (ja) | マイクロプロセッサ | |
| JP2597156Y2 (ja) | 評価用マイクロコンピュータ | |
| JPH01287741A (ja) | レジスタ・アクセス方式 | |
| JPH053612B2 (ja) | ||
| JPH08272603A (ja) | データ処理装置 | |
| JPH03204049A (ja) | メモリ制御装置 | |
| JPH0566992A (ja) | Ｅｅｐｒｏｍのデータアクセス方式 | |
| JPS5819965A (ja) | 記録装置 | |
| JPS5921062B2 (ja) | メモリ競合制御方式 | |
| JPH06175929A (ja) | 二重化主記憶装置 | |
| JPH0414147A (ja) | 中央演算処理装置 | |
| JPS617947A (ja) | 制御記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |