JPS5924428B2 - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS5924428B2 JPS5924428B2 JP55085444A JP8544480A JPS5924428B2 JP S5924428 B2 JPS5924428 B2 JP S5924428B2 JP 55085444 A JP55085444 A JP 55085444A JP 8544480 A JP8544480 A JP 8544480A JP S5924428 B2 JPS5924428 B2 JP S5924428B2
- Authority
- JP
- Japan
- Prior art keywords
- page
- data
- memory
- refresh
- storage space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明は表示装置、具体的には表示用データを複数画面
分内部に保持できる表示装置に関する。
分内部に保持できる表示装置に関する。
データ表示端末装置が高度な機能を持つようになると、
端末装置の中に複数の画面データを保持１５しなければ
ならない場合がある。例えば端末である業務を実行して
いる時に、他の緊急ジョブを起動する必要が生じると、
現在実行している業務の画面イメージを一担保存し、端
末は画面を使つてジョブ起動用の業務を実行し、この緊
急作業が２０終了した時点で画面を元のイメージに戻し
、以前の業務を続行する等の処理がある。この場合、画
面の保存が端末内部で行なわれれば、ホスト計算機の負
担が軽減されると、同時に画面切換えの応答も速い。２
５−般に表示画面をリフレッシュする為のデータを格納
するメモリは、画面リフレッシュ制御回路によつて頻繁
に読出しを受ける。
端末装置の中に複数の画面データを保持１５しなければ
ならない場合がある。例えば端末である業務を実行して
いる時に、他の緊急ジョブを起動する必要が生じると、
現在実行している業務の画面イメージを一担保存し、端
末は画面を使つてジョブ起動用の業務を実行し、この緊
急作業が２０終了した時点で画面を元のイメージに戻し
、以前の業務を続行する等の処理がある。この場合、画
面の保存が端末内部で行なわれれば、ホスト計算機の負
担が軽減されると、同時に画面切換えの応答も速い。２
５−般に表示画面をリフレッシュする為のデータを格納
するメモリは、画面リフレッシュ制御回路によつて頻繁
に読出しを受ける。
近年、画面の文字数の増大などにより、画面リフレッシ
ュメモリは、より頻繁にアクセスされる様になり、高速
な３０メモリ素子が要求される。一方、複数ページ分の
画面データを処理する為に、画面データを保持するメモ
リ空間は、システム空間内に置かれる方が便利である。
ュメモリは、より頻繁にアクセスされる様になり、高速
な３０メモリ素子が要求される。一方、複数ページ分の
画面データを処理する為に、画面データを保持するメモ
リ空間は、システム空間内に置かれる方が便利である。
画面リフレッシュデータをシステム空間内に置きつつ、
比較３５的高速小容量のメモリ素子を使うと、多くのペ
ージの表示データを収容する為、メモリの実装密度が低
下する。他方、比較的大容量のメモリ素子を使つてシス
テムメモリを構成すると、リフレツシユ用のデータアク
セスと、システムからのシステムメモリアクセスが頻繁
に競合することになり、システムの処理速度を低下させ
るという欠点があつた。本発明は上記欠点を解決した表
示装置を提供することを目的とする。
比較３５的高速小容量のメモリ素子を使うと、多くのペ
ージの表示データを収容する為、メモリの実装密度が低
下する。他方、比較的大容量のメモリ素子を使つてシス
テムメモリを構成すると、リフレツシユ用のデータアク
セスと、システムからのシステムメモリアクセスが頻繁
に競合することになり、システムの処理速度を低下させ
るという欠点があつた。本発明は上記欠点を解決した表
示装置を提供することを目的とする。
以下、図面を使用して本発明の表示装置に関し詳細に説
明する。
明する。
第１図は本発明にて使用される記憶装置のメモリ構成を
示す図である。
示す図である。
本発明実施例において、システムのメモリ空間は３２Ｋ
バイトであり、そのうち、２８Ｋ番地以降２０００バイ
トを第１ページ分の画面データ、３０Ｋ番地以降２００
０バイトを第２ページ分の画面データ保持領域としてい
る。尚、表示画面は２０００文字で構成される。図にお
いて、１１はシステムメモリで、システムのメモリ空間
３２Ｋバイトを構成する。１２はリフレツシユメモリで
、画面リフレツシユ制御部（図示せず）は表示ページが
第１ページと第２ページの区別に関係なくリフレツシユ
メモリ１２からリフレツシユ用データを読む。
バイトであり、そのうち、２８Ｋ番地以降２０００バイ
トを第１ページ分の画面データ、３０Ｋ番地以降２００
０バイトを第２ページ分の画面データ保持領域としてい
る。尚、表示画面は２０００文字で構成される。図にお
いて、１１はシステムメモリで、システムのメモリ空間
３２Ｋバイトを構成する。１２はリフレツシユメモリで
、画面リフレツシユ制御部（図示せず）は表示ページが
第１ページと第２ページの区別に関係なくリフレツシユ
メモリ１２からリフレツシユ用データを読む。
１３は表示ページ指定用レジスタである。
本発明実施例では２つのページが存在するので１ビツト
のレジスタで充分である。表示すべきページが第１ペー
ジの場合であつて、システムメモリ１１内の第１ページ
用画面データ領域へ書込みが発生した時、リフレツシユ
メモリ１２内の対応記憶セルにもデータが書込まれる。
表示ページが第２ページの場合には同様に第２ページ用
画面データ領域へ書込みが発生した時、リフレツシユメ
モリ１２内の対応記瞳セルにもデータが書込まれる。第
２図は本発明における表示装置の実施例を示すプロツク
図である。
のレジスタで充分である。表示すべきページが第１ペー
ジの場合であつて、システムメモリ１１内の第１ページ
用画面データ領域へ書込みが発生した時、リフレツシユ
メモリ１２内の対応記憶セルにもデータが書込まれる。
表示ページが第２ページの場合には同様に第２ページ用
画面データ領域へ書込みが発生した時、リフレツシユメ
モリ１２内の対応記瞳セルにもデータが書込まれる。第
２図は本発明における表示装置の実施例を示すプロツク
図である。
図において、１１，１２は前述したそれぞれシステムメ
モリ及びリフレツシシユメモリである。１３は表示ペー
ジ指定レジスタであり、本発明実施例ではｌビツトから
成る。
モリ及びリフレツシシユメモリである。１３は表示ペー
ジ指定レジスタであり、本発明実施例ではｌビツトから
成る。
２１はデータ表示端末装置全体を制御するもので、例え
ばマイクロコンピユータシステム等で構成される。
ばマイクロコンピユータシステム等で構成される。
２２は表示画面のリフレツシユを制御する画面リフレツ
シユ制御部で、リフレツシユメモリ１２へ読出し要求を
頻繁に発生する。
シユ制御部で、リフレツシユメモリ１２へ読出し要求を
頻繁に発生する。
３２は該読出し要求に関するリフレツシユメモリ内アド
レスラインである。
レスラインである。
本発明実施例では、リフレツシユメモリ容量が２Ｋバイ
トである為、アドレスライン３２は１１ビツトで構成さ
れる。システム２１がメモリ空間へアクセスする時には
、１５ビツトのアドレスライン３１を介してシステムメ
モリ１１をアドレツシングする。３４はセレクタであり
、画面リフレツシユ制御部２２からのアドレスライン３
２か、システム２１からのアドレスライン３１の下位１
１ビツトかの一方を選択し、リフレツシユメモリ１２へ
アドレスを供給するものである。
トである為、アドレスライン３２は１１ビツトで構成さ
れる。システム２１がメモリ空間へアクセスする時には
、１５ビツトのアドレスライン３１を介してシステムメ
モリ１１をアドレツシングする。３４はセレクタであり
、画面リフレツシユ制御部２２からのアドレスライン３
２か、システム２１からのアドレスライン３１の下位１
１ビツトかの一方を選択し、リフレツシユメモリ１２へ
アドレスを供給するものである。
通常、アドレスライン３２が選択されて、リフレツシユ
制御用の読出しが行なわれる。４４は一致検出回路であ
る。
制御用の読出しが行なわれる。４４は一致検出回路であ
る。
該一致検出回路４４はシステムからのメモリアクセス番
地が前記表示ページ指示レジスタ１３で指定する表示中
ページの画面データ領域に含まれか否かを検出する。こ
こではシステムメモリアドレスライン３１のうち、上位
４ビツトが゛１１１Ｒ゛であることを検出している。但
し、Ｒはページ指定レジスタ１３の内容であって、第１
ページ表示の時゛Ｏ”，第２ページ表示の時゛ｌ”とな
る。即ち、例えば第１ページ表示の時にはシステムメモ
リ１１アドレスが２８Ｋから３０Ｋ−１までの２０４８
バイト分のアドレスについて一致が検出される。本来、
表示データは２０００バイトであるが、ロジツク量を減
らす為に２０４８バイト分について一致を検出している
。一致検出回路４４で一致が検出され、且つシステムか
らのメモリアクセスが書込み動作であると、アンドゲー
ト４３の条件が成立し、リフレツシユメモリアクセス競
合制御部４０が起動される。即ち、画面リフレツシユの
為のデータアクセスを優先させる必要があれば、リフレ
ツシユメモリアクセス競合制御部４０はコントロールラ
イン４２を介してシステムにしＷＡＩＴ信号を送出し、
システムの書込み動作終了を待たせる。画面リフレツシ
ユ制御部２２からの１つのアクセスが完了した時点で、
リフレツシユメモリアクセス競合制御部４０はセレクタ
３４の制御信号を変え、システムからのアドレスをアド
レスライン３３に出力する。そして後、リフレツシユメ
モリ１２へ書込み信号ＲＷを送り、システムに対するＷ
ＡＩＴ信号を解除する。尚、この場合システムメモリ１
１への書込みも普通の書込み動作として実行される。又
、表示ページを切り換える時には、表示ペ一ジ指定レジ
スタ１３の内容を書き換えた後、新ベージの画面データ
をリフレツシユメモリ１２に一担移動させる必要がある
。
地が前記表示ページ指示レジスタ１３で指定する表示中
ページの画面データ領域に含まれか否かを検出する。こ
こではシステムメモリアドレスライン３１のうち、上位
４ビツトが゛１１１Ｒ゛であることを検出している。但
し、Ｒはページ指定レジスタ１３の内容であって、第１
ページ表示の時゛Ｏ”，第２ページ表示の時゛ｌ”とな
る。即ち、例えば第１ページ表示の時にはシステムメモ
リ１１アドレスが２８Ｋから３０Ｋ−１までの２０４８
バイト分のアドレスについて一致が検出される。本来、
表示データは２０００バイトであるが、ロジツク量を減
らす為に２０４８バイト分について一致を検出している
。一致検出回路４４で一致が検出され、且つシステムか
らのメモリアクセスが書込み動作であると、アンドゲー
ト４３の条件が成立し、リフレツシユメモリアクセス競
合制御部４０が起動される。即ち、画面リフレツシユの
為のデータアクセスを優先させる必要があれば、リフレ
ツシユメモリアクセス競合制御部４０はコントロールラ
イン４２を介してシステムにしＷＡＩＴ信号を送出し、
システムの書込み動作終了を待たせる。画面リフレツシ
ユ制御部２２からの１つのアクセスが完了した時点で、
リフレツシユメモリアクセス競合制御部４０はセレクタ
３４の制御信号を変え、システムからのアドレスをアド
レスライン３３に出力する。そして後、リフレツシユメ
モリ１２へ書込み信号ＲＷを送り、システムに対するＷ
ＡＩＴ信号を解除する。尚、この場合システムメモリ１
１への書込みも普通の書込み動作として実行される。又
、表示ページを切り換える時には、表示ペ一ジ指定レジ
スタ１３の内容を書き換えた後、新ベージの画面データ
をリフレツシユメモリ１２に一担移動させる必要がある
。
この為には、新表示ページ用データ領域の各番地に関し
て、データの読出し後、同一番地に該読出しデータを再
書込みすればよい。即ち、読出しによつて、システムメ
モリ１１から得られたデータは再書込みにより、同一シ
ステムメモリセルへ書込まれるとともに、アンドゲート
４３の条件が成立することにより、リフレツシユメモリ
１２へも書込まれる。この動作はシステム内の既存の機
能を使用してもよいし、又、表示ページ指示レジスタの
書き換えによつて自動的に動作する専用ロジックを設定
してもよい。以上説明の如く、本発明によれば、システ
ムから表示指示されたページの画面データ領域へのメモ
リ書込みが生じた時にのみ、競合制御部が起動され、そ
の他のケースではシステムのメモリアクセスはシステム
メモリに対してのみである。従つてリフレツシユ用のア
クセスとの競合が避けられ、システムの処理速度は低下
することなくスループツトが向上する。又、本発明によ
れば表示用データを複数画面分内部に保持でき、内部で
画面の保存が行なわれる為、ホスト計算機の負担が軽減
されると同時に画面切換えの応答も速くなる。
て、データの読出し後、同一番地に該読出しデータを再
書込みすればよい。即ち、読出しによつて、システムメ
モリ１１から得られたデータは再書込みにより、同一シ
ステムメモリセルへ書込まれるとともに、アンドゲート
４３の条件が成立することにより、リフレツシユメモリ
１２へも書込まれる。この動作はシステム内の既存の機
能を使用してもよいし、又、表示ページ指示レジスタの
書き換えによつて自動的に動作する専用ロジックを設定
してもよい。以上説明の如く、本発明によれば、システ
ムから表示指示されたページの画面データ領域へのメモ
リ書込みが生じた時にのみ、競合制御部が起動され、そ
の他のケースではシステムのメモリアクセスはシステム
メモリに対してのみである。従つてリフレツシユ用のア
クセスとの競合が避けられ、システムの処理速度は低下
することなくスループツトが向上する。又、本発明によ
れば表示用データを複数画面分内部に保持でき、内部で
画面の保存が行なわれる為、ホスト計算機の負担が軽減
されると同時に画面切換えの応答も速くなる。
第１図は本発明にて使用される記臆装置のメモリ構成を
示す図、第２図は本発明の実施例を示すプロツク図であ
る。 １１・・・・・・システムメモ１ハ １２・・・・・・
リフレツシユメモリ、１３・・・・・・表示ページ指定
レジスタ、２１・・・・・・システム（マイクロコンピ
ユータ）、２２・・・・・・画面リフレツシユ制御部、
３４・・・・・・セレクタ、４０・・・・・・リフレツ
シユメモリアクセス競合制御部、４３・・・・・・アン
ドゲート、４４・・・・・・一致検出回路。
示す図、第２図は本発明の実施例を示すプロツク図であ
る。 １１・・・・・・システムメモ１ハ １２・・・・・・
リフレツシユメモリ、１３・・・・・・表示ページ指定
レジスタ、２１・・・・・・システム（マイクロコンピ
ユータ）、２２・・・・・・画面リフレツシユ制御部、
３４・・・・・・セレクタ、４０・・・・・・リフレツ
シユメモリアクセス競合制御部、４３・・・・・・アン
ドゲート、４４・・・・・・一致検出回路。
Claims (1)
- 【特許請求の範囲】 １ 画面表示データが複数ページ分保持され、該複数ペ
ージ分の表示データを保持する記憶空間がシステムでア
クセス可能な記憶空間の一部として構成され、且つ該シ
ステム空間に直接対応するシステムメモリと、画面リフ
レッシュ制御部が画面リフレッシュ用データを読出す時
にアクセスするリフレッシュメモリと、前記複数のペー
ジのうち現に表示すべきページを指示するページ指定手
段とから成る表示装置において、前記ページ指定手段に
よつて指定されているページに関する記憶空間表内示デ
ータ領域を含む、又はページに関する記憶空間内示デー
タ領域に等して部分記憶空間に関し、１つの記憶番地に
対応して２つの実記憶セルを前記システムメモリと前記
リフレッシュメモリにそれぞれ持たせる為に、システム
からのデータ書込み要求が前記２つの実記憶セルを有す
る部分記憶空間に対して行なわれることを検出する手段
と、該検出手段による検出結果によりシステムからの書
込みデータを前記システムメモリとリフレッシュメモリ
の２つの対応する実記憶セルに書込むように制御する手
段とを具備することを特徴とする表示装置。 ２ 前記ページ指定手段による指定内容の変更に応じて
、変更後のページに関する画面表示データ保持記憶空間
の各番地に関しデータを読出し該データを該番地に再書
込みする手段とを有することにより、ページ指定変更を
した際、表示を切り換えることを特徴とする前記特許請
求の範囲第１項記載の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55085444A JPS5924428B2 (ja) | 1980-06-24 | 1980-06-24 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55085444A JPS5924428B2 (ja) | 1980-06-24 | 1980-06-24 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5711385A JPS5711385A (en) | 1982-01-21 |
| JPS5924428B2 true JPS5924428B2 (ja) | 1984-06-09 |
Family
ID=13859038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55085444A Expired JPS5924428B2 (ja) | 1980-06-24 | 1980-06-24 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5924428B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5996253A (ja) * | 1982-11-22 | 1984-06-02 | Sumitomo Metal Ind Ltd | 耐食性に優れたフエライト系ステンレス鋼 |
| JPS60138053A (ja) * | 1983-12-27 | 1985-07-22 | Kawasaki Steel Corp | 犠牲防食を施して用いる温水機器用フエライト系ステンレス鋼 |
| JPS60230962A (ja) * | 1984-04-27 | 1985-11-16 | Sumitomo Metal Ind Ltd | 耐食性に優れたフエライト系ステンレス鋼材 |
| JPH04117402U (ja) * | 1991-03-29 | 1992-10-21 | 株式会社富士通ゼネラル | 抵抗器 |
-
1980
- 1980-06-24 JP JP55085444A patent/JPS5924428B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5711385A (en) | 1982-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5301328A (en) | System and method for shadowing and re-mapping reserved memory in a microcomputer | |
| JP2000047974A (ja) | バス制御コントローラのバス調停方法、バス制御コントローラ及び電子機器のシステム | |
| JP3525070B2 (ja) | アクセス制御装置及びアクセス方法 | |
| JPS5924428B2 (ja) | 表示装置 | |
| US20080016296A1 (en) | Data processing system | |
| JPH0520196A (ja) | デイスク・キヤツシユ制御装置 | |
| JPH01125644A (ja) | データ転送装置 | |
| JPS592058B2 (ja) | 記憶装置 | |
| JPH01195552A (ja) | メモリアクセス制御方式 | |
| GB2035632A (en) | Multiprocessor system | |
| JP2736352B2 (ja) | マルチプロセッサシステムにおけるキャッシュメモリ制御方法 | |
| JPS5924427B2 (ja) | 表示装置 | |
| JPS6231382B2 (ja) | ||
| JPS62276663A (ja) | プログラム転送方法 | |
| JPH0728990A (ja) | グラフィックスメモリアクセス回路 | |
| JPS63240649A (ja) | デ−タ処理装置 | |
| JPH05210616A (ja) | コンピュータ装置 | |
| JPS6336346A (ja) | バンク切替回路 | |
| JPH04365142A (ja) | 開発支援システム | |
| JPH04359336A (ja) | キャッシュメモリのデータ置換回路 | |
| JPH10134013A (ja) | マルチｃｐｕシステム | |
| JPH02133854A (ja) | 転送可否メモリにアクセス可能なｄｍａコントローラ | |
| JPH01226051A (ja) | メモリ制御装置 | |
| JP2000047943A (ja) | メモリ保護システム | |
| JPH01177661A (ja) | データ転送装置 |