JP3643084B2 - データのモニタシステム、方法、コンピュータプログラム、記録媒体 - Google Patents
データのモニタシステム、方法、コンピュータプログラム、記録媒体 Download PDFInfo
- Publication number
- JP3643084B2 JP3643084B2 JP2002052965A JP2002052965A JP3643084B2 JP 3643084 B2 JP3643084 B2 JP 3643084B2 JP 2002052965 A JP2002052965 A JP 2002052965A JP 2002052965 A JP2002052965 A JP 2002052965A JP 3643084 B2 JP3643084 B2 JP 3643084B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- mirror
- mirror device
- memory circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
- G06F11/348—Circuit details, i.e. tracer hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
- G06F11/349—Performance evaluation by tracing or monitoring for interfaces, buses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
- G06F11/3476—Data logging
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、プロセッサ、メモリ回路その他の装置を伝送路で接続してなるシステムにおいて、装置間を伝送されるデータを正確にモニタできるようにする技術に関する。
【０００２】
【従来の技術】
近年、半導体デバイスの高集積化により、多くのデータの処理を半導体デバイスを用いて高速に行えるようになっている。
半導体デバイスを用いたデータの処理に際しては、例えば、半導体デバイス内の資源が有効に利用されているかを確認するために、デバイス内を伝送するデータのモニタが必要になる場合がある。例えば、半導体デバイスを用いて実行されるソフトウェアの作成時に、プロセッサからメモリ回路へのデータの書き込み／読み出し（以下、「アクセス」という。）をモニタして、どのメモリ回路のどの部分にどのようなデータを書き込み、どのタイミングでそれを読み出したかを知ることにより、メモリ回路を有効に利用しているかを確認しながらソフトウェアの開発を行っていく場合などが、これに該当する。
【０００３】
データ伝送を高速に行う場合、つまり高い周波数のクロックで半導体デバイスを動作させる場合、モニタの結果を正確にするためには、データを伝送する伝送路の両端側を終端させてインピーダンス整合をとる必要がある。しかし、半導体デバイスの高集積化のために半導体デバイスの入出力端子の数が増加してくると、伝送路の両端側のすべてに終端回路を設けることが物理的に困難になる。また、終端回路の数が多くなるにつれて半導体デバイスの消費電力が大きくなる。
そのために、従来より、伝送路の片側のみを終端した片終端の伝送路を用いることが多くなっている。例えば、プロセッサとメモリ回路とを結ぶ伝送路では、メモリ回路のみを終端させる。これは、プロセッサはメモリ回路よりも相対的に入出力端子数が多く、その近傍に終端回路を設けることが困難であるのに対し、メモリ回路では、その入出力端子の数がプロセッサに比較して少ないため、終端回路を設けやすいという理由による。
【０００４】
しかし、片終端の伝送路では、終端側から出力されたデータのモニタを終端回路の近傍で行おうとすると、未終端側からの反射の影響によって波形が歪んでしまい、正確なモニタが行えない。この場合、未終端側が開放端であるためにデータの振幅が２倍になることを除けば未終端側でのデータのモニタは可能であるが、終端回路を設ける空間もない未終端側では、モニタすることが実際上困難となる。
【０００５】
【発明が解決しようとする課題】
本発明の課題は、そのモニタが困難な複数の装置間を伝送されるデータを、正確にモニタできるようにする技術を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、本発明は、データのモニタシステム、モニタ方法、コンピュータプログラム、及び記録媒体を提供する。
本発明のモニタシステムは、片終端された第１伝送路の未終端側に接続された第１装置と前記第１伝送路の終端側に接続された第２装置との間で伝送されるデータをモニタするためのシステムであって、前記第２装置と同じ動作条件で動作するミラー装置と、入力されたデータを保持するデータ保持手段と、転送手段とを備えるものである。
転送手段は、前記第１伝送路の前記終端側に接続されており、前記第１装置から前記第２装置へ伝送されるデータを受信して当該データを前記ミラー装置及び前記データ保持手段に入力するとともに、前記ミラー装置から出力されるデータを受信して当該データを前記データ保持手段へ入力する。転送手段と前記ミラー装置とは、前記ミラー装置側で終端された片終端の第２伝送路で接続されており、前記データ保持手段は、前記ミラー装置に入力されるデータ及び当該ミラー装置から出力されるデータを、前記転送手段を介して入力された順に保持するように構成されている。ミラー装置は第２装置と同一の動作条件で動作するので、データ保持手段には、第１装置と第２装置との間を伝送されるデータと等価のデータが逐次保持される。これを適宜読み出すことで、モニタが難しい片終端の伝送路を伝送するデータのモニタが容易になる。
転送手段と前記ミラー装置とは、前記ミラー装置側でのみ終端される片終端された第２伝送路で接続される。そのため、転送手段側ではミラー装置からのデータの波形を正確にモニタできる。
【０００７】
好ましい実施の形態では、前記データ保持手段に保持されているデータに基づく所要のデータ解析処理を行うデータ解析手段をさらに備えてモニタシステムを構成する。この場合、前記転送手段は、前記データ解析手段からのデータ読出要求の受信を契機に当該要求内容に対応するデータを前記データ保持手段から読み出して前記データ解析手段へ供給するように構成する。
また、前記ミラー装置は、前記第２装置から前記第１装置へのデータの伝送に連動して、データを出力するように構成する。
【０００８】
本発明の他のモニタシステムは、片終端された第１伝送路の未終端側に接続された第１装置と前記第１伝送路の終端側に接続された第２装置との間で伝送されるデータをモニタするためのシステムであって、前記第２装置と同じ動作条件で動作するミラー装置、入力されたデータをその入力順に保持するデータ保持手段、及び前記データ保持手段に保持されているデータに基づく所要のデータ解析処理を行うデータ解析手段を相互に接続するための転送手段を備える。
前記ミラー装置と前記転送手段とは、前記ミラー装置側で終端された片終端の第２伝送路で接続されている。この転送手段は、前記第１伝送路の前記終端側に接続されており、前記第１装置から前記第２装置へ伝送されるデータを前記ミラー装置及び前記データ保持手段へ入力し、前記ミラー装置から出力されるデータを前記データ保持手段へ入力し、前記データ保持手段に保持されているデータを前記データ解析手段に供給するように構成されている。
好ましい実施の形態では、前記ミラー装置は、前記第２装置から前記第１装置へのデータの伝送に連動して、データを出力するように構成する。
【０００９】
本発明のモニタ方法は、未終端側に第１装置が接続されるとともに終端側に第２装置が接続される片終端の伝送線路の前記終端側に、前記第２装置と同じ動作条件で動作するミラー装置、入力されたデータをその入力順に保持するデータ保持手段、及び所要のデータ解析処理を行うデータ解析手段を接続するための転送手段を設けて、前記ミラー装置と前記転送手段とが、前記ミラー装置側で終端された片終端の伝送線路で接続されており、前記転送手段で、前記第１装置から前記第２装置へ伝送されるデータを前記ミラー装置及び前記データ保持手段に入力するとともに、前記ミラー装置から出力されるデータを前記データ保持手段へ入力し、これにより前記データ保持手段に保持されるデータを読み出して前記データ解析手段に供給することにより、前記第１装置と第２装置とを伝送するデータに基づく所要のデータ解析処理を可能にすることを特徴とする方法である。
【００１０】
本発明のコンピュータプログラムは、未終端側に第１装置が接続されるとともに終端側に第２装置が接続される片終端の伝送線路の前記終端側に接続されており、入力されたデータをその入力順に保持するデータ保持手段及び前記データ保持手段に保持されているデータに基づく所要のデータ解析処理を行うデータ解析手段が接続され、且つ前記第２装置と同じ動作条件で動作するミラー装置との間で、前記ミラー装置側で終端された片終端の伝送線路で接続されたコンピュータに、前記第１装置から前記第２装置へ伝送されるデータを前記ミラー装置及び前記データ保持手段へ入力する処理と、前記ミラー装置から出力されるデータを前記データ保持手段へ入力する処理と、前記データ保持手段に保持されているデータを前記データ解析手段に供給する処理と、を実行させるためのコンピュータプログラムである。このようなプログラムは、通常は、コンピュータ読み取り可能な記録媒体に記録され、システム構築時にコンピュータにインストールされるものである。
【００１１】
【発明の実施の形態】
本発明は、複数の装置（デバイスを含む、以下同じ）の協働を予定したソフトウェアを開発するソフトウェア開発システムにおいて実施することが可能である。ソフトウェア開発システムでは、ソフトウェアの開発過程で、装置間を伝送する各種データを逐次モニタする必要がある。本発明のモニタシステムは、このソフトウェア開発システムの一部の機能として実現することができる。
【００１２】
＜ソフトウエア開発システムの構成＞
図１は、本発明が適用されるソフトウェア開発システムの概略構成図である。このソフトウェア開発システム１は、情報処理装置１０と、ミラーメモリ回路３０と、サンプリングメモリ回路４０と、外部処理機構５０との間に信号サンプリング回路２０を介在させて構成される。
情報処理装置１０は、対象となるソフトウェアを作成して実行するもので、ＲＡＭ（Random Access Memory）で構成されたメモリ回路１１と、このメモリ回路１１にアクセスするメモリ制御回路１２とを含んで構成される。メモリ回路１１には、情報処理装置１０で実行中のソフトウェアのプログラム及び各種データが格納される。メモリ制御回路１２の具体的な例として、ＣＰＵ（Central Processor Unit）、ＤＭＡＣ（Direct Memory Access controller）、あるいはこれらの装置とメモリ回路１１との間のインタフェースとして設けられるメモリインタフェース回路のように、メモリ回路１１にプログラムやデータの書き込み／読み出しを行うものが挙げられる。
メモリ回路１１とメモリ制御回路１２との間の伝送路は、メモリ回路１１側でのみ終端された片終端の伝送路である。
【００１３】
メモリ制御回路１２からメモリ回路１１へは、例えば、書込アドレス／制御信号や書込データ、読出アドレス／制御信号が送られる。書込アドレス／制御信号は、メモリ回路１１にデータを書き込む際のアドレス及びデータを書き込む際の制御信号である。書込データは、実際にメモリ回路１１に書き込まれるデータである。読出アドレス／制御信号は、メモリ回路１１からデータを読み出す際に指定するアドレス、及びデータを読み出す際の制御信号である。書込アドレス／制御信号や書込データ、読出アドレス／制御信号は、メモリ回路１１の他に、情報処理装置１０外の信号サンプリング回路２０へも送られる。
【００１４】
データのモニタ機能は、主として、信号サンプリング回路２０、ミラーメモリ回路３０、サンプリングメモリ回路４０、外部処理機構５０によって実現される。つまり、ソフトウェアを実行している情報処理装置１０において、メモリ制御回路１２とメモリ回路１１との間で受け渡されるデータを上記のモニタ機能によってモニタし、モニタしたデータにより、ソフトウェアの設計者が、実行中（開発中）のソフトウェアがメモリ回路１１を有効に利用しているか否かを判断できるようにしている。
【００１５】
信号サンプリング回路２０は、本発明の転送手段に相当し、情報処理装置１０、ミラーメモリ回路３０、サンプリングメモリ回路４０、外部処理機構５０のいずれかから送られたデータを、他のいずれかの構成要素へ転送できるようになっている。例えば、情報処理装置１０から受信したデータは、これをミラーメモリ回路３０及びサンプリングメモリ回路４０へ転送する。ミラーメモリ回路３０から受信したデータは、これをサンプリングメモリ回路４０へ転送する。サンプリングメモリ回路４０から受信したデータは外部処理機構５０へ転送し、外部処理機構５０から受信したデータはサンプリングメモリ回路４０へ転送する。これらの転送経路は予め設定されている。
【００１６】
ミラーメモリ回路３０は、情報処理装置１０内に備えられるメモリ回路１１と対称構造となる一種のミラー装置であり、メモリ回路１１に記憶されるデータとまったく同じデータがメモリ回路１１のものと相対的に同じアドレスに記憶されるようになっている。
ミラーメモリ回路３０には、情報処理装置１０のメモリ制御回路１２からメモリ回路１１へ送られる書込アドレス／制御信号、書込データ、読出アドレス／制御信号が、信号サンプリング回路２０を介して送られる。書込アドレス／制御信号及び書込データにより、メモリ回路１１と同じアドレスに同じデータが書き込まれる。読出アドレス／制御信号により、メモリ回路１１と同じアドレスから同じデータが読み出される。
つまり、ミラーメモリ回路３０には、メモリ回路１１と同じデータが書き込み／読み出しされる。ミラーメモリ回路３０から読み出されるデータを、以下、「読出データ」と称する。
また、信号サンプリング回路２０とミラーメモリ回路３０との間の伝送路は、情報処理装置１０内のメモリ制御回路１２とメモリ回路１１との間の伝送路と同様に、ミラーメモリ回路３０側でのみ終端された片終端の伝送路である。
【００１７】
サンプリングメモリ回路４０は、情報処理装置１０から信号サンプリング回路２０を介して送られるデータ、及びミラーメモリ回路３０から信号サンプリング回路２０を介して送られるデータを、送られてきた順に時系列に記憶する。例えば、情報処理装置１０から出力される書込アドレス／制御信号、書込データ、読出アドレス／制御信号、あるいは、ミラーメモリ回路３０からの読出データを記憶する。前述のように、ミラーメモリ回路３０からの読出データは、メモリ回路１１から読み出されるデータと同じである。そのために、サンプリングメモリ回路４０に記憶されるデータは、メモリ制御回路１２とメモリ回路１１との間で受け渡されるデータをモニタして得たデータと同じになる。サンプリングメモリ回路４０でサンプリングされるデータを、以下、「サンプリングデータ」と称する。
【００１８】
外部処理機構５０は、パーソナルコンピュータその他の解析装置であり、サンプリングメモリ回路４０に記憶されているサンプリングデータを適宜読み出して解析するものである。サンプリングデータの解析に際しては、信号サンプリング回路２０を介してサンプリングメモリ回路４０へ要求データを送り、該当するサンプリングデータを取得する。
【００１９】
情報処理装置１０には、例えば図２に示されるものを用いることができる。
図２は、上記のソフトウェアによりエンタテインメント処理を実行するエンタテインメント装置の構成図である。このエンタテインメント装置１００は、メインバスＢ１とサブバスＢ２とがバスインタフェースＩＮＴを介して互いに接続され、又は切り離される２重バス構造を有している。メインバスＢ１には、メインＣＰＵ１０１と、ＲＡＭで構成された図１のメモリ回路１１に相当するメインメモリ１０２に対してデータの書き込み／読み出しを行うメインメモリインタフェース１１５と、メインＤＭＡＣ（Direct Memory Access Controller）１０３と、ＭＰＥＧ（Moving Picture Experts Group）デコーダ（ＭＤＥＣ）１０４と、フレームメモリ１０６を内蔵する描画処理装置（Graphics Synthesizer、以下、「ＧＳ」）１０５とが接続される。メインメモリインタフェース１１５が図１のメモリ制御回路１２に相当する。これらは、各々、単一あるいは複数の半導体素子から構成される半導体デバイスによって構成されるものである。
ＧＳ１０５には、ビデオ出力信号を生成するＣＲＴＣ（CRT controller）１０７が接続されるようになっている。
【００２０】
メインＣＰＵ１０１は、エンタテインメント装置１００の起動時に、サブバスＢ２上のＲＯＭ１１１から、バスインタフェースＩＮＴを介して起動プログラムを読み込み、その起動プログラムを実行してオペレーティングシステムを動作させる。
また、メディアドライブ１１６を制御するとともに、このメディアドライブ１１６に装着されたメディア１１７からアプリケーションプログラム、及び／又は、データからなるディジタル情報を読み出し、これをメインメモリ１０２に記憶させる。さらに、メディア１１７から読み出した各種データ、例えば複数の基本図形（ポリゴン）で構成された３次元オブジェクトデータ（各ポリゴンの頂点座標等）に対してジオメトリ処理を行う。ジオメトリ処理は、各頂点座標に関わる演算処理である。このジオメトリ処理によって、後段の画像処理に用いるディスプレイリストを生成する。
【００２１】
ディスプレイリストは、表示すべき画像の描画領域を設定するための描画領域設定情報と、描画すべき画像の構成要素であるポリゴン情報とを含む画像コンテクストを識別するためのリスト情報である。
描画領域設定情報は、描画領域のフレームバッファにおけるオフセット座標と、描画領域の外部にポリゴンの座標がある場合にその部分の描画をキャンセルするための描画クリッピング領域の座標とからなる。
ポリゴン情報は、詳しくはポリゴン属性情報と頂点情報とを含んで成る。ポリゴン属性情報は、シェーディング処理、αブレンディング処理、テクスチャマッピング処理、バンプマッピング処理（これらの処理は公知である）のいずれかを指定するために情報であり、頂点情報は、各ポリゴンの頂点描画領域内座標、頂点テクスチャ領域内座標、頂点色等の情報である。
【００２２】
ＧＳ１０５は、メインＣＰＵ１０１から通知されるディスプレイリストに含まれる画像コンテクストの識別情報に基づいて該当する描画コンテクストを読み出し、これを用いてフレームメモリ１０６に画像を描画する。この画像の描画のための処理をレンダリング処理と称する。
フレームメモリ１０６は、テクスチャメモリとしても使用できる。すなわち、フレームメモリ１０６上のピクセルイメージをテクスチャ（画像構成要素）として、描画すべきポリゴンに貼り付けることができるようになっている。
【００２３】
メインＤＭＡＣ１０３は、メインバスＢ１に接続されている各装置を対象としてＤＭＡ転送制御を行うとともに、バスインタフェースＩＮＴがサブバスＢ２をメインバスＢ１に接続しているときは、サブバスＢ２に接続されている各装置をも対象としてＤＭＡ転送制御を行う。
ＭＤＥＣ１０４は、メインＣＰＵ１０１と並列に動作し、ＭＰＥＧ（Moving Picture Experts Group）方式あるいはＪＰＥＧ（Joint Photographic Experts Group）方式等で圧縮されたデータを伸長する。
【００２４】
サブバスＢ２には、マイクロプロセッサを含むサブＣＰＵ１０８、ＲＡＭで構成されるサブメモリ１０９、サブＤＭＡＣ１１０、オペレーティングシステムなどのプログラムが記憶されているＲＯＭ１１１、サウンドメモリ１１３に蓄積された音データを読み出してオーディオ出力として出力する音声処理装置（ＳＰＵ（sound processing unit））１１２、外部装置とのネットワークを介した通信を制御する通信制御部（ＡＴＭ）１１４、ＣＤ−ＲＯＭやＤＶＤ−ＲＯＭなどのメディア１１７を装着するためのメディアドライブ１１６及び入力部１１８が接続されている。これらもまた、単一あるいは複数の半導体素子から構成される半導体デバイスによって構成されるものである。
【００２５】
サブＣＰＵ１０８は、ＲＯＭ１１１に記憶されているディジタル情報（プログラム、データ）に従って所要の処理を実行する。サブＤＭＡＣ１１０は、バスインタフェースＩＮＴがメインバスＢ１とサブバスＢ２を切り離している状態においてのみ、サブバスＢ２に接続されている各装置を対象としてＤＭＡ転送などの制御を行う。入力部１１８は、操作装置１２０からの入力信号が入力される接続端子１１９を備える。
【００２６】
このエンタテインメント装置１００を動作させる場合、本実施形態では、例えば、図３に示すように、メインメモリインタフェース１１５とメインメモリ１０２とを結ぶ経路Ｌ１のメインメモリ１０２側に、終端回路１０２Ｔと信号サンプリング回路２０とが接続される。メインメモリインタフェース１１５から見て終端回路１０２Ｔの後段に信号サンプリング回路２０が接続される。終端回路１０２Ｔにより経路Ｌ１とのインピーダンス整合が取れるために、メインメモリインタフェース１１５からメインメモリ１０２側に出力されるデータの歪みがなくなりモニタが可能である。
【００２７】
＜データ処理＞
以上のように構成される本実施形態のソフトウェア開発システム１によるデータ処理、特に、モニタするデータに関わるデータ処理の内容を、図４〜図７を参照して説明する。図４及び図５では、図１における情報処理装置１０を図２に示すエンタテインメント装置１００に、図１のメモリ制御回路１２をエンタテインメント装置１００のメインメモリインタフェース１１５に、図１のメモリ回路１１をエンタテインメント装置１００のメインメモリ１０２に、それぞれ対応させてある。
本例におけるデータ処理には、主として、メインメモリ１０２へのデータ書込、メインメモリ１０２からのデータ読出、サンプリングデータの読出の３つのパターンがある。
【００２８】
（データ書込：図４）
図４に示されるように、メインメモリインタフェース１１５からメインメモリ１０２へは、第１の経路Ｌ１を通じてデータ書込が行われる（１）。この場合のデータは、書込アドレス／制御信号及び書込データである。書込データは、例えば上述のジオメトリ処理により生成されたディスプレイリスト等であり、このデータが、制御信号に基づく制御のもとで、書込アドレスで指定されるメインメモリ１０２のアドレスに書き込まれる。
書込アドレス／制御信号及び書込データは、第２の経路Ｌ２を通じて、信号サンプリング回路２０にも供給される（２）。信号サンプリング回路２０は、供給されたこれらのデータをミラーメモリ回路３０及びサンプリングメモリ回路４０へ送る（３）、（４）。
ミラーメモリ回路３０には、制御信号に基づく制御のもとで、書込アドレスで指定される、図示しないミラーメモリのアドレスに、書込データが書き込まれる。サンプリングメモリ回路４０は、供給されたこれらのデータを図示しないサンプリングメモリに記憶する。
【００２９】
このようにして、サンプリングメモリ回路４０には、メインメモリインタフェース１１５からメインメモリ１０２へ送られた、データ書込に関するすべてのデータがモニタ用として記憶される。ミラーメモリ回路３０はメインメモリ１０２と同様の部位で終端されているので、メインメモリ１０２に記憶されるものと同じ波形のデータが、歪みなく、ミラーメモリ回路３０及びサンプリングメモリ回路４０に正確に記憶される。
【００３０】
（データ読出：図５）
次に、メインメモリインタフェース１１５がメインメモリ１０２からデータを読み出す際のデータ処理の内容を、図５（Ａ），（Ｂ）を用いて説明する。
【００３１】
データ読出に際しては、図５（Ａ）に示すように、エンタテインメント装置１００のメインメモリインタフェース１１５から、メインメモリ１０２及び信号サンプリング回路２０へ、読出アドレス／制御信号が送られる（５）、（６）。信号サンプリング回路２０は、供給された読出アドレス／制御信号を、ミラーメモリ回路３０及びサンプリングメモリ回路４０へ送る（７）、（８）。
【００３２】
読出アドレス／制御信号が、メインメモリ１０２、ミラーメモリ回路３０及びサンプリングメモリ回路４０へ送られると、各々の装置は、図５（Ｂ）に示すようにデータの伝送を行う。
メインメモリ１０２からは、読出アドレスで指定されるアドレスから、制御信号に基づく制御のもとで、データが読み出される。読み出されたデータは、メインメモリインタフェース１１５へ送られる（９）。
ミラーメモリ回路３０からは、読出アドレスで指定されるアドレスから、制御信号に基づく制御のもとで、読出データが読み出される。読み出された読出データは、信号サンプリング回路２０へ送られる（１０）。
サンプリングメモリ回路４０は、送られてきた読出アドレス／制御信号を記憶する。
続いて、信号サンプリング回路２０は、ミラーメモリ回路３０から送られた読出データをサンプリングメモリ回路４０へ送る（１１）。
サンプリングメモリ回路４０は、送られてきた読出データを記憶する。つまり、サンプリングメモリ回路４０は、メインメモリ１０２からのデータの読み出しに際して、読出アドレス／制御信号と読出データとを記憶する。
【００３３】
このようにして、サンプリングメモリ回路４０には、メインメモリインタフェース１１５からメインメモリ１０２へ送られた、読出アドレス／制御信号が記憶されるとともに、メインメモリ１０２からメインメモリインタフェース１１５へ読み出されたデータと同じデータ（ミラーメモリ回路３０から読み出された読出データ）が、モニタ用として記憶される。
【００３４】
以上のようなメインメモリ１０２へのアクセス時のデータ処理（データ書込、データ読み出し）により、サンプリングメモリ回路４０には、メインメモリ１０２へのアクセスに関するすべてのデータが、時系列に記憶される。つまり、ソフトウェアを開発する際にメインメモリインタフェース１１５とメインメモリ１０２との間で受け渡されるべきデータをサンプリングして、サンプリングメモリ回路４０に記憶したことになる。
【００３５】
図６は、サンプリングメモリ回路４０に記憶されたサンプリングデータを例示した図である。図６のサンプリングデータにより、メインメモリ１０２に対して、時刻の経過に従って、書込→読出→読出→書込→書込の順にアクセスが行われていることがわかる。
【００３６】
（サンプリングデータ読出）
次に、サンプリングメモリ回路４０から外部処理機構５０がサンプリングデータを読み出す際のデータ処理の内容を図７を用いて説明する。
【００３７】
外部処理機構５０は、サンプリングが終了すると、サンプリングメモリ回路４０に記憶されたサンプリングデータを読み出して、所要のデータ解析処理を行う。サンプリングデータの読み出しに際しては、信号サンプリング回路２０に要求データを送る（１２）。
信号サンプリング回路２０は、送られてきた要求データをサンプリングメモリ回路４０へ転送する（１３）。
サンプリングメモリ回路４０は、転送された要求データにより、記憶しているサンプリングデータを出力する（１４）。
出力されたサンプリングデータは、信号サンプリング回路２０を介して外部処理機構５０へ到達する（１５）。外部処理機構５０は、サンプリングデータを受信してデータ解析処理を行う。データ解析処理の内容は、開発するソフトウェアによって任意のものとなる。例えば、サンプリングデータはメインメモリインタフェース１１５とメインメモリ１０２との間で伝送されたデータが時系列に並べられたデータであり、メインメモリ１０２のどのアドレスにどのような順番でデータの書き込み／読み出しが行われたかを知ることができる。このアクセス状態をソフトウェア開発の際の一つのメルクマールとして抽出する。
外部処理機構５０は、読み出したサンプリングデータ、及び／又は、データ解析処理の結果をディスプレイなどに適宜表示する。
【００３８】
＜運用形態＞
このようなソフトウェア開発システム１を用いて実際にソフトウェアを開発する場合の運用形態を説明する。開発者は、エンタテインメント装置１００により実行されるソフトウェアの開発を行っているものとする。
【００３９】
開発者は、エンタテインメント装置１００によりソフトウェアを実行させる。このソフトウェアの実行によりメインメモリインタフェース１１５とメインメモリ１０２との間で受け渡されるデータが、上記のようにしてサンプリングメモリ回路４０に記憶される。
外部処理機構５０は、サンプリングが終了すると、サンプリングメモリ回路４０からサンプリングデータを読み出し、所要のデータ解析処理を行って、ディスプレイなどに表示するので、開発者は、表示内容から、開発中のソフトウェアを実行することによるメインメモリ１０２へのアクセス頻度等を知ることができる。これにより、開発者は、メインメモリ１０２にどの程度の負荷を与えることができるかがわかるので、ソフトウェアのチューニングを容易に行うことができるようになる。
【００４０】
このように、本実施形態のモニタシステム１では、片終端された伝送路の未終端側に接続された装置（エンタテインメント装置１００のメインメモリインタフェース１１５）と伝送路の終端側に接続された装置（メインメモリ１０２）との間を伝送するデータをモニタするために、メインメモリ１０２と同じ動作条件で動作するミラーメモリ回路３０と、データを入力順に保持するサンプリングメモリ回路４０と、信号サンプリング回路２０とを設け、信号サンプリング回路２０で、メインメモリインタフェース１１５からメインメモリ１０２へ向かうデータをミラーメモリ回路３０及びサンプリングメモリ回路４０に入力するとともにミラーメモリ回路３０からメインメモリインタフェース１１５へ向かうデータをサンプリングメモリ回路４０へ入力するようにし、信号サンプリング回路２０とミラーメモリ回路３０とを、ミラーメモリ回路３０側でのみ終端される片終端された伝送路で接続するようにした。そのために、ミラーメモリ回路３０からの読出データは、サンプリングメモリ回路４０において反射の影響で振幅が２倍になるが、ディジタル信号の論理（ハイ、ロー）は、正確にモニタ可能になる。
【００４１】
以上の説明では、メインメモリインタフェース１１５とメインメモリ１０２との間で受け渡されるデータのモニタを行う場合を例に挙げたが、本発明はこのような例に限らず、片終端の伝送路で結ばれた複数の装置間で受け渡されるデータを直接モニタできないシステム全般に適用することができる。この場合、ミラーメモリ回路３０に代えて、いずれかの装置と同じ構成、あるいは同じ機能を持つミラー装置を設けることにより、受け渡されるデータのモニタが容易になる。
【００４２】
また、本実施形態では、モニタシステム１が有する各機能をすべて半導体デバイス及びその内部の電子回路で実現した場合の例を示したが、これらの全部又は一部の機能と等価の機能を、汎用のコンピュータとコンピュータプログラムとの協働によって実現することも可能である。すなわち、コンピュータが、記録媒体に記録されているコンピュータプログラムを読み込んで実行することにより、そのコンピュータに、モニタシステム１の各機能を構築するような形態も可能である。
【００４３】
【発明の効果】
以上の説明から明らかなように、本発明によれば、片終端の伝送路で結ばれた複数の装置間で実際に受け渡されるデータがデータ保持手段で保持されるので、伝送路上のデータを容易且つ正確にモニタできるようになる、という優れた効果が得られる。
【図面の簡単な説明】
【図１】本発明が適用されるソフトウェア開発システムの構成図。
【図２】情報処理装置の一例となるエンタテインメント装置の構成図。
【図３】エンタテインメント装置と信号サンプリング回路との接続を示す図。
【図４】メインメモリへのデータ書込時のデータの流れを示す図。
【図５】メインメモリからのデータ読出時のデータの流れを示す図であり、図５（Ａ）はメインメモリインタフェースから出力されるデータ、図５（Ｂ）はメインメモリ及びミラーメモリ回路から出力されるデータの例を示す。
【図６】ソフトウェア開発システムにおけるサンプリングデータの例示図。
【図７】サンプリングデータ読出時のデータの流れを示す図。
【符号の説明】
１ ソフトウェア開発システム
１０ 情報処理装置
１１ メモリ回路
１２ メモリ制御回路
２０ 信号サンプリング回路
３０ ミラーメモリ回路
４０ サンプリングメモリ回路
５０ 外部処理機構
１００ エンタテインメント装置
１０２ メインメモリ
１１５ メインメモリインタフェース
【発明の属する技術分野】
本発明は、プロセッサ、メモリ回路その他の装置を伝送路で接続してなるシステムにおいて、装置間を伝送されるデータを正確にモニタできるようにする技術に関する。
【０００２】
【従来の技術】
近年、半導体デバイスの高集積化により、多くのデータの処理を半導体デバイスを用いて高速に行えるようになっている。
半導体デバイスを用いたデータの処理に際しては、例えば、半導体デバイス内の資源が有効に利用されているかを確認するために、デバイス内を伝送するデータのモニタが必要になる場合がある。例えば、半導体デバイスを用いて実行されるソフトウェアの作成時に、プロセッサからメモリ回路へのデータの書き込み／読み出し（以下、「アクセス」という。）をモニタして、どのメモリ回路のどの部分にどのようなデータを書き込み、どのタイミングでそれを読み出したかを知ることにより、メモリ回路を有効に利用しているかを確認しながらソフトウェアの開発を行っていく場合などが、これに該当する。
【０００３】
データ伝送を高速に行う場合、つまり高い周波数のクロックで半導体デバイスを動作させる場合、モニタの結果を正確にするためには、データを伝送する伝送路の両端側を終端させてインピーダンス整合をとる必要がある。しかし、半導体デバイスの高集積化のために半導体デバイスの入出力端子の数が増加してくると、伝送路の両端側のすべてに終端回路を設けることが物理的に困難になる。また、終端回路の数が多くなるにつれて半導体デバイスの消費電力が大きくなる。
そのために、従来より、伝送路の片側のみを終端した片終端の伝送路を用いることが多くなっている。例えば、プロセッサとメモリ回路とを結ぶ伝送路では、メモリ回路のみを終端させる。これは、プロセッサはメモリ回路よりも相対的に入出力端子数が多く、その近傍に終端回路を設けることが困難であるのに対し、メモリ回路では、その入出力端子の数がプロセッサに比較して少ないため、終端回路を設けやすいという理由による。
【０００４】
しかし、片終端の伝送路では、終端側から出力されたデータのモニタを終端回路の近傍で行おうとすると、未終端側からの反射の影響によって波形が歪んでしまい、正確なモニタが行えない。この場合、未終端側が開放端であるためにデータの振幅が２倍になることを除けば未終端側でのデータのモニタは可能であるが、終端回路を設ける空間もない未終端側では、モニタすることが実際上困難となる。
【０００５】
【発明が解決しようとする課題】
本発明の課題は、そのモニタが困難な複数の装置間を伝送されるデータを、正確にモニタできるようにする技術を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、本発明は、データのモニタシステム、モニタ方法、コンピュータプログラム、及び記録媒体を提供する。
本発明のモニタシステムは、片終端された第１伝送路の未終端側に接続された第１装置と前記第１伝送路の終端側に接続された第２装置との間で伝送されるデータをモニタするためのシステムであって、前記第２装置と同じ動作条件で動作するミラー装置と、入力されたデータを保持するデータ保持手段と、転送手段とを備えるものである。
転送手段は、前記第１伝送路の前記終端側に接続されており、前記第１装置から前記第２装置へ伝送されるデータを受信して当該データを前記ミラー装置及び前記データ保持手段に入力するとともに、前記ミラー装置から出力されるデータを受信して当該データを前記データ保持手段へ入力する。転送手段と前記ミラー装置とは、前記ミラー装置側で終端された片終端の第２伝送路で接続されており、前記データ保持手段は、前記ミラー装置に入力されるデータ及び当該ミラー装置から出力されるデータを、前記転送手段を介して入力された順に保持するように構成されている。ミラー装置は第２装置と同一の動作条件で動作するので、データ保持手段には、第１装置と第２装置との間を伝送されるデータと等価のデータが逐次保持される。これを適宜読み出すことで、モニタが難しい片終端の伝送路を伝送するデータのモニタが容易になる。
転送手段と前記ミラー装置とは、前記ミラー装置側でのみ終端される片終端された第２伝送路で接続される。そのため、転送手段側ではミラー装置からのデータの波形を正確にモニタできる。
【０００７】
好ましい実施の形態では、前記データ保持手段に保持されているデータに基づく所要のデータ解析処理を行うデータ解析手段をさらに備えてモニタシステムを構成する。この場合、前記転送手段は、前記データ解析手段からのデータ読出要求の受信を契機に当該要求内容に対応するデータを前記データ保持手段から読み出して前記データ解析手段へ供給するように構成する。
また、前記ミラー装置は、前記第２装置から前記第１装置へのデータの伝送に連動して、データを出力するように構成する。
【０００８】
本発明の他のモニタシステムは、片終端された第１伝送路の未終端側に接続された第１装置と前記第１伝送路の終端側に接続された第２装置との間で伝送されるデータをモニタするためのシステムであって、前記第２装置と同じ動作条件で動作するミラー装置、入力されたデータをその入力順に保持するデータ保持手段、及び前記データ保持手段に保持されているデータに基づく所要のデータ解析処理を行うデータ解析手段を相互に接続するための転送手段を備える。
前記ミラー装置と前記転送手段とは、前記ミラー装置側で終端された片終端の第２伝送路で接続されている。この転送手段は、前記第１伝送路の前記終端側に接続されており、前記第１装置から前記第２装置へ伝送されるデータを前記ミラー装置及び前記データ保持手段へ入力し、前記ミラー装置から出力されるデータを前記データ保持手段へ入力し、前記データ保持手段に保持されているデータを前記データ解析手段に供給するように構成されている。
好ましい実施の形態では、前記ミラー装置は、前記第２装置から前記第１装置へのデータの伝送に連動して、データを出力するように構成する。
【０００９】
本発明のモニタ方法は、未終端側に第１装置が接続されるとともに終端側に第２装置が接続される片終端の伝送線路の前記終端側に、前記第２装置と同じ動作条件で動作するミラー装置、入力されたデータをその入力順に保持するデータ保持手段、及び所要のデータ解析処理を行うデータ解析手段を接続するための転送手段を設けて、前記ミラー装置と前記転送手段とが、前記ミラー装置側で終端された片終端の伝送線路で接続されており、前記転送手段で、前記第１装置から前記第２装置へ伝送されるデータを前記ミラー装置及び前記データ保持手段に入力するとともに、前記ミラー装置から出力されるデータを前記データ保持手段へ入力し、これにより前記データ保持手段に保持されるデータを読み出して前記データ解析手段に供給することにより、前記第１装置と第２装置とを伝送するデータに基づく所要のデータ解析処理を可能にすることを特徴とする方法である。
【００１０】
本発明のコンピュータプログラムは、未終端側に第１装置が接続されるとともに終端側に第２装置が接続される片終端の伝送線路の前記終端側に接続されており、入力されたデータをその入力順に保持するデータ保持手段及び前記データ保持手段に保持されているデータに基づく所要のデータ解析処理を行うデータ解析手段が接続され、且つ前記第２装置と同じ動作条件で動作するミラー装置との間で、前記ミラー装置側で終端された片終端の伝送線路で接続されたコンピュータに、前記第１装置から前記第２装置へ伝送されるデータを前記ミラー装置及び前記データ保持手段へ入力する処理と、前記ミラー装置から出力されるデータを前記データ保持手段へ入力する処理と、前記データ保持手段に保持されているデータを前記データ解析手段に供給する処理と、を実行させるためのコンピュータプログラムである。このようなプログラムは、通常は、コンピュータ読み取り可能な記録媒体に記録され、システム構築時にコンピュータにインストールされるものである。
【００１１】
【発明の実施の形態】
本発明は、複数の装置（デバイスを含む、以下同じ）の協働を予定したソフトウェアを開発するソフトウェア開発システムにおいて実施することが可能である。ソフトウェア開発システムでは、ソフトウェアの開発過程で、装置間を伝送する各種データを逐次モニタする必要がある。本発明のモニタシステムは、このソフトウェア開発システムの一部の機能として実現することができる。
【００１２】
＜ソフトウエア開発システムの構成＞
図１は、本発明が適用されるソフトウェア開発システムの概略構成図である。このソフトウェア開発システム１は、情報処理装置１０と、ミラーメモリ回路３０と、サンプリングメモリ回路４０と、外部処理機構５０との間に信号サンプリング回路２０を介在させて構成される。
情報処理装置１０は、対象となるソフトウェアを作成して実行するもので、ＲＡＭ（Random Access Memory）で構成されたメモリ回路１１と、このメモリ回路１１にアクセスするメモリ制御回路１２とを含んで構成される。メモリ回路１１には、情報処理装置１０で実行中のソフトウェアのプログラム及び各種データが格納される。メモリ制御回路１２の具体的な例として、ＣＰＵ（Central Processor Unit）、ＤＭＡＣ（Direct Memory Access controller）、あるいはこれらの装置とメモリ回路１１との間のインタフェースとして設けられるメモリインタフェース回路のように、メモリ回路１１にプログラムやデータの書き込み／読み出しを行うものが挙げられる。
メモリ回路１１とメモリ制御回路１２との間の伝送路は、メモリ回路１１側でのみ終端された片終端の伝送路である。
【００１３】
メモリ制御回路１２からメモリ回路１１へは、例えば、書込アドレス／制御信号や書込データ、読出アドレス／制御信号が送られる。書込アドレス／制御信号は、メモリ回路１１にデータを書き込む際のアドレス及びデータを書き込む際の制御信号である。書込データは、実際にメモリ回路１１に書き込まれるデータである。読出アドレス／制御信号は、メモリ回路１１からデータを読み出す際に指定するアドレス、及びデータを読み出す際の制御信号である。書込アドレス／制御信号や書込データ、読出アドレス／制御信号は、メモリ回路１１の他に、情報処理装置１０外の信号サンプリング回路２０へも送られる。
【００１４】
データのモニタ機能は、主として、信号サンプリング回路２０、ミラーメモリ回路３０、サンプリングメモリ回路４０、外部処理機構５０によって実現される。つまり、ソフトウェアを実行している情報処理装置１０において、メモリ制御回路１２とメモリ回路１１との間で受け渡されるデータを上記のモニタ機能によってモニタし、モニタしたデータにより、ソフトウェアの設計者が、実行中（開発中）のソフトウェアがメモリ回路１１を有効に利用しているか否かを判断できるようにしている。
【００１５】
信号サンプリング回路２０は、本発明の転送手段に相当し、情報処理装置１０、ミラーメモリ回路３０、サンプリングメモリ回路４０、外部処理機構５０のいずれかから送られたデータを、他のいずれかの構成要素へ転送できるようになっている。例えば、情報処理装置１０から受信したデータは、これをミラーメモリ回路３０及びサンプリングメモリ回路４０へ転送する。ミラーメモリ回路３０から受信したデータは、これをサンプリングメモリ回路４０へ転送する。サンプリングメモリ回路４０から受信したデータは外部処理機構５０へ転送し、外部処理機構５０から受信したデータはサンプリングメモリ回路４０へ転送する。これらの転送経路は予め設定されている。
【００１６】
ミラーメモリ回路３０は、情報処理装置１０内に備えられるメモリ回路１１と対称構造となる一種のミラー装置であり、メモリ回路１１に記憶されるデータとまったく同じデータがメモリ回路１１のものと相対的に同じアドレスに記憶されるようになっている。
ミラーメモリ回路３０には、情報処理装置１０のメモリ制御回路１２からメモリ回路１１へ送られる書込アドレス／制御信号、書込データ、読出アドレス／制御信号が、信号サンプリング回路２０を介して送られる。書込アドレス／制御信号及び書込データにより、メモリ回路１１と同じアドレスに同じデータが書き込まれる。読出アドレス／制御信号により、メモリ回路１１と同じアドレスから同じデータが読み出される。
つまり、ミラーメモリ回路３０には、メモリ回路１１と同じデータが書き込み／読み出しされる。ミラーメモリ回路３０から読み出されるデータを、以下、「読出データ」と称する。
また、信号サンプリング回路２０とミラーメモリ回路３０との間の伝送路は、情報処理装置１０内のメモリ制御回路１２とメモリ回路１１との間の伝送路と同様に、ミラーメモリ回路３０側でのみ終端された片終端の伝送路である。
【００１７】
サンプリングメモリ回路４０は、情報処理装置１０から信号サンプリング回路２０を介して送られるデータ、及びミラーメモリ回路３０から信号サンプリング回路２０を介して送られるデータを、送られてきた順に時系列に記憶する。例えば、情報処理装置１０から出力される書込アドレス／制御信号、書込データ、読出アドレス／制御信号、あるいは、ミラーメモリ回路３０からの読出データを記憶する。前述のように、ミラーメモリ回路３０からの読出データは、メモリ回路１１から読み出されるデータと同じである。そのために、サンプリングメモリ回路４０に記憶されるデータは、メモリ制御回路１２とメモリ回路１１との間で受け渡されるデータをモニタして得たデータと同じになる。サンプリングメモリ回路４０でサンプリングされるデータを、以下、「サンプリングデータ」と称する。
【００１８】
外部処理機構５０は、パーソナルコンピュータその他の解析装置であり、サンプリングメモリ回路４０に記憶されているサンプリングデータを適宜読み出して解析するものである。サンプリングデータの解析に際しては、信号サンプリング回路２０を介してサンプリングメモリ回路４０へ要求データを送り、該当するサンプリングデータを取得する。
【００１９】
情報処理装置１０には、例えば図２に示されるものを用いることができる。
図２は、上記のソフトウェアによりエンタテインメント処理を実行するエンタテインメント装置の構成図である。このエンタテインメント装置１００は、メインバスＢ１とサブバスＢ２とがバスインタフェースＩＮＴを介して互いに接続され、又は切り離される２重バス構造を有している。メインバスＢ１には、メインＣＰＵ１０１と、ＲＡＭで構成された図１のメモリ回路１１に相当するメインメモリ１０２に対してデータの書き込み／読み出しを行うメインメモリインタフェース１１５と、メインＤＭＡＣ（Direct Memory Access Controller）１０３と、ＭＰＥＧ（Moving Picture Experts Group）デコーダ（ＭＤＥＣ）１０４と、フレームメモリ１０６を内蔵する描画処理装置（Graphics Synthesizer、以下、「ＧＳ」）１０５とが接続される。メインメモリインタフェース１１５が図１のメモリ制御回路１２に相当する。これらは、各々、単一あるいは複数の半導体素子から構成される半導体デバイスによって構成されるものである。
ＧＳ１０５には、ビデオ出力信号を生成するＣＲＴＣ（CRT controller）１０７が接続されるようになっている。
【００２０】
メインＣＰＵ１０１は、エンタテインメント装置１００の起動時に、サブバスＢ２上のＲＯＭ１１１から、バスインタフェースＩＮＴを介して起動プログラムを読み込み、その起動プログラムを実行してオペレーティングシステムを動作させる。
また、メディアドライブ１１６を制御するとともに、このメディアドライブ１１６に装着されたメディア１１７からアプリケーションプログラム、及び／又は、データからなるディジタル情報を読み出し、これをメインメモリ１０２に記憶させる。さらに、メディア１１７から読み出した各種データ、例えば複数の基本図形（ポリゴン）で構成された３次元オブジェクトデータ（各ポリゴンの頂点座標等）に対してジオメトリ処理を行う。ジオメトリ処理は、各頂点座標に関わる演算処理である。このジオメトリ処理によって、後段の画像処理に用いるディスプレイリストを生成する。
【００２１】
ディスプレイリストは、表示すべき画像の描画領域を設定するための描画領域設定情報と、描画すべき画像の構成要素であるポリゴン情報とを含む画像コンテクストを識別するためのリスト情報である。
描画領域設定情報は、描画領域のフレームバッファにおけるオフセット座標と、描画領域の外部にポリゴンの座標がある場合にその部分の描画をキャンセルするための描画クリッピング領域の座標とからなる。
ポリゴン情報は、詳しくはポリゴン属性情報と頂点情報とを含んで成る。ポリゴン属性情報は、シェーディング処理、αブレンディング処理、テクスチャマッピング処理、バンプマッピング処理（これらの処理は公知である）のいずれかを指定するために情報であり、頂点情報は、各ポリゴンの頂点描画領域内座標、頂点テクスチャ領域内座標、頂点色等の情報である。
【００２２】
ＧＳ１０５は、メインＣＰＵ１０１から通知されるディスプレイリストに含まれる画像コンテクストの識別情報に基づいて該当する描画コンテクストを読み出し、これを用いてフレームメモリ１０６に画像を描画する。この画像の描画のための処理をレンダリング処理と称する。
フレームメモリ１０６は、テクスチャメモリとしても使用できる。すなわち、フレームメモリ１０６上のピクセルイメージをテクスチャ（画像構成要素）として、描画すべきポリゴンに貼り付けることができるようになっている。
【００２３】
メインＤＭＡＣ１０３は、メインバスＢ１に接続されている各装置を対象としてＤＭＡ転送制御を行うとともに、バスインタフェースＩＮＴがサブバスＢ２をメインバスＢ１に接続しているときは、サブバスＢ２に接続されている各装置をも対象としてＤＭＡ転送制御を行う。
ＭＤＥＣ１０４は、メインＣＰＵ１０１と並列に動作し、ＭＰＥＧ（Moving Picture Experts Group）方式あるいはＪＰＥＧ（Joint Photographic Experts Group）方式等で圧縮されたデータを伸長する。
【００２４】
サブバスＢ２には、マイクロプロセッサを含むサブＣＰＵ１０８、ＲＡＭで構成されるサブメモリ１０９、サブＤＭＡＣ１１０、オペレーティングシステムなどのプログラムが記憶されているＲＯＭ１１１、サウンドメモリ１１３に蓄積された音データを読み出してオーディオ出力として出力する音声処理装置（ＳＰＵ（sound processing unit））１１２、外部装置とのネットワークを介した通信を制御する通信制御部（ＡＴＭ）１１４、ＣＤ−ＲＯＭやＤＶＤ−ＲＯＭなどのメディア１１７を装着するためのメディアドライブ１１６及び入力部１１８が接続されている。これらもまた、単一あるいは複数の半導体素子から構成される半導体デバイスによって構成されるものである。
【００２５】
サブＣＰＵ１０８は、ＲＯＭ１１１に記憶されているディジタル情報（プログラム、データ）に従って所要の処理を実行する。サブＤＭＡＣ１１０は、バスインタフェースＩＮＴがメインバスＢ１とサブバスＢ２を切り離している状態においてのみ、サブバスＢ２に接続されている各装置を対象としてＤＭＡ転送などの制御を行う。入力部１１８は、操作装置１２０からの入力信号が入力される接続端子１１９を備える。
【００２６】
このエンタテインメント装置１００を動作させる場合、本実施形態では、例えば、図３に示すように、メインメモリインタフェース１１５とメインメモリ１０２とを結ぶ経路Ｌ１のメインメモリ１０２側に、終端回路１０２Ｔと信号サンプリング回路２０とが接続される。メインメモリインタフェース１１５から見て終端回路１０２Ｔの後段に信号サンプリング回路２０が接続される。終端回路１０２Ｔにより経路Ｌ１とのインピーダンス整合が取れるために、メインメモリインタフェース１１５からメインメモリ１０２側に出力されるデータの歪みがなくなりモニタが可能である。
【００２７】
＜データ処理＞
以上のように構成される本実施形態のソフトウェア開発システム１によるデータ処理、特に、モニタするデータに関わるデータ処理の内容を、図４〜図７を参照して説明する。図４及び図５では、図１における情報処理装置１０を図２に示すエンタテインメント装置１００に、図１のメモリ制御回路１２をエンタテインメント装置１００のメインメモリインタフェース１１５に、図１のメモリ回路１１をエンタテインメント装置１００のメインメモリ１０２に、それぞれ対応させてある。
本例におけるデータ処理には、主として、メインメモリ１０２へのデータ書込、メインメモリ１０２からのデータ読出、サンプリングデータの読出の３つのパターンがある。
【００２８】
（データ書込：図４）
図４に示されるように、メインメモリインタフェース１１５からメインメモリ１０２へは、第１の経路Ｌ１を通じてデータ書込が行われる（１）。この場合のデータは、書込アドレス／制御信号及び書込データである。書込データは、例えば上述のジオメトリ処理により生成されたディスプレイリスト等であり、このデータが、制御信号に基づく制御のもとで、書込アドレスで指定されるメインメモリ１０２のアドレスに書き込まれる。
書込アドレス／制御信号及び書込データは、第２の経路Ｌ２を通じて、信号サンプリング回路２０にも供給される（２）。信号サンプリング回路２０は、供給されたこれらのデータをミラーメモリ回路３０及びサンプリングメモリ回路４０へ送る（３）、（４）。
ミラーメモリ回路３０には、制御信号に基づく制御のもとで、書込アドレスで指定される、図示しないミラーメモリのアドレスに、書込データが書き込まれる。サンプリングメモリ回路４０は、供給されたこれらのデータを図示しないサンプリングメモリに記憶する。
【００２９】
このようにして、サンプリングメモリ回路４０には、メインメモリインタフェース１１５からメインメモリ１０２へ送られた、データ書込に関するすべてのデータがモニタ用として記憶される。ミラーメモリ回路３０はメインメモリ１０２と同様の部位で終端されているので、メインメモリ１０２に記憶されるものと同じ波形のデータが、歪みなく、ミラーメモリ回路３０及びサンプリングメモリ回路４０に正確に記憶される。
【００３０】
（データ読出：図５）
次に、メインメモリインタフェース１１５がメインメモリ１０２からデータを読み出す際のデータ処理の内容を、図５（Ａ），（Ｂ）を用いて説明する。
【００３１】
データ読出に際しては、図５（Ａ）に示すように、エンタテインメント装置１００のメインメモリインタフェース１１５から、メインメモリ１０２及び信号サンプリング回路２０へ、読出アドレス／制御信号が送られる（５）、（６）。信号サンプリング回路２０は、供給された読出アドレス／制御信号を、ミラーメモリ回路３０及びサンプリングメモリ回路４０へ送る（７）、（８）。
【００３２】
読出アドレス／制御信号が、メインメモリ１０２、ミラーメモリ回路３０及びサンプリングメモリ回路４０へ送られると、各々の装置は、図５（Ｂ）に示すようにデータの伝送を行う。
メインメモリ１０２からは、読出アドレスで指定されるアドレスから、制御信号に基づく制御のもとで、データが読み出される。読み出されたデータは、メインメモリインタフェース１１５へ送られる（９）。
ミラーメモリ回路３０からは、読出アドレスで指定されるアドレスから、制御信号に基づく制御のもとで、読出データが読み出される。読み出された読出データは、信号サンプリング回路２０へ送られる（１０）。
サンプリングメモリ回路４０は、送られてきた読出アドレス／制御信号を記憶する。
続いて、信号サンプリング回路２０は、ミラーメモリ回路３０から送られた読出データをサンプリングメモリ回路４０へ送る（１１）。
サンプリングメモリ回路４０は、送られてきた読出データを記憶する。つまり、サンプリングメモリ回路４０は、メインメモリ１０２からのデータの読み出しに際して、読出アドレス／制御信号と読出データとを記憶する。
【００３３】
このようにして、サンプリングメモリ回路４０には、メインメモリインタフェース１１５からメインメモリ１０２へ送られた、読出アドレス／制御信号が記憶されるとともに、メインメモリ１０２からメインメモリインタフェース１１５へ読み出されたデータと同じデータ（ミラーメモリ回路３０から読み出された読出データ）が、モニタ用として記憶される。
【００３４】
以上のようなメインメモリ１０２へのアクセス時のデータ処理（データ書込、データ読み出し）により、サンプリングメモリ回路４０には、メインメモリ１０２へのアクセスに関するすべてのデータが、時系列に記憶される。つまり、ソフトウェアを開発する際にメインメモリインタフェース１１５とメインメモリ１０２との間で受け渡されるべきデータをサンプリングして、サンプリングメモリ回路４０に記憶したことになる。
【００３５】
図６は、サンプリングメモリ回路４０に記憶されたサンプリングデータを例示した図である。図６のサンプリングデータにより、メインメモリ１０２に対して、時刻の経過に従って、書込→読出→読出→書込→書込の順にアクセスが行われていることがわかる。
【００３６】
（サンプリングデータ読出）
次に、サンプリングメモリ回路４０から外部処理機構５０がサンプリングデータを読み出す際のデータ処理の内容を図７を用いて説明する。
【００３７】
外部処理機構５０は、サンプリングが終了すると、サンプリングメモリ回路４０に記憶されたサンプリングデータを読み出して、所要のデータ解析処理を行う。サンプリングデータの読み出しに際しては、信号サンプリング回路２０に要求データを送る（１２）。
信号サンプリング回路２０は、送られてきた要求データをサンプリングメモリ回路４０へ転送する（１３）。
サンプリングメモリ回路４０は、転送された要求データにより、記憶しているサンプリングデータを出力する（１４）。
出力されたサンプリングデータは、信号サンプリング回路２０を介して外部処理機構５０へ到達する（１５）。外部処理機構５０は、サンプリングデータを受信してデータ解析処理を行う。データ解析処理の内容は、開発するソフトウェアによって任意のものとなる。例えば、サンプリングデータはメインメモリインタフェース１１５とメインメモリ１０２との間で伝送されたデータが時系列に並べられたデータであり、メインメモリ１０２のどのアドレスにどのような順番でデータの書き込み／読み出しが行われたかを知ることができる。このアクセス状態をソフトウェア開発の際の一つのメルクマールとして抽出する。
外部処理機構５０は、読み出したサンプリングデータ、及び／又は、データ解析処理の結果をディスプレイなどに適宜表示する。
【００３８】
＜運用形態＞
このようなソフトウェア開発システム１を用いて実際にソフトウェアを開発する場合の運用形態を説明する。開発者は、エンタテインメント装置１００により実行されるソフトウェアの開発を行っているものとする。
【００３９】
開発者は、エンタテインメント装置１００によりソフトウェアを実行させる。このソフトウェアの実行によりメインメモリインタフェース１１５とメインメモリ１０２との間で受け渡されるデータが、上記のようにしてサンプリングメモリ回路４０に記憶される。
外部処理機構５０は、サンプリングが終了すると、サンプリングメモリ回路４０からサンプリングデータを読み出し、所要のデータ解析処理を行って、ディスプレイなどに表示するので、開発者は、表示内容から、開発中のソフトウェアを実行することによるメインメモリ１０２へのアクセス頻度等を知ることができる。これにより、開発者は、メインメモリ１０２にどの程度の負荷を与えることができるかがわかるので、ソフトウェアのチューニングを容易に行うことができるようになる。
【００４０】
このように、本実施形態のモニタシステム１では、片終端された伝送路の未終端側に接続された装置（エンタテインメント装置１００のメインメモリインタフェース１１５）と伝送路の終端側に接続された装置（メインメモリ１０２）との間を伝送するデータをモニタするために、メインメモリ１０２と同じ動作条件で動作するミラーメモリ回路３０と、データを入力順に保持するサンプリングメモリ回路４０と、信号サンプリング回路２０とを設け、信号サンプリング回路２０で、メインメモリインタフェース１１５からメインメモリ１０２へ向かうデータをミラーメモリ回路３０及びサンプリングメモリ回路４０に入力するとともにミラーメモリ回路３０からメインメモリインタフェース１１５へ向かうデータをサンプリングメモリ回路４０へ入力するようにし、信号サンプリング回路２０とミラーメモリ回路３０とを、ミラーメモリ回路３０側でのみ終端される片終端された伝送路で接続するようにした。そのために、ミラーメモリ回路３０からの読出データは、サンプリングメモリ回路４０において反射の影響で振幅が２倍になるが、ディジタル信号の論理（ハイ、ロー）は、正確にモニタ可能になる。
【００４１】
以上の説明では、メインメモリインタフェース１１５とメインメモリ１０２との間で受け渡されるデータのモニタを行う場合を例に挙げたが、本発明はこのような例に限らず、片終端の伝送路で結ばれた複数の装置間で受け渡されるデータを直接モニタできないシステム全般に適用することができる。この場合、ミラーメモリ回路３０に代えて、いずれかの装置と同じ構成、あるいは同じ機能を持つミラー装置を設けることにより、受け渡されるデータのモニタが容易になる。
【００４２】
また、本実施形態では、モニタシステム１が有する各機能をすべて半導体デバイス及びその内部の電子回路で実現した場合の例を示したが、これらの全部又は一部の機能と等価の機能を、汎用のコンピュータとコンピュータプログラムとの協働によって実現することも可能である。すなわち、コンピュータが、記録媒体に記録されているコンピュータプログラムを読み込んで実行することにより、そのコンピュータに、モニタシステム１の各機能を構築するような形態も可能である。
【００４３】
【発明の効果】
以上の説明から明らかなように、本発明によれば、片終端の伝送路で結ばれた複数の装置間で実際に受け渡されるデータがデータ保持手段で保持されるので、伝送路上のデータを容易且つ正確にモニタできるようになる、という優れた効果が得られる。
【図面の簡単な説明】
【図１】本発明が適用されるソフトウェア開発システムの構成図。
【図２】情報処理装置の一例となるエンタテインメント装置の構成図。
【図３】エンタテインメント装置と信号サンプリング回路との接続を示す図。
【図４】メインメモリへのデータ書込時のデータの流れを示す図。
【図５】メインメモリからのデータ読出時のデータの流れを示す図であり、図５（Ａ）はメインメモリインタフェースから出力されるデータ、図５（Ｂ）はメインメモリ及びミラーメモリ回路から出力されるデータの例を示す。
【図６】ソフトウェア開発システムにおけるサンプリングデータの例示図。
【図７】サンプリングデータ読出時のデータの流れを示す図。
【符号の説明】
１ ソフトウェア開発システム
１０ 情報処理装置
１１ メモリ回路
１２ メモリ制御回路
２０ 信号サンプリング回路
３０ ミラーメモリ回路
４０ サンプリングメモリ回路
５０ 外部処理機構
１００ エンタテインメント装置
１０２ メインメモリ
１１５ メインメモリインタフェース
Claims (10)
- 片終端された第１伝送路の未終端側に接続された第１装置と前記第１伝送路の終端側に接続された第２装置との間で伝送されるデータをモニタするためのシステムであって、
前記第２装置と同じ動作条件で動作するミラー装置と、
入力されたデータを保持するデータ保持手段と、
前記第１伝送路の前記終端側に接続されており、前記第１装置から前記第２装置へ伝送されるデータを受信して当該データを前記ミラー装置及び前記データ保持手段に入力するとともに、前記ミラー装置から出力されるデータを受信して当該データを前記データ保持手段へ入力する転送手段とを備え、
この転送手段と前記ミラー装置とは、前記ミラー装置側で終端された片終端の第２伝送路で接続されており、
前記データ保持手段は、前記ミラー装置に入力されるデータ及び当該ミラー装置から出力されるデータを、前記転送手段を介して入力された順に保持するように構成されている、
モニタシステム。 - 前記データ保持手段に保持されているデータに基づく所要のデータ解析処理を行うデータ解析手段をさらに備えており、
前記転送手段が、前記データ解析手段からのデータ読出要求の受信を契機に当該要求内容に対応するデータを前記データ保持手段から読み出して前記データ解析手段へ供給するように構成されている、
請求項１記載のモニタシステム。 - 前記ミラー装置は、前記第２装置から前記第１装置へのデータの伝送に連動して、データを出力するように構成されている、
請求項１記載のモニタシステム。 - 前記第２装置は前記第１装置で生じたデータを保存するためのメモリ回路を含むものであり、前記ミラー装置は前記メモリ回路に書き込み又は読み出されるデータと同じデータが当該メモリ回路と相対的に同じアドレスで書き込み又は読み出しされるミラーメモリ回路を含むものである、
請求項１ないし３のいずれかの項記載のモニタシステム。 - 片終端された第１伝送路の未終端側に接続された第１装置と前記第１伝送路の終端側に接続された第２装置との間で伝送されるデータをモニタするためのシステムであって、
前記第２装置と同じ動作条件で動作するミラー装置、入力されたデータをその入力順に保持するデータ保持手段、及び前記データ保持手段に保持されているデータに基づく所要のデータ解析処理を行うデータ解析手段を相互に接続するための転送手段を備え、
前記ミラー装置と前記転送手段とは、前記ミラー装置側で終端された片終端の第２伝送路で接続されており、
該転送手段は、前記第１伝送路の前記終端側に接続されており、前記第１装置から前記第２装置へ伝送されるデータを前記ミラー装置及び前記データ保持手段へ入力し、前記ミラー装置から出力されるデータを前記データ保持手段へ入力し、前記データ保持手段に保持されているデータを前記データ解析手段に供給するように構成されている、
モニタシステム。 - 前記ミラー装置は、前記第２装置から前記第１装置へのデータの伝送に連動して、データを出力するように構成されている、
請求項５記載のモニタシステム。 - 前記第２装置が前記第１装置で生じたデータを保存するためのメモリ回路を含むものであり、前記ミラー装置は前記メモリ回路に書き込み又は読み出されるデータと同じデータが当該メモリ回路と相対的に同じアドレスで書き込み又は読み出しされるミラーメモリ回路を含むものである、
請求項５又は６記載のモニタシステム。 - 未終端側に第１装置が接続されるとともに終端側に第２装置が接続された片終端の伝送線路の前記終端側に、
前記第２装置と同じ動作条件で動作するミラー装置、入力されたデータをその入力順に保持するデータ保持手段、及び所要のデータ解析処理を行うデータ解析手段を接続するための転送手段を設けて、前記ミラー装置と前記転送手段とが、前記ミラー装置側で終端された片終端の伝送線路で接続されており、
前記転送手段で、
前記第１装置から前記第２装置へ伝送されるデータを前記ミラー装置及び前記データ保持手段に入力するとともに、前記ミラー装置から出力されるデータを前記データ保持手段へ入力し、これにより前記データ保持手段に保持されるデータを読み出して前記データ解析手段に供給することにより、前記第１装置と第２装置とを伝送するデータに基づく所要のデータ解析処理を可能にすることを特徴とする、
データのモニタ方法。 - 未終端側に第１装置が接続されるとともに終端側に第２装置が接続される片終端の伝送線路の前記終端側に接続されており、
入力されたデータをその入力順に保持するデータ保持手段及び前記データ保持手段に保持されているデータに基づく所要のデータ解析処理を行うデータ解析手段が接続され、且つ前記第２装置と同じ動作条件で動作するミラー装置との間で、前記ミラー装置側で終端された片終端の伝送線路で接続されたコンピュータに、
前記第１装置から前記第２装置へ伝送されるデータを前記ミラー装置及び前記データ保持手段へ入力する処理と、前記ミラー装置から出力されるデータを前記データ保持手段へ入力する処理と、前記データ保持手段に保持されているデータを前記データ解析手段に供給する処理と、
を実行させるためのコンピュータプログラム。 - 請求項９に記載されたコンピュータプログラムを記録してなる、コンピュータ読み取り可能な記録媒体。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002052965A JP3643084B2 (ja) | 2001-03-30 | 2002-02-28 | データのモニタシステム、方法、コンピュータプログラム、記録媒体 |
| EP02007042A EP1246068A3 (en) | 2001-03-30 | 2002-03-27 | System and method for monitoring data, computer program and data storage therefore |
| US10/113,746 US6880061B2 (en) | 2001-03-30 | 2002-04-01 | System and method for monitoring data, computer program and data storage therefor |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-98317 | 2001-03-30 | ||
| JP2001098317 | 2001-03-30 | ||
| JP2002052965A JP3643084B2 (ja) | 2001-03-30 | 2002-02-28 | データのモニタシステム、方法、コンピュータプログラム、記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002358250A JP2002358250A (ja) | 2002-12-13 |
| JP3643084B2 true JP3643084B2 (ja) | 2005-04-27 |
Family
ID=26612680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002052965A Expired - Fee Related JP3643084B2 (ja) | 2001-03-30 | 2002-02-28 | データのモニタシステム、方法、コンピュータプログラム、記録媒体 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6880061B2 (ja) |
| EP (1) | EP1246068A3 (ja) |
| JP (1) | JP3643084B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4646510B2 (ja) * | 2003-11-20 | 2011-03-09 | 株式会社バッファロー | メモリモジュール用表示装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4367525A (en) * | 1980-06-06 | 1983-01-04 | Tesdata Systems Corporation | CPU Channel monitoring system |
| JPS5916001A (ja) | 1982-07-20 | 1984-01-27 | Oki Electric Ind Co Ltd | 車載用コンピユ−タのフエイルセ−フ方法 |
| JPS59148917A (ja) | 1983-02-14 | 1984-08-25 | Hitachi Ltd | デ−タ転送回路方式 |
| JPH0227231U (ja) | 1988-08-05 | 1990-02-22 | ||
| US5544347A (en) * | 1990-09-24 | 1996-08-06 | Emc Corporation | Data storage system controlled remote data mirroring with respectively maintained data indices |
| JP2940722B2 (ja) | 1991-06-13 | 1999-08-25 | 三洋電機株式会社 | 開発支援システム |
| US5630048A (en) * | 1994-05-19 | 1997-05-13 | La Joie; Leslie T. | Diagnostic system for run-time monitoring of computer operations |
| JP3129102B2 (ja) | 1994-09-14 | 2001-01-29 | 日産自動車株式会社 | データバスモニタ装置 |
| US5852715A (en) * | 1996-03-19 | 1998-12-22 | Emc Corporation | System for currently updating database by one host and reading the database by different host for the purpose of implementing decision support functions |
| US5852720A (en) * | 1996-08-16 | 1998-12-22 | Compaq Computer Corp. | System for storing display data during first time period prior to failure of computer and during second time period after reset of the computer |
| JPH10307763A (ja) | 1997-05-08 | 1998-11-17 | Mitsubishi Electric Corp | バス監視装置 |
| JPH11134224A (ja) | 1997-10-29 | 1999-05-21 | Fujitsu Ltd | 信号観測方法及び信号観測装置 |
| US6378025B1 (en) * | 1999-03-22 | 2002-04-23 | Adaptec, Inc. | Automatic multi-mode termination |
-
2002
- 2002-02-28 JP JP2002052965A patent/JP3643084B2/ja not_active Expired - Fee Related
- 2002-03-27 EP EP02007042A patent/EP1246068A3/en not_active Withdrawn
- 2002-04-01 US US10/113,746 patent/US6880061B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002358250A (ja) | 2002-12-13 |
| EP1246068A3 (en) | 2008-04-23 |
| US6880061B2 (en) | 2005-04-12 |
| EP1246068A2 (en) | 2002-10-02 |
| US20020162054A1 (en) | 2002-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU730714B2 (en) | Information processing apparatus and information processing method | |
| US6952213B2 (en) | Data communication system and method, computer program, and recording medium | |
| KR100562692B1 (ko) | 정보처리장치및정보처리방법 | |
| JP4564110B2 (ja) | 二重プロセッサ回路の動作をシミュレーションするためのコンピュータ実行方法及び信号プロセッサシミュレータ | |
| CN101118645A (zh) | 多重图形处理器系统 | |
| JP3705663B2 (ja) | デバイスのブリッジ方法及び装置 | |
| US9384583B2 (en) | Network distributed physics computations | |
| JPH1165989A (ja) | 情報処理装置 | |
| KR20020012561A (ko) | 이미지 생성 장치 | |
| US8736624B1 (en) | Conditional execution flag in graphics applications | |
| US20070165711A1 (en) | Electronic device including image forming apparatus | |
| CN111080761A (zh) | 一种渲染任务的调度方法、装置及计算机存储介质 | |
| US8150670B2 (en) | Simulator and simulation method | |
| JP3643084B2 (ja) | データのモニタシステム、方法、コンピュータプログラム、記録媒体 | |
| US20020052955A1 (en) | Data processing system and method, computer program, and recording medium | |
| US7400326B1 (en) | System and method for delivering multiple data streams via multiple buses | |
| US8547993B1 (en) | Asynchronous interface for communicating between clock domains | |
| US8019978B1 (en) | Unit status reporting protocol | |
| JP2768352B2 (ja) | 図形描画処理システム | |
| JP2001313655A (ja) | Ｉｅｅｅ１３９４バス解析方法及び装置 | |
| JP4138752B2 (ja) | レジューム移行方法 | |
| US8427495B1 (en) | Coalescing to avoid read-modify-write during compressed data operations | |
| JP2563082Y2 (ja) | 疑似通信制御装置 | |
| JPH04205047A (ja) | データ処理装置 | |
| JP2002334053A (ja) | データ転送制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040304 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040413 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040614 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041014 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050126 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3643084 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |