JPH0227231U - - Google Patents

Info

Publication number
JPH0227231U
JPH0227231U JP10390888U JP10390888U JPH0227231U JP H0227231 U JPH0227231 U JP H0227231U JP 10390888 U JP10390888 U JP 10390888U JP 10390888 U JP10390888 U JP 10390888U JP H0227231 U JPH0227231 U JP H0227231U
Authority
JP
Japan
Prior art keywords
memory
signal
chip select
monitor
select signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10390888U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP10390888U priority Critical patent/JPH0227231U/ja
Publication of JPH0227231U publication Critical patent/JPH0227231U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【図面の簡単な説明】
第１図は、本考案に係るメモリモニタ装置を原
理的に示すブロツク図、第２図は、本考案のメモ
リモニタ装置をエミユレータとともに用いた場合
のシステム全体を概略的に示したブロツク図、第
３図は、本考案に係るメモリモニタ装置の一実施
例を示すブロツク図、第４図は、本考案に用いる
アクセス調停回路の一実施例を示した回路図、で
ある。 第１図において、１…ターゲツトメモリ、２…
モニタメモリ、３…アクセス調停回路、４…アド
レスセレクト回路、５…プロセツサー、６…デコ
ーダ、７…バツフア回路、１６…メモリモニタ装
置。尚、図中、同一符号は同一又は相当部分を示
す。

Claims (1)

  1. 【実用新案登録請求の範囲】 ターゲツトメモリ１へのデータをモニタメモリ
    ２に並列に書き込んでモニタするメモリモニタ装
    置であつて、 該ターゲツトメモリ１へのチツプセレクト信号
    がイネーブルの時に該ターゲツトメモリ１のライ
    ト信号を入力して該モニタメモリ２へライトチツ
    プセレクト信号として出力し、又は該ターゲツト
    メモリ１へのチツプセレクト信号がイネーブルで
    ない時に該モニタメモリ２のチツプセレクト信号
    及びリード信号を入力して該モニタメモリ２へリ
    ードチツプセレクト信号として出力するアクセス
    調停回路３と、 該ターゲツトメモリ１へのライトアドレス信号
    又は該モニタメモリ２へのリードアドレス信号を
    該ターゲツトメモリ１へのチツプセレクト信号に
    より選択するアドレスセレクト回路４と、 該ターゲツトメモリ１へのチツプセレクト信号
    がイネーブルでないとき、該モニタメモリ２のリ
    ード信号及び希望のモニタアドレス信号によりデ
    コーダ６を介しての該チツプセレクト信号と該リ
    ードアドレス信号を発生するプロセツサー５と、 該ターゲツトメモリ１へのチツプセレクト信号
    及びリード信号がイネーブルでない時、該リード
    アドレス信号により該モニタメモリ２から外部に
    読み出されるデータを該ターゲツトメモリ１へ送
    らないようにするバツフア回路７と、 を備えたことを特徴とするメモリモニタ装置。
JP10390888U 1988-08-05 1988-08-05 Pending JPH0227231U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10390888U JPH0227231U (ja) 1988-08-05 1988-08-05

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10390888U JPH0227231U (ja) 1988-08-05 1988-08-05

Publications (1)

Publication Number Publication Date
JPH0227231U true JPH0227231U (ja) 1990-02-22

Family

ID=31335154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10390888U Pending JPH0227231U (ja) 1988-08-05 1988-08-05

Country Status (1)

Country Link
JP (1) JPH0227231U (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0478648U (ja) * 1990-11-20 1992-07-09
US6880061B2 (en) 2001-03-30 2005-04-12 Sony Computer Entertainment Inc. System and method for monitoring data, computer program and data storage therefor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62257544A (ja) * 1986-04-30 1987-11-10 Fuji Electric Co Ltd Ｒａｍの表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62257544A (ja) * 1986-04-30 1987-11-10 Fuji Electric Co Ltd Ｒａｍの表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0478648U (ja) * 1990-11-20 1992-07-09
US6880061B2 (en) 2001-03-30 2005-04-12 Sony Computer Entertainment Inc. System and method for monitoring data, computer program and data storage therefor

Similar Documents

Publication Publication Date Title
KR970012203A (ko) 트레이스 함수와 그에 따른 방법을 실행하기 위한 데이타 처리 시스템
JPH0227231U (ja)
JPH024936B2 (ja)
JP2578182B2 (ja) デ−タ処理装置及びデ−タ処理システム
JPS63191397A (ja) 情報処理装置
JPS59197946A (ja) メモリ装置
JPH07114496A (ja) 共有メモリ制御回路
JP2919001B2 (ja) 半導体集積回路装置
JPS6439536U (ja)
JPS5991558A (ja) プログラム試験方式
JPH0384646A (ja) データ記憶回路
JPS6121541A (ja) 記憶回路
JPS63177236A (ja) デユアルメモリアクセス回路
JPH03161853A (ja) データ・プロセッシング・システム
JPS60189052A (ja) メモリアクセス制御装置
JPH0194455A (ja) 記憶装置のアクセス方式
JPH03142543A (ja) メモリー制御回路
JPS59173822A (ja) バスモニタシステム
JPS6135576B2 (ja)
JPS5822445A (ja) デジタル映像処理用演算装置
JPS62130437A (ja) Ｌｓｉトレ−ス方式
JPH0423145A (ja) Ｒｉｓｃプロセッサのメモリアクセス制御回路
JPS6145334A (ja) シングルチツプマイクロコンピユ−タ用エミユレ−タ
JPH0325784A (ja) メモリ素子
JPS625354U (ja)