JPS625354U - - Google Patents
Info
- Publication number
- JPS625354U JPS625354U JP9301885U JP9301885U JPS625354U JP S625354 U JPS625354 U JP S625354U JP 9301885 U JP9301885 U JP 9301885U JP 9301885 U JP9301885 U JP 9301885U JP S625354 U JPS625354 U JP S625354U
- Authority
- JP
- Japan
- Prior art keywords
- address
- signal
- control means
- upper address
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- 239000000872 buffer Substances 0.000 description 1
Description
第１図はこの考案の一実施例によるデータ処理
装置の全体構成図、第２図は従来のデータ処理装
置の全体構成図である。 図において、４はプロセツサ、５はメモリ回路
、２０はＩ／Ｏアドレスデコーダ、２１は上位ア
ドレスラツチ回路、２２は上位アドレスラツチ
回路、２３は上位アドレスラツチ回路、２４
は上位アドレスラツチ回路、２５は上位アドレ
スデコーダ、２６，２７，２８，２９はスリース
テートバツフアである。なお各図中、同一符号は
同一又は相当部分を示す。
装置の全体構成図、第２図は従来のデータ処理装
置の全体構成図である。 図において、４はプロセツサ、５はメモリ回路
、２０はＩ／Ｏアドレスデコーダ、２１は上位ア
ドレスラツチ回路、２２は上位アドレスラツチ
回路、２３は上位アドレスラツチ回路、２４
は上位アドレスラツチ回路、２５は上位アドレ
スデコーダ、２６，２７，２８，２９はスリース
テートバツフアである。なお各図中、同一符号は
同一又は相当部分を示す。
Claims (1)
- メモリ回路にデータ信号、メモリライト信号、
メモリアドレス信号等を出力することにより該メ
モリ回路の所定のアドレスにデータの書き込みを
行なう演算制御手段と、この演算制御手段から出
力されたＩ／Ｏデバイスアドレス信号を受けてア
ドレス群選択信号を出力するＩ／Ｏアドレスデコ
ーダと、前記演算制御手段から出力されたデバイ
スデータ信号と前記アドレス群選択信号とに基づ
いて予め設定された上位アドレス信号群を出力す
る複数の上位アドレス保持手段と、前記演算制御
手段から出力されたメモリアドレス信号中の上位
ビツトの信号を入力して上位アドレス信号群選択
信号を出力する上位アドレスデコーダと、該上位
アドレスデコーダから出力された上位アドレス信
号群選択信号に基づいて前記上位アドレス保持手
段から出力される上位アドレス信号群のいずれか
１つを選択して前記メモリ回路に出力するゲート
部とを有するデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9301885U JPS625354U (ja) | 1985-06-21 | 1985-06-21 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9301885U JPS625354U (ja) | 1985-06-21 | 1985-06-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS625354U true JPS625354U (ja) | 1987-01-13 |
Family
ID=30955235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9301885U Pending JPS625354U (ja) | 1985-06-21 | 1985-06-21 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS625354U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57139864A (en) * | 1981-02-24 | 1982-08-30 | Nec Corp | Memory extension system |
-
1985
- 1985-06-21 JP JP9301885U patent/JPS625354U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57139864A (en) * | 1981-02-24 | 1982-08-30 | Nec Corp | Memory extension system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS625354U (ja) | ||
| JPS62137492U (ja) | ||
| JPH01133624U (ja) | ||
| JPH0227231U (ja) | ||
| JPS5847945U (ja) | 要求信号処理回路 | |
| JPH022751U (ja) | ||
| JPS60640U (ja) | Ｄｍａ処理とプログラム計測モ−ドの並行処理システム | |
| JPS596202U (ja) | シ−ケンス制御装置 | |
| JPS6439536U (ja) | ||
| JPS623700U (ja) | ||
| JPH0378346U (ja) | ||
| JPH0393954U (ja) | ||
| JPS6439540U (ja) | ||
| JPH02123799U (ja) | ||
| JPS6057855U (ja) | デュアルｃｐｕ方式情報処理装置 | |
| JPS6214536U (ja) | ||
| JPS6316348U (ja) | ||
| JPS6266344U (ja) | ||
| JPS63126950U (ja) | ||
| JPH026344U (ja) | ||
| JPH0452250U (ja) | ||
| JPS62183263U (ja) | ||
| JPH0246266U (ja) | ||
| JPS63222398A (ja) | メモリ素子 | |
| JPH01100240U (ja) |